KR102359756B1 - 기준 전압 생성 - Google Patents

기준 전압 생성 Download PDF

Info

Publication number
KR102359756B1
KR102359756B1 KR1020200070928A KR20200070928A KR102359756B1 KR 102359756 B1 KR102359756 B1 KR 102359756B1 KR 1020200070928 A KR1020200070928 A KR 1020200070928A KR 20200070928 A KR20200070928 A KR 20200070928A KR 102359756 B1 KR102359756 B1 KR 102359756B1
Authority
KR
South Korea
Prior art keywords
voltage
output
terminal
coupled
circuit
Prior art date
Application number
KR1020200070928A
Other languages
English (en)
Other versions
KR20210002332A (ko
Inventor
옌-안 창
치에-푸 로
이-춘 쉬이
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20210002332A publication Critical patent/KR20210002332A/ko
Application granted granted Critical
Publication of KR102359756B1 publication Critical patent/KR102359756B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

인에이블 신호를 수신하도록 구성된 입력 단자 및 출력 신호를 제공하도록 구성된 출력 단자를 기준 전압 생성기가 포함한다. 제 1 출력 전압 신호를 생성하도록 전압 생성기 회로가 배열되고, 제 2 출력 전압을 생성하도록 사전-안정화 회로가 배열된다. 사전-안정화 회로는 입력 단자에서 수신된 인에이블 신호에 응답하여 출력 단자에 제 2 출력 전압 신호를 제공하고, 제 1 기간 후에 출력 단자에 제 1 출력 전압을 제공하도록 구성된다.

Description

기준 전압 생성{REFERENCE VOLTAGE GENERATION}
본 출원은 2019년 6월 28일자로 출원되고 제목이 "기준 전압 생성"인 미국 가출원 제 62/868,344호의 우선권을 주장하며, 그 내용은 본 명세서에 완전히 설명된 것처럼 그 전체가 참고로 본원에 포함된다.
반도체 디바이스의 집적 밀도의 개선으로 이러한 디바이스의 치수가 줄어들고 있다. 전력 소비를 줄이려면, 성능의 향상을 필요로 할 수도 있다. 이러한 반도체 디바이스를 축소시키기 위해서, 밴드 갭 기준 회로(band gap reference circuit(BGR))와 같은 기준 전압 생성기 및 로우-드롭아웃(low-dropout(LDO)) 레귤레이터와 같은 전압 레귤레이터가 종종 사용된다. 예를 들어, 전형적으로 잘 특정되고 안정적인 직류(DC) 전압을 제공하기 위해서 LDO가 사용된다. 일반적으로, LDO 레귤레이터는, 각각의 입력 전압과 출력 전압 사이의 작은 차이를 의미하는 낮은 드롭아웃 전압을 특징으로 한다.
본 개시의 양태는 첨부 도면과 함께 읽으면 이하의 상세한 설명으로부터 가장 잘 이해된다. 산업계에서의 표준 관행에 따라, 다양한 피처는 실제 크기대로 도시되어 있지 않다는 것을 유의해야 한다. 실제로, 다양한 피처의 치수는 논의를 명확히 하기 위해 임의적으로 늘어나거나 줄어들 수도 있다.
도 1은 일부 실시예에 따른, 전압 레귤레이터 시스템의 예를 예시하는 블록 다이어그램이다.
도 2는 일부 실시예에 따른, 도 1의 전압 레귤레이터 시스템의 예를 예시하는 회로도이다.
도 3은 일부 실시예에 따른, 도 2의 사전-안정화 회로(pre-settling circuit) 및 전압 생성기 회로의 컴포넌트의 다양한 전압 레벨 상태를 보여주는 상태도이다.
도 4는 일부 실시예에 따른, 기준 전압을 생성하는 방법의 예를 예시하는 흐름도이다.
이하의 개시 내용은 제공된 주제의 상이한 피처를 구현하기 위한 많은 상이한 실시예 또는 예를 제공한다. 본 개시 내용을 단순화하기 위해, 이하에서는 컴포넌트 및 배열의 구체적인 예를 설명한다. 물론, 이들은 예시에 불과한 것으로서, 한정적인 것으로 의도되지는 않는다. 예를 들어, 이하의 설명에서 제 2 피처 위에 또는 제 2 피처 상에 제 1 피처를 형성한다는 것은 제 1 및 제 2 피처가 직접 접촉하게 형성되는 실시예를 포함할 수 있으며, 제 1 피처와 제 2 피처가 직접 접촉하지 않을 수 있도록, 제 1 피처와 제 2 피처 사이에 부가의 피처가 형성될 수 있는 실시예도 또한 포함할 수 있다. 또한, 본 개시 내용에서는 다양한 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 간명성을 위한 것이며, 그 자체가 논의되는 다양한 실시예 및/또는 구성 간의 관계에 영향을 미치지는 않는다.
또한, 공간적으로 상대적인 용어(spatially relative terms), 예컨대 "아래쪽에(beneath)", "아래에(below)", "하부(lower)", "위에(above)", "상부(upper)"는, 본 명세서에서 도면에 예시된 바와 같이, 다른 요소(들) 또는 피처(들)에 대한 하나의 요소 또는 피처의 관계를 설명하기 위해서 설명의 편의상 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 묘사된 배향에 부가하여 사용 또는 동작 중인 디바이스의 상이한 배향을 포괄하도록 의도된다. 디바이스는 달리 배향될 수 있고(90도 또는 다른 배향으로 회전될 수 있고), 본 명세서에서 사용되는 공간적으로 상대적인 기술어(spatially relative descriptors)도 마찬가지로 그에 따라 해석될 수 있다.
밴드 갭 기준 회로(band gap reference circuit, BGR)와 같은 기준 전압 생성기 및 로우-드롭아웃(low-dropout, LDO) 레귤레이터와 같은 전압 레귤레이터(voltage regulator)가 종종 사용된다. 예를 들어, 전형적으로 잘 특정되고 안정적인 직류(DC) 전압을 제공하기 위해서 LDO가 사용된다. 일반적으로, LDO 레귤레이터는 각각의 입력 전압과 출력 전압 사이의 작은 차이를 의미하는 낮은 드롭아웃 전압을 특징으로 한다. 편의상, 본 명세서에서 용어 "전압 생성기"는, 전압 생성기인지 또는 레귤레이터인지 관계없이, 전술한 디바이스 유형 중의 임의의 것을 광의적으로 지칭하기 위해 사용한다. 따라서, 본 명세서에서 용어 "전압 생성기"는 전압 생성기 또는 전압 레귤레이터를 광의적으로 지칭하기 위해 사용된다.
칩 파워업(chip power up) 동안, 기준 전압 생성기의 웨이크업 속도(wake-up speed)가 연산 증폭기(operational amplifier(OP-amp))의 출력 안정화 시간(output settling time)에 의존한다. 일부 알려진 기준 전압 생성기 디바이스의 경우, 디바이스의 인에이블 신호(enable signal)가 논리 로우 값(logical low value)에서 논리 하이 값(logical high value)으로 전환할 때, 과중한 RC 부하(heavy RC load)로 인해 연산 증폭기 출력 신호가 느리게 생성되어 목표 동작 레벨(target operational level)로 하강하게 되며, 피드백 전압(feedback voltate, VFB)이 목표 레벨로 천천히 상승게 된다. 이로 인해, 파워업 시간(power up time)을 길어지고 칩 사용을 위한 추가 전력 소비를 유발할 수 있다.
본 개시의 일부 예시적인 양태에 따라, BGR과 같은 전압 생성기 회로, 다수의 내부 전압 요구사항을 위한 기준 전압 회로, 저전력 메모리를 위한 전압 하향 컨버터(voltage down converter) 또는 레귤레이터(예를 들어, LDO) 등을 위한 연산 증폭기 출력 사전-안정화 방식(Op-amp output pre-settling scheme)이 개시된다. 일부 예에서, 기준 전압 또는 레귤레이터 회로에 대한 안정화 시간이 단축될 수 있다. 또한, 내부 바이어스 오버슈트(internal bias overshoot) 및 스트레스 로딩 디바이스 문제(stress loading device issue)를 해결할 수 있다.
본 명세서에 개시된 실시예의 일부 개시된 예에 따르면, 칩이 파워업될 때, 본 개시의 예시적인 양태에 따른 사전-안정화 회로는 연산 증폭기 출력을 안정화 전의 전력으로부터 하나의 문턱 드롭(threshold drop)으로 사전 안정화하도록 동작 가능하다. 사전-안정화 회로는 칩 파워업 시 활성화된다. 절전 및 전력 안정성을 위해 셀프 컨트롤 스키마(self-control scheme)가 포함될 수 있다. 내부 전압이 자기 검출(self-detection)에 의해 목표 레벨에 도달한 후에 사전-안정화 회로가 턴오프될 수 있다. 이는 칩 아날로그 내부 전압 웨이크업 시간(chip analog internal voltage wake-up time)을 단축시킬 수 있다. 그 신속한 안정화 거동(settling behavior)은 시스템-온-칩(System-On-Chip, SOC) 파워업 시퀀스(power up sequence)에 사용되는 칩(들)의 추가적인 전력 소비를 절감할 수 있다.
도 1은 본 개시의 양태에 따른, 전압 레귤레이터(10)의 예를 예시하는 블록 다이어그램이다. 전압 레귤레이터(10)는 전압 생성기 회로(100) 및 사전-안정화 스키마 또는 회로(200)를 포함한다.
사전-안정화 회로(200)는 전압 생성기 회로(100)의 부하(108)의 전압을 검출하고 그 검출된 전압의 레벨을, 전류 소스(244)를 포함하고 전력 디바이스(241; “전력 디바이스 2”로부터 전력을 공급받는 스위치(220)로 제공하는 전압 레벨 검출기(217)를 포함한다. 스위치(220)의 출력부와 전력 디바이스(241)의 출력부가 사전-안정화 회로(200)의 노드(230) 및 전압 생성기 회로(100)의 노드(112)에 둘 다 커플링된다.
전압 생성기 회로(100)는 비반전 입력 소스(322; non-inverting input source) 및 반전 입력 소스(324; inverting input source)를 갖는 연산 증폭기(104)를 포함하고, 연산 증폭기(104)는 신호(NOP,out)(“전압”으로도 지칭됨)를 ;그 연산 증폭기(104)의 출력 노드(112)에서 생성할 수 있다. 전력 디바이스("전력 디바이스 1")(115)는 노드(112)를 통해 연산 증폭기(104)의 출력부에 커플링된 입력부를 갖는다. 전력 디바이스(115)의 출력부가 이 출력부에 커플링된 위에서 언급된 부하(108)를 가지며, 그 부하(108)로부터의 전압은 검출을 위해 전압 레벨 검출기(217)의 입력부로 피드백된다.
전압 생성기 회로(100)는 사전-안정화 회로(200)가 채용되지 않은 경우보다 전압(NOP,OUT)을 미리 결정된 전압 레벨로 더 빨리 안정화하도록 사전-안정화 회로(200)로부터의 출력(예를 들어, 전력 디바이스(241)로부터의 출력)에 의해 제어 가능하다. 사전-안정화 회로(200) 및 전압 생성기 회로(100)가 동작하는 방식은 이하에서 추가로 논의될 것이다.
이제 도 2를 참조하면, 본 개시의 예시적인 실시예에 따른 전압 레귤레이터(10)를 형성하는 사전-안정화 회로(200) 및 전압 생성기 회로(100)의 예를 예시하는 회로도가 도시되어 있다. 전압 생성기 회로(100)는 비제한적인 예로서 BGR 회로 또는 LDO 회로를 형성할 수 있다.
전압 생성기 회로(100)는 사전-안정화 회로(200)의 출력부에 커플링된 노드(130)를 포함한다. 예시된 전압 생성기 회로(100)는 PMOS 트랜지스터(102), 연산 증폭기(104), 저항기(106), 커패시터(105), PMOS 트랜지스터(110), 및 접지 단자(GND)에 커플링된 부하(108)를 더 포함한다.
연산 증폭기(104)는 인에이블 신호(EN)를 수신하는 인에이블 입력 단자, 기준 전압(VREF)을 수신하는 비반전 입력 단자, 및 부하(108)로부터 피드백 전압(VFB)을 수신하는 반전 입력 단자를 갖는다. 연산 증폭기(104)의 출력 단자가 출력 신호(NOP,OUT)를 노드(112)에 제공한다. 일반적으로, 연산 증폭기(104)는, 반전 및 비반전 입력에 인가된 전압의 차이를 결정하고, 그 차이를 이득(gain)만큼 증폭시킴으로써, 인에이블시 동작한다.
PMOS 트랜지스터(102)는 인에이블 신호(EN)를 수신하도록 연결된 게이트 단자, 전원 전압(VPWR)을 공급하는 전압 단자에 커플링된 소스/드레인 단자, 및 노드(130)에 커플링된 소스/드레인 단자를 갖는다. 저항기(106)는 노드(112)와 커패시터(105) 사이에 커플링되며, 커패시터(105)는 저항기(106)와 부하(108) 사이에 커플링된다.
PMOS 트랜지스터(110)는 노드(112)에 커플링된 게이트 단자, VPWR 단자에 커플링된 소스/드레인 단자, 및 부하에 커플링된 소스/드레인 단자를 갖는다. 예시된 예에서, PMOS 트랜지스터(102 및 110), 저항기(106), 및 커패시터(105)는 도 1에 도시된 전력 디바이스(115)를 형성한다.
사전-안정화 회로(200)는 인에이블 신호(EN)를 수신하도록 구성된 인에이블 단자(203)를 포함한다. PMOS 트랜지스터(202)는 인에이블 신호(EN)을 수신하도록 커플링된 게이트 단자, VPWR 단자에 커플링된 소스/드레인 단자, 및 노드(212)에 커플링된 소스/드레인 단자를 갖는다. NMOS 트랜지스터(206)는 인에이블 신호(EN)를 수신하도록 커플링된 게이트 단자, 노드(212)에 커플링된 소스/드레인 단자, 및 NMOS 트랜지스터(207)의 소스/드레인 단자에 커플링된 소스/드레인 단자를 갖는다. 트랜지스터(207)의 게이트 단자는 전압 생성기 회로(100)의 부하(108)로부터 피드백된 기준 전압(VR)을 수신한다. 트랜지스터(207)의 하나의 소스/드레인 단자는 NMOS 트랜지스터(206)에 커플링되고, 다른 소스/드레인 단자는 접지 단자(GND)에 커플링된다.
트랜지스터(202 및 206)는 인버터(214 및 216; inverter)에 의해 수신되는 초기 인에이블 신호(ENB-I)를 노드(212)에서 제공한다. 인버터(214 및 216)는 지연 소자로서 기능하여, 지연 신호(ENB-I)를 제 2 인에이블 신호(ENB)로서 스위치(220)의 입력부에 제공한다. 스위치(220)는 이하에서 추가로 논의되는 제 1 및 제 2 NMOS 스위치 트랜지스터(222, 224; switch transistor)를 포함한다. 또한, 사전-안정화 회로(200)는 노드(212)에 커플링된 제 1 단자 및 접지(GND)에 커플링된 제 2 단자를 갖는 커패시터(219)를 포함한다. 예시된 실시예에서, 트랜지스터(202, 206 및 207), 커패시터(219), 및 인버터(214 및 216)가 도 1에 도시된 전압 레벨 검출기(217)를 형성한다.
또한, 사전-안정화 회로(200)는, 게이트 단자가 노드(130)에 커플링되고, 소스/드레인 단자가 전압 소스(VPWR)에 커플링되고, 소스/드레인 단자가 제 2 스위치 트랜지스터(224)의 소스/드레인 단자에 커플링된 PMOS 트랜지스터(240)를 포함한다. 본 개시의 예시적인 실시예에서, PMOS 트랜지스터(240) 및 VPWR 전압을 공급하는 전압 단자는 도 1에 도시된 전력 디바이스(241)을 형성한다.
위에서 언급된 바와 같이, 스위치(220)는 NMOS 트랜지스터(242) 뿐만 아니라 제 1 스위치 트랜지스터(222) 및 제 2 스위치 트랜지스터(224)를 포함한다. 제 1 스위치 트랜지스터(222)는 인버터(216)에 의해 출력된 ENB 신호를 수신하는 제 2 스위치 트랜지스터(224)의 게이트 단자에 커플링된 게이트 단자를 갖는다. 제 1 스위치 트랜지스터(222)의 소스/드레인 단자는 노드(130)에 커플링되고, 위에서 설명된 바와 같이, 그 노드(130)는 또한 PMOS 트랜지스터(240)의 게이트 단자에도 커플링된다. 제 1 및 제 2 스위치 트랜지스터(222, 224)의 제 2 소스/드레인 단자 모두 트랜지스터(242)의 소스/드레인 단자에 커플링된다. 트랜지스터(242)는 인에이블 신호(EN)를 수신하기 위해 인에이블 단자(203)에 커플링된 게이트 단자 및 전류 소스(244)에 커플링된 소스/드레인 단자를 더 포함한다.
도 3은 전압 레귤레이터(10)의 예와 관련된 다양한 신호 레벨 상태를 보여주는 상태도이다. 이하, 사전-안정화 회로(200)가 회로(100)를 제어하도록 동작하는 방식을 도 2 및 도 3을 참조하여 설명한다. 초기에, 인에이블 신호(EN)의 전압은 논리 로우 값을 가지며, 이 상태에서 인에이블 신호(EN)에 의해, 사전-안정화 회로(200)는 턴오프된 상태에 있다. 로우 인에블 신호는 연산 증폭기(104) 및 NMOS 트랜지스터(242)를 턴오프하고, PMOS 트랜지스터(102)를 턴온한다. 그러므로, 노드(112)에서의 신호(NOP,OUT)는 VPWR 소스 전압의 레벨에 있으며, 이는 PMOS 트랜지스터(110)를 오프 상태에 유지시킨다. 그러므로, 부하(108)로부터의 VR 및 VFB 신호 모두 로우 상태이다.
NMOS 트랜지스터(207)가 수신한 VR 신호는 이의 문턱 전압(Vth,MN1) 아래이므로, 트랜지스터(207)가 오프된다. PMOS/NMOS 트랜지스터 쌍(202, 206)은 로우 인에이블 신호를 반전시키는 기능을 하여, ENB_I 및 ENB 신호가 하이 상태(high state)가 되어 제 1 및 제 2 스위치 트랜지스터(222, 224)를 턴온한다.
도 3에 도시된 바와 같이, 연산 증폭기(104)의 비반전 입력부에서 수신된 VFB 신호는 기준 전압 아래이다. 시각(t1)에서, 인에이블 신호는 로우(low)에서 하이(high)로 전환한다. 이는 연산 증폭기(104)를 인에이블시킨다. 사전-안정화 회로(200)의 부재시, 연산 증폭기(104)의 출력 신호는 RC 부하로 인해, 신호(260)로 나타낸 바와 같이, 늦게 생성되어 목표치로 하강하게 된다. VFB 신호는, 신호(262)로 나타낸 바와 같이, 사전-안정화 회로의 부재시 목표치까지 늦게 상승하게 된다.
사전-안정화 회로(200)는 디바이스 파워업(device power up)시 전압 생성기 회로(100)의 출력(NOP,NOT)을 더 빨리 안정화하도록 하는 기능을 한다. 시각(t1)에서의 하이 인에이블 신호(EN)는 NMOS 트랜지스터(206)를 턴온하고 PMOS 트랜지스터(202)를 턴오프하며, 추가로 NMOS 트랜지스터(242)를 턴온한다. VR 신호는 상승하기 시작하지만, 트랜지스터(207)의 문턱 전압(Vth,MN1)에 도달할 때까지 오프로 유지되어, ENB 신호 뿐만 아니라 ENB_I 신호를 높게 유지한다. 따라서, 스위치(220)의 스위치 트랜지스터(222 및 224)는 온으로 유지된다. 또한, 위에서 언급된 바와 같이, NMOS 트랜지스터(242)는 t1에서의 하이 EN 신호로 인해 온이 된다. 따라서, 도 3에서 신호(270)로 나타낸 바와 같이, 전압(NOP,NOT)은 스위치(220)의 문턱 전압보다 더 낮은 VPWR 전압의 레벨로 빠르게 안정화될 것이다. 이것은 270으로 표시된 목표 전압 레벨에 가깝다.
도 3에서 시각(t2)에 도시된 바와 같이, VR 신호가 트랜지스터(207)의 문턱 전압(Vth,MN1) 위로 상승했을 때, ENB_I 및 ENB 신호를 로우로 하고, 스위치(220)의 NMOS 트랜지스터(222 및 224)를 턴오프하며, 따라서 사전-안정화 회로(200)를 턴오프한다. 결과적으로, 노드(NOP,OUT)는 연산 증폭기(104)의 출력에 의해 조정되게 된다.
따라서, 사전-안정화 회로(200)에 의해, 칩 파워업 중에, 전압(NOP,OUT)은 연산 증폭기(104)가 안정화되기 전에 VPWR에서 문턱 드롭으로 사전 안정화될 수 있다. 또한, 사전-안정화 회로(200)는 자기 검출, 예를 들어, 전압 레벨 검출기(217)(트랜지스터(207))에 의해 내부 전압(예를 들어, VR 전압)이 목표 전압에 도달하거나 문턱 전압(예를 들어, Vth,MN1)을 초과한 후에 턴오프될 수 있다. 이것은 절전 및 전력의 안정성을 제공한다. 예를 들어, 위에서 설명된 바와 같은 특징이 칩 아날로그 내부 전압 웨이크업 시간을 단축시킬 수 있고, 빠른 안정화 동작이 시스템-온-칩(System-On-Chip, SOC) 파워업 시퀀스에서 사용되는 칩(들)의 전체 전력 소비를 절감할 수 있다.
도 4는 개시된 실시예에 따른 예시적인 방법(300)을 예시한다. 단계(302)에서, 도 1에 도시된 전압 생성기 회로(100)와 같은 전압 생성기가 제공된다. 전압 생성기 회로(100)는 특히 연산 증폭기(104)를 포함한다. 연산 증폭기(104)는 제 1 기준 전압을 출력하도록 구성된다. 단계(304)에서, 사전-안정화 회로(200)와 같은 사전-안정화 회로가 제공된다. 사전-안정화 회로(200)는 제 2 기준 전압을 출력하도록 구성된다. 결정 블록(306)에서, 부하(108)로부터의 피드백 신호(VR)와 같은 피드백 신호가 미리 결정된 전압과 비교된다. 단계(308)에서, 부하로부터의 피드백 신호가 미리 결정된 전압 레벨 아래인 것에 응답하여, 제 2 기준 전압이 사전-안정화 회로로부터 부하에 출력된다. 단계(310)에서, 부하로부터의 피드백 신호가 미리 결정된 전압 레벨 위인 것에 응답하여, 제 1 기준 전압이 전압 생성기로부터 출력된다.
사전-안정화 회로(200) 및 전압 생성기 회로(100)에 사용되는 것으로 위에서 설명된 트랜지스터의 타입은 본질적으로 예시적이며, 본 개시의 다른 예시적인 실시예에서는, 사전-안정화 회로(200)가 전압 생성기 회로(100)를 제어할 수 있도록 다른 타입의 트랜지스터가 대신 사용될 수 있다는 점을 주목해야 한다.
따라서, 개시된 실시예는 인에이블 신호를 수신하도록 구성된 입력 단자 및 출력 전압을 제공하도록 구성된 출력 단자를 포함하는 기준 전압 생성기를 포함한다. 제 1 출력 전압을 생성하도록 전압 생성기 회로가 배열된다. 제 2 출력 전압을 생성하도록 사전-안정화 회로가 배열된다. 사전-안정화 회로는 입력 단자에서 수신된 인에이블 신호에 응답하여 출력 단자에 제 2 출력 전압 신호를 제공하고, 제 1 기간(time period) 후에 출력 단자에 제 1 출력 전압 신호를 제공하도록 구성된다.
또 다른 양태에 따르면, 회로는 인에이블 신호를 수신하도록 구성된 입력 단자를 포함한다. 부하 피드백 신호를 수신하도록 전압 검출기 회로가 구성된다. 전압 생성기 출력부와 전류 소스 사이에 스위치가 커플링된다. 스위치는 전압 검출기 회로에 응답하여 전압 생성기 출력부를 전류 소스에 선택적으로 커플링한다.
그럼에도 또 다른 양태에 따르면, 방법은 제 1 기준 전압을 출력하도록 구성된 연산 증폭기를 포함하는 전압 생성기를 제공하는 단계 및 제 2 기준 전압을 출력하도록 구성된 사전-안정화 회로를 제공하는 단계를 포함한다. 부하로부터의 피드백 신호가 미리 결정된 전압 레벨 아래인 것에 응답하여, 제 2 기준 전압은 부하에 출력된다. 부하로부터의 피드백 신호가 미리 결정된 전압 레벨 위인 것에 응답하여, 제 1 기준 전압은 출력된다.
본 개시 내용은 당업자가 본 개시의 양태를 보다 잘 이해할 수 있도록 몇몇 실시예의 특징을 개략적으로 설명한다. 당업자라면 본 명세서에서 소개된 실시예의 동일한 목적을 수행하고/하거나 동일한 장점을 달성하기 위한 다른 프로세스 및 구조체를 설계하거나 수정하기 위한 기초로서 본 개시를 용이하게 사용할 수 있음을 인식할 것이다. 또한, 당업자라면 그러한 동등한 구성이 본 개시의 사상 및 범위를 벗어나지 않는다는 것과, 본 개시의 사상 및 범위를 벗어나지 않으면서 본 명세서에 다양한 변경, 치환, 및 수정을 행할 수 있다는 것을 이해할 것이다.
실시예들
실시예 1. 기준 전압 생성기(reference voltage generator)로서,
인에이블 신호를 수신하도록 구성된 입력 단자;
출력 전압을 제공하도록 구성된 출력 단자;
제 1 출력 전압을 생성하도록 배열된 전압 생성기 회로; 및
제 2 출력 전압을 생성하도록 배열된 사전-안정화 회로(pre-settling circuit)를 포함하고,
상기 사전-안정화 회로는 상기 입력 단자에서 수신된 상기 인에이블 신호에 응답하여 상기 출력 단자에 상기 제 2 출력 전압을 제공하고, 제 1 기간(time period) 후에 상기 출력 단자에 상기 제 1 출력 전압을 제공하도록 구성되는 것인, 기준 전압 생성기.
실시예 2. 실시예 1에 있어서, 상기 제 1 출력 전압은 시간에 따라 제 1의 미리 결정된 전압 레벨로 안정화되고, 상기 제 2 출력 전압은 시간에 따라 제 2의 미리 결정된 전압 레벨로 안정화되며, 상기 사전-안정화 회로는, 상기 제 2 출력 전압이 상기 제 1 출력 전압보다 더 빨리 상기 제 2의 미리 결정된 전압 레벨로 안정화되도록 구성되는 것인, 기준 전압 생성기.
실시예 3. 실시예 1에 있어서, 상기 사전-안정화 회로는 상기 전압 생성기 회로로부터의 피드백 신호에 응답하여 상기 제 1 기간을 결정하도록 구성되는 것인, 기준 전압 생성기.
실시예 4. 실시예 3에 있어서, 상기 전압 생성기 회로는 출력 노드에 커플링된 부하를 포함하고, 상기 피드백 신호는 상기 부하의 전압 레벨을 포함하는 것인, 기준 전압 생성기.
실시예 5. 실시예 1에 있어서, 상기 전압 생성기 회로는 상기 제 1 출력 전압을 생성하도록 배열된 연산 증폭기를 포함하는 것인, 기준 전압 생성기.
실시예 6. 실시예 4에 있어서, 상기 사전-안정화 회로는, 스위치가 턴온된 상태에 있을 때 상기 사전-안정화 회로의 출력을 생성하도록 배열된 상기 스위치를 포함하는 것인, 기준 전압 생성기.
실시예 7. 실시예 6에 있어서, 상기 사전-안정화 회로는 상기 피드백 신호를 미리 결정된 전압과 비교하도록 구성된 전압 레벨 검출기 회로를 더 포함하는 것인, 기준 전압 생성기.
실시예 8. 실시예 7에 있어서, 상기 검출기 회로는 트랜지스터를 포함하고, 상기 미리 결정된 전압은 상기 트랜지스터의 문턱 전압인 것인, 기준 전압 생성기.
실시예 9. 실시예 6에 있어서, 상기 스위치는 상기 인에이블 신호에 응답하는 것인, 기준 전압 생성기.
실시예 10. 실시예 9에 있어서, 상기 스위치는 복수의 인버터들을 통해 상기 입력 단자에 커플링되는 것인, 기준 전압 생성기.
실시예 11. 실시예 10에 있어서, 상기 사전-안정화 회로는 상기 스위치에 커플링된 전류 소스를 더 포함하는 것인, 기준 전압 생성기.
실시예 12. 실시예 11에 있어서, 상기 스위치는, 상기 복수의 인버터들에 커플링된 게이트 단자를 각각 갖는 제 1 트랜지스터 및 제 2 트랜지스터를 포함하는 것인, 기준 전압 생성기.
실시예 13. 실시예 12에 있어서, 상기 스위치는, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터와 상기 전류 소스 사이에 커플링되고, 상기 입력 단자에 커플링된 게이트 단자를 갖는 제 3 트랜지스터를 포함하는 것인, 기준 전압 생성기.
실시예 14. 회로로서,
인에이블 신호를 수신하도록 구성된 입력 단자;
부하 피드백 신호를 수신하도록 구성된 전압 검출기 회로; 및
전압 생성기 출력부와 전류 소스 사이에 커플링된 스위치를 포함하고,
상기 스위치는 상기 전압 검출기 회로에 응답하여 상기 전압 생성기 출력부를 상기 전류 소스에 선택적으로 커플링하는 것인, 회로.
실시예 15. 실시예 14에 있어서, 상기 스위치는,
상기 전압 생성기 출력부에 커플링된 소스/드레인 단자 및 상기 전압 검출기 회로에 응답하여 상기 인에이블 신호를 수신하도록 커플링된 게이트 단자를 각각 갖는 제 1 스위치 트랜지스터 및 제 2 스위치 트랜지스터; 및
상기 제 1 스위치 트랜지스터 및 상기 제 2 스위치 트랜지스터와 상기 전류 소스 사이에 커플링되고, 상기 입력 단자에 커플링된 게이트 단자를 갖는 제 3 트랜지스터를 포함하는 것인, 회로.
실시예 16. 실시예 15에 있어서, 상기 전압 검출기 회로는,
전원 공급 단자에 커플링된 제 1 소스/드레인 단자, 및 상기 입력 단자에 커플링된 게이트 단자를 갖는 PMOS 트랜지스터;
상기 PMOS 트랜지스터의 제 2 소스/드레인 단자에 커플링된 제 1 소스/드레인 단자, 및 상기 입력 단자에 커플링된 게이트 단자를 갖는 제 1 NMOS 트랜지스터;
상기 제 1 NMOS 트랜지스터의 제 2 소스/드레인 단자에 커플링된 제 1 소스/드레인 단자, 접지 단자에 커플링된 제 2 소스/드레인 단자, 및 상기 부하 피드백 신호를 수신하도록 커플링된 게이트 단자를 갖는 제 2 NMOS 트랜지스터; 및
상기 제 1 NMOS 트랜지스터의 제 2 소스/드레인 단자와 상기 접지 단자 사이에 커플링된 커패시터를 포함하는 것인, 회로.
실시예 17. 실시예 16에 있어서, 상기 제 1 NMOS 트랜지스터의 제 2 소스/드레인 단자와 상기 제 1 스위치 트랜지스터의 게이트 단자 및 상기 제 2 스위치 트랜지스터의 게이트 단자 사이에 커플링된 제 1 인버터 및 제 2 인버터를 더 포함하는, 회로.
실시예 18. 방법으로서,
제 1 기준 전압을 출력하도록 구성된 연산 증폭기를 포함하는 전압 생성기를 제공하는 단계;
제 2 기준 전압을 출력하도록 구성된 사전-안정화 회로를 제공하는 단계;
부하로부터의 피드백 신호가 미리 결정된 전압 레벨 아래인 것에 응답하여 상기 제 2 기준 전압을 상기 부하에 출력하는 단계; 및
상기 부하로부터의 피드백 신호가 상기 미리 결정된 전압 레벨 위인 것에 응답하여 상기 제 1 기준 전압을 출력하는 단계를 포함하는, 방법.
실시예 19. 실시예 18에 있어서, 인에이블 신호에 응답하여 상기 제 1 기준 전압 또는 상기 제 2 기준 전압을 출력하는 단계를 더 포함하는, 방법.
실시예 20. 실시예 19에 있어서, 상기 부하로부터의 피드백 신호를 트랜지스터의 게이트에 제공하고, 상기 피드백 신호가 상기 트랜지스터의 문턱 전압을 초과하는 것에 응답하여 상기 제 1 기준 전압을 출력하는 단계를 더 포함하는, 방법.

Claims (10)

  1. 기준 전압 생성기(reference voltage generator)로서,
    인에이블 신호를 수신하도록 구성된 입력 단자;
    출력 전압을 제공하도록 구성된 출력 단자;
    상기 출력 단자에 커플링되고, 상기 출력 단자에서 제 1 출력 전압을 생성하도록 배열된 전압 생성기 회로; 및
    상기 입력 단자 및 상기 출력 단자에 커플링되고, 상기 출력 단자에서 제 2 출력 전압을 생성하도록 배열된 사전-안정화 회로(pre-settling circuit)를 포함하고,
    상기 사전-안정화 회로는 상기 입력 단자에서 수신된 상기 인에이블 신호에 응답하여 상기 출력 단자에 상기 제 2 출력 전압을 제공하고, 제 1 기간(time period) 후에 상기 출력 단자에 상기 제 2 출력 전압을 제공하는 것을 중단하도록 구성되어, 상기 전압 생성기 회로가 상기 출력 단자에 상기 제 1 출력 전압을 제공하도록 하는 것인, 기준 전압 생성기.
  2. 제 1 항에 있어서, 상기 제 1 출력 전압은 시간에 따라 제 1의 미리 결정된 전압 레벨로 안정화되고, 상기 제 2 출력 전압은 시간에 따라 제 2의 미리 결정된 전압 레벨로 안정화되며, 상기 사전-안정화 회로는, 상기 제 2 출력 전압이 상기 제 1 출력 전압보다 더 빨리 상기 제 2의 미리 결정된 전압 레벨로 안정화되도록 구성되는 것인, 기준 전압 생성기.
  3. 제 1 항에 있어서, 상기 사전-안정화 회로는 상기 전압 생성기 회로로부터의 피드백 신호에 응답하여 상기 제 1 기간을 결정하도록 구성되는 것인, 기준 전압 생성기.
  4. 제 3 항에 있어서, 상기 전압 생성기 회로는 상기 출력 단자에 커플링된 부하를 포함하고, 상기 피드백 신호는 상기 부하의 전압 레벨을 포함하는 것인, 기준 전압 생성기.
  5. 제 1 항에 있어서, 상기 전압 생성기 회로는 상기 제 1 출력 전압을 생성하도록 배열된 연산 증폭기를 포함하는 것인, 기준 전압 생성기.
  6. 제 4 항에 있어서, 상기 사전-안정화 회로는, 스위치가 턴온된 상태에 있을 때 상기 사전-안정화 회로의 출력을 생성하도록 배열된 상기 스위치를 포함하는 것인, 기준 전압 생성기.
  7. 회로로서,
    인에이블 신호를 수신하도록 구성된 입력 단자;
    부하 피드백 신호를 수신하도록 구성된 전압 검출기 회로; 및
    전압 생성기 출력부와 전류 소스 사이에 커플링된 스위치를 포함하고,
    상기 스위치는 상기 전압 검출기 회로에 응답하여 상기 전압 생성기 출력부를 상기 전류 소스에 선택적으로 커플링하는 것인, 회로.
  8. 제 7 항에 있어서, 상기 스위치는,
    상기 전압 생성기 출력부에 커플링된 소스/드레인 단자 및 상기 전압 검출기 회로에 응답하여 상기 인에이블 신호를 수신하도록 커플링된 게이트 단자를 각각 갖는 제 1 스위치 트랜지스터 및 제 2 스위치 트랜지스터; 및
    상기 제 1 스위치 트랜지스터 및 상기 제 2 스위치 트랜지스터와 상기 전류 소스 사이에 커플링되고, 상기 입력 단자에 커플링된 게이트 단자를 갖는 제 3 트랜지스터를 포함하는 것인, 회로.
  9. 제 8 항에 있어서, 상기 전압 검출기 회로는,
    전원 공급 단자에 커플링된 제 1 소스/드레인 단자, 및 상기 입력 단자에 커플링된 게이트 단자를 갖는 PMOS 트랜지스터;
    상기 PMOS 트랜지스터의 제 2 소스/드레인 단자에 커플링된 제 1 소스/드레인 단자, 및 상기 입력 단자에 커플링된 게이트 단자를 갖는 제 1 NMOS 트랜지스터;
    상기 제 1 NMOS 트랜지스터의 제 2 소스/드레인 단자에 커플링된 제 1 소스/드레인 단자, 접지 단자에 커플링된 제 2 소스/드레인 단자, 및 상기 부하 피드백 신호를 수신하도록 커플링된 게이트 단자를 갖는 제 2 NMOS 트랜지스터; 및
    상기 제 1 NMOS 트랜지스터의 제 2 소스/드레인 단자와 상기 접지 단자 사이에 커플링된 커패시터를 포함하는 것인, 회로.
  10. 방법으로서,
    제 1 기준 전압을 출력하도록 구성된 연산 증폭기를 포함하는 전압 생성기를 제공하는 단계;
    제 2 기준 전압을 출력하도록 구성된 사전-안정화 회로를 제공하는 단계;
    상기 전압 생성기에 커플링된 부하로부터의 피드백 신호를 미리 결정된 전압 레벨에 비교하는 단계;
    상기 부하로부터의 피드백 신호가 상기 미리 결정된 전압 레벨 아래인 것에 응답하여 상기 제 2 기준 전압을 상기 부하에 출력하는 단계; 및
    상기 부하로부터의 피드백 신호가 상기 미리 결정된 전압 레벨 위인 것에 응답하여 상기 제 1 기준 전압을 상기 부하에 출력하는 단계를 포함하는, 방법.
KR1020200070928A 2019-06-28 2020-06-11 기준 전압 생성 KR102359756B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962868344P 2019-06-28 2019-06-28
US62/868,344 2019-06-28
US16/858,087 US11262778B2 (en) 2019-06-28 2020-04-24 Reference voltage generation
US16/858,087 2020-04-24

Publications (2)

Publication Number Publication Date
KR20210002332A KR20210002332A (ko) 2021-01-07
KR102359756B1 true KR102359756B1 (ko) 2022-02-08

Family

ID=73747690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200070928A KR102359756B1 (ko) 2019-06-28 2020-06-11 기준 전압 생성

Country Status (5)

Country Link
US (2) US11262778B2 (ko)
KR (1) KR102359756B1 (ko)
CN (1) CN112148053B (ko)
DE (1) DE102020111598B4 (ko)
TW (1) TWI747332B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10534386B2 (en) * 2016-11-29 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Low-dropout voltage regulator circuit
US11262778B2 (en) * 2019-06-28 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Reference voltage generation
KR102543766B1 (ko) 2021-06-02 2023-06-13 심태보 이중구조의 라디안트 튜브 커버구조체
US11940822B2 (en) * 2021-06-25 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including a voltage regulator and an integrated circuit module
CN115173673A (zh) * 2022-08-15 2022-10-11 芯洲科技（北京）有限公司 供电装置和供电***

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534990B2 (en) * 2001-07-18 2003-03-18 Delphi Technologies, Inc. Voltage regulator wake up control using frequency detection
US20040212421A1 (en) 2003-02-25 2004-10-28 Junichi Naka Standard voltage generation circuit
JP2006025527A (ja) 2004-07-07 2006-01-26 Yazaki Corp 車載通信用電源装置
US7176750B2 (en) 2004-08-23 2007-02-13 Atmel Corporation Method and apparatus for fast power-on of the band-gap reference
JP4970759B2 (ja) 2004-09-20 2012-07-11 三星電子株式会社 電流消耗が減少した内部電源電圧発生器
CN101313263B (zh) 2005-11-23 2010-11-03 艾利森电话股份有限公司 同步整流电源变换器用的预偏置电路
KR101530085B1 (ko) 2008-12-24 2015-06-18 테세라 어드밴스드 테크놀로지스, 인크. 저 드롭 아웃(ｌｄｏ) 전압 레귤레이터 및 그의 동작 방법
JP5421133B2 (ja) 2009-02-10 2014-02-19 セイコーインスツル株式会社 ボルテージレギュレータ
KR101620345B1 (ko) 2009-04-07 2016-05-12 삼성전자주식회사 Ｌｄｏ 레귤레이터 및 이를 구비하는 반도체 장치
TWI455087B (zh) * 2009-11-03 2014-10-01 Mstar Semiconductor Inc 低耗電顯示控制方法與相關顯示控制器
TWI472897B (zh) 2013-05-03 2015-02-11 Fu Da Tong Technology Co Ltd 自動調節電壓準位之方法、裝置及其感應式電源供應器
CN103475210B (zh) 2011-09-14 2016-04-27 矽力杰半导体技术(杭州)有限公司 一种开关型调节器的恒定时间控制方法、控制电路以及应用其的开关型调节器
US9594387B2 (en) 2011-09-19 2017-03-14 Texas Instruments Incorporated Voltage regulator stabilization for operation with a wide range of output capacitances
CN103092243B (zh) * 2011-11-07 2015-05-13 联发科技（新加坡）私人有限公司 信号产生电路
US8975882B2 (en) 2012-10-31 2015-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Regulator with improved wake-up time
US20140266106A1 (en) 2013-03-14 2014-09-18 Vidatronic, Inc. Ldo and load switch supporting a wide range of load capacitance
US20140266103A1 (en) 2013-03-15 2014-09-18 Qualcomm Incorporated Digitally assisted regulation for an integrated capless low-dropout (ldo) voltage regulator
US8981750B1 (en) * 2013-08-21 2015-03-17 Sandisk Technologies Inc. Active regulator wake-up time improvement by capacitive regulation
CN103576734B (zh) 2013-10-21 2015-06-17 电子科技大学 一种双环控制自适应电压调节方法及装置
US9479180B2 (en) * 2014-07-18 2016-10-25 Stmicroelectronics S.R.L. Compensation device for feedback loops, and corresponding integrated circuit
DE102014226168B4 (de) 2014-12-17 2018-04-19 Dialog Semiconductor (Uk) Limited Spannungsregler mit Senke/Quelle-Ausgangsstufe mit Betriebspunkt-Stromsteuerschaltung für schnelle transiente Lasten und entsprechendes Verfahren
JP6416650B2 (ja) 2015-02-06 2018-10-31 エイブリック株式会社 定電圧回路及び発振装置
CN107102666A (zh) 2016-02-22 2017-08-29 联发科技（新加坡）私人有限公司 低压差线性稳压器
CN107102665A (zh) * 2016-02-22 2017-08-29 联发科技（新加坡）私人有限公司 低压差线性稳压器
EP3435192B1 (en) 2017-07-28 2022-08-24 NXP USA, Inc. Ultra low power linear voltage regulator
US11262778B2 (en) * 2019-06-28 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Reference voltage generation

Also Published As

Publication number Publication date
CN112148053B (zh) 2022-06-24
US20220179439A1 (en) 2022-06-09
US11262778B2 (en) 2022-03-01
CN112148053A (zh) 2020-12-29
DE102020111598B4 (de) 2022-10-06
US20200409402A1 (en) 2020-12-31
DE102020111598A1 (de) 2020-12-31
KR20210002332A (ko) 2021-01-07
TW202105115A (zh) 2021-02-01
TWI747332B (zh) 2021-11-21

Similar Documents

Publication Publication Date Title
KR102359756B1 (ko) 기준 전압 생성
US11797034B2 (en) Low-dropout voltage regulation circuit
US11086343B2 (en) On-chip active LDO regulator with wake-up time improvement
KR100956776B1 (ko) 네거티브 전압 생성 장치
US8125846B2 (en) Internal voltage generating circuit of semiconductor memory device
KR20000020922A (ko) 내부 전원전압 발생회로
KR100818105B1 (ko) 내부 전압 발생 회로
JPH04351791A (ja) 半導体メモリー装置のデータ入力バッファー
US8194476B2 (en) Semiconductor memory device and method for operating the same
US5592121A (en) Internal power-supply voltage supplier of semiconductor integrated circuit
US10845838B2 (en) Reference voltage generation circuit and semiconductor device
KR19990029191A (ko) 저전압 동작 특성이 개선된 반도체 집적 회로 장치
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
KR100812299B1 (ko) 전압 강하 회로
US8581560B2 (en) Voltage regulator circuit for generating a supply voltage in different modes
KR20030097024A (ko) 외부 전압의 변화에 무관하게 안정된 출력 전압을발생하는 어레이용 내부전압 발생회로
KR100825021B1 (ko) 내부전압 생성기
JPH07226075A (ja) 半導体記憶装置
KR100554840B1 (ko) 파워 업 신호 발생 회로
JP3512611B2 (ja) 半導体集積回路
KR20090108374A (ko) 반도체메모리장치의 제어회로
JP2007281894A (ja) 電源電位検知回路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant