JPH04369139A - Ａｔｍトラヒック制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭ網において、各
セルに付加されたセル廃棄レベルに基づいて各セルのト
ラヒックを制御するＡＴＭトラヒック制御方式に関する
。

【０００２】

【従来の技術】近年のデータ通信の普及に伴い、従来の
音声ばかりでなく、重要なデータも公衆回線を使用して
通信されるようになってきた。このため、将来の通信網
では高品質のデータ転送・交換が要求される。

【０００３】音声データや低速度データばかりでなく動
画像等の高速度データをも提供できる通信サービス用の
ネットワークとして、広帯域ＩＳＤＮ（Ｂ−ＩＳＤＮ）
が実用段階を迎え、各種インタフェースにおける標準化
が行われている。Ｂ−ＩＳＤＮでは、従来の交換方式と
異なり、非同期転送モード（ＡＴＭ）を用いることによ
って、音声データ、低速度データ、動画像データ等の異
なった速度の情報、更には、連続情報とバースト情報も
、共通に扱うことができる。

【０００４】ＡＴＭ通信網では、帯域の異なった情報が
、従来のパケット通信における可変長のパケットとは異
なり、セルと呼ばれる一定長のデータ単位に分割して収
容され、転送、交換される。そして、回線データとパケ
ットデータが区別されることなくセル単位で多重化され
、そのセルが光ファイバ等の伝送路を介して高速に転送
され、ハードウエアスイッチによって高速に交換される
。このため、ＡＴＭ交換方式は、異なる転送速度を要求
するサービスに柔軟に対処でき、転送路を効率的に利用
できる。

【０００５】上述のように、ユーザ情報は、その長さに
応じていくつかの部分に分割され、それぞれの分割され
た各データにヘッダが付加されて、セルが構成される。 セルのヘッダ部は５バイト、データ部は４８バイトであ
る。ヘッダには、データ部のデータがどのユーザからの
データであるかを区別するための仮想チャネル識別子（
Ｖｉｒｔｕａｌ　Ｃｈａｎｎｅｌ　Ｉｄｅｎｔｉｆｉｅ
ｒ）（ＶＣＩ）及び仮想パス識別子（Ｖｉｒｔｕａｌ　
ＰａｓｓＩｄｅｎｔｉｆｉｅｒ）（ＶＰＩ）が格納され
る。このようにセルに格納されたユーザ情報は、ＡＴＭ
ハイウェイ上で多重され、相手端末に向けて転送、交換
される。この場合、交換機においては、各セルは、その
セルに付加された上記識別子に基づいて、交換機内の各
スイッチで自律的にスイッチングされながら、交換機内
のルートを流れていく。

【０００６】ここで、上述のように、ＡＴＭ網では、連
続情報やバースト情報などの様々な特性を有する通信情
報が入り交じって転送される。従って、各トラヒックを
適切に制御しないと、輻輳が発生し易くなって、効率的
なデータ転送を行うことができなくなってしまう。

【０００７】トラヒック制御の１方式として、次のよう
な方式がある。即ち、ＡＴＭ交換機が、トラヒックが混
雑しだして輻輳状態に近付くと、伝送路に出力されるべ
きセルを順次廃棄する制御を行う。この場合に、網内を
伝送される各セルのヘッダ部に、セルが廃棄されるとき
の優先度を示す情報（以下、これをセル廃棄レベルと呼
ぶ）が付加され、ＡＴＭ交換機は、このセル廃棄レベル
に応じた優先度で、各セルを廃棄すべきか否かを決定す
る。このようにして、伝送路とのインタフェース部にお
いて複数のセルの調停が行われることによって、網全体
のトラヒックが適切に制御される。

【０００８】ここで、上述のセルの廃棄制御を行うため
に、従来、次のような方式が考えられる。まず、ＡＴＭ
交換機と伝送路とのインタフェース部に、セル廃棄レベ
ルに応じたバッファメモリが複数並列に設けられる。そ
して、伝送路に出力されるべき各セルは、それぞれに付
加されたセル廃棄レベルに応じて、上記複数のバッファ
メモリのうちの１つに書き込まれる。各バッファメモリ
は、それぞれにおけるセルの蓄積量が、各セル廃棄レベ
ルに応じた閾値より大きくなった場合に、各バッファメ
モリに入力されるセルを書き込まずに廃棄し、閾値より
小さくなった場合にセルの書き込みを再開する。各バッ
ファメモリから読み出された各セルは、多重されて伝送
路に出力される。

【０００９】

【発明が解決しようとする課題】しかし、上述のような
従来例では、交換機に接続される出力側の各伝送路毎に
セル廃棄レベルに応じた複数個ずつのバッファメモリを
設けなければならず、ハードウエア規模が大きくなって
しまうという問題点を有している。

【００１０】また、このようなハードウエア規模に対す
る制約から、バッファメモリは余り多く設けることがで
きないため、各セルに設定できるセル廃棄レベルの種類
が少なくなってしまい、きめの細かいトラヒック制御が
行えなくなってしまうという問題点を有している。

【００１１】本発明は、ハードウエア規模の縮小を可能
とし、セル廃棄レベルの種類も自由に設定可能とするこ
とを目的とする。

【００１２】

【課題を解決するための手段】図１は、本発明のブロッ
ク図である。本発明は、セルに付加されたセル廃棄の優
先度を示すセル廃棄レベル情報に基づいてＡＴＭ網のト
ラヒックを制御するＡＴＭトラヒック制御方式を前提と
する。

【００１３】まず、セルの処理経路上１０２に設けられ
、その処理経路上を転送されるセルを一時保持した後、
所定のタイミングでその処理経路上に再び出力するバッ
ファメモリ手段１０１を有する。同手段は、例えばＡＴ
Ｍ交換機とその出力側に接続されるセルの処理経路１０
２である各伝送路との各インタフェース部に１つずつ設
けられる。

【００１４】次に、バッファメモリ手段１０１における
セル蓄積量１０４を検出するセル蓄積量検出手段１０３
を有する。同手段は、例えば前述の各バッファメモリ手
段１０１に対応して設けられ、後述する書き込み制御手
段１０８によりバッファメモリ手段１０１への入力セル
１０５の書き込みが行われた場合にカウントアップされ
、バッファメモリ手段１０１から処理経路１０２上にセ
ルが出力された場合にカウントダウンされるカウンタ手
段である。

【００１５】そして、セル蓄積量検出手段１０３で検出
されるセル蓄積量１０４を入力セル１０５に付加された
セル廃棄レベル１０６に対応した閾値１０７と比較し、
その比較結果に基づいて入力セル１０５をバッファメモ
リ手段１０１に書き込むか否かを制御する書き込み制御
手段１０８を有する。同手段は、例えば複数のセル廃棄
レベルのそれぞれに閾値が対応させられたセル廃棄レベ
ル／閾値対応テーブルを記憶し、セル蓄積量検出手段１
０３で検出されるセル蓄積量１０４が、入力セルに付加
されたセル廃棄レベル１０６でセル廃棄レベル／閾値対
応テーブルをアクセスすることにより得られる閾値より
大きいか否かを判定する。そして、セル蓄積量１０４が
閾値１０７より大きい場合に入力セル１０５をバッファ
メモリ手段１０１に書き込まずに廃棄する。逆に、セル
蓄積量１０４が閾値１０７以下の場合に入力セル１０５
をバッファメモリ手段１０１に書き込む。そして、書き
込み制御手段１０８は、例えば前述した各インタフェー
ス部単位で上述のバッファメモリ手段１０１に対する書
き込み制御処理を行う。

【００１６】

【作用】本発明では、伝送路等の処理経路１０２上には
、ただ１つのバッファメモリ手段１０１のみが設けられ
、入力セル１０５が入力される毎に、そのセルのセル廃
棄レベル１０５に対応する閾値１０７に基づいて、その
セルがバッファメモリ手段１０１に書き込まれるか否か
が決定される。

【００１７】ここで、例えば書き込み制御手段１０８内
に設けられるセル廃棄レベル／閾値対応テーブルに、複
数のセル廃棄レベルに応じた閾値を登録しておくことに
より、処理経路１０２（回線）が混み合ってきてバッフ
ァメモリ手段１０１のセル蓄積量１０４が増加すると、
書き込み制御手段１０８によって、優先度の低いセルは
順次廃棄され、優先度の高いセルは廃棄されないように
制御が行われる。

【００１８】この場合、トラヒック制御に使用されるべ
きセル廃棄レベルの種類は、ソフトウエア制御によって
自由に設定でき、その種類が変化することによるハード
ウエアへの影響は無いため、トラヒックの特性に応じた
きめの細かいトラヒック制御を行うことができる。

【００１９】また、各セル廃棄レベル１０６に対応する
各閾値１０７を、他のＡＴＭ交換機から通知等される網
全体のトラヒックの状況に応じてダイナミックに変化さ
せることにより、更にきめの細かいトラヒック制御が行
える。

【００２０】

【実施例】図２は、本発明によるＡＴＭ交換機の実施例
の全体構成図である。＃０〜＃Ｎの各回線対応部２０１
は、他のノード（ＡＴＭ交換機）からの回線（伝送路）
を収容する。また、収容端末対応部２０２には、自交換
機が収容する加入者端末が接続される。

【００２１】＃０〜＃Ｎの各回線対応部２０１又は収容
端末対応部２０２で受信された各セルは、＃００　〜＃
０Ｎ，＃０Ａ　の各メモリ部２０３に一時保持される。 各メモリ部２０３から順次読み出されたセルは、共通バ
ッファメモリ部２０４に入力され、ここで、各セルのヘ
ッダ部から、ＶＣＩ、ＶＰＩ及びセル廃棄レベル等のヘ
ッダ情報２０５が読み出され、書き込み制御部２０６に
入力される。

【００２２】書き込み制御部２０６は、ヘッダ情報２０
５として入力されたＶＣＩ、ＶＰＩ等に基づいて共通バ
ッファメモリ部２０４に保持されたセルが出力されるべ
き回線（方路）を決定する。そして、書き込み制御部２
０６は、ヘッダ情報２０５として入力されたセル廃棄レ
ベル、後述するセル廃棄レベル／閾値対応テーブル及び
メモリ部２０７から出力されるメモリ使用量データ２１
０とに基づいて、上述の決定された回線に対応するメモ
リ部２０７に書き込み制御信号２１１を出力し、共通バ
ッファメモリ部２０４に保持されているセルを読み出し
て各メモリ部２０７に接続されるバスに出力する。

【００２３】＃１０　〜＃１Ｎ，＃１Ａ　の各メモリ部
２０７は、書き込み制御部２０６から書き込み制御信号
２１１が自分宛に出力されているタイミングで、共通バ
ッファメモリ部２０４から出力されたセルを後述するＦ
ＩＦＯメモリに書き込む。

【００２４】各メモリ部２０７から出力されたセルは、
それぞれに対応する回線対応部２０８又は収容端末対応
部２０９に入力され、次のＡＴＭ交換機又は加入者端末
に向う各回線に出力される。

【００２５】次に、図３は、図２のメモリ部２０７の構
成図である。ＦＩＦＯメモリ３０１は、ファーストイン
／ファーストアウト型のバッファメモリである。書き込
み回路３０２は、図２の書き込み制御部２０６からの書
き込み制御信号２１１がアクティブの場合に、図２の共
通バッファメモリ部２０４から出力されているセルをＦ
ＩＦＯメモリ３０１に書き込む。

【００２６】また、読み出し回路３０３は、特には図示
しないクロックに同期して、ＦＩＦＯメモリ３０１に蓄
積されているセルを、古い順に読み出して回線対応部２
０８へ出力する。

【００２７】カウンタ３０４は、書き込み回路３０２が
セルの書き込みを行う毎に１ずつカウントアップされ、
読み出し回路３０３がセルの読み出しを行う毎に１ずつ
カウントダウンされる。そして、カウンタ３０４のカウ
ンタ値は、メモリ使用量データ２１０として図２の書き
込み制御部２０６に出力される。

【００２８】なお、図２の書き込み制御部２０６に対し
て入出力される書き込み制御信号２１１及びメモリ使用
量データ２１０は、図２の＃１０　〜＃１Ｎ，＃１Ａ　
の各メモリ部２０７別に処理される。

【００２９】上述のような構成を有する実施例の動作に
ついて、図４の動作フローチャートに沿って以下に説明
する。なお、図４の動作フローチャートは、図２の書き
込み制御部２０６が、特には図示しないメモリに記憶さ
れた制御プログラムを実行する動作として実現される。

【００３０】まず、書き込み制御部２０６は、共通バッ
ファメモリ部２０４から読み出されたヘッダ情報２０５
を解析する。そのために、まず、ヘッダ情報２０５から
ＶＣＩ、ＶＰＩ等の仮想識別子が抽出され、これらの識
別子に基づいて、共通バッファメモリ部２０４に保持さ
れたセルが書き込まれるべきメモリ部２０７の番号が決
定される（図４ステップＳ１）。具体的には、予めＶＣ
Ｉ、ＶＰＩ等とメモリ部２０７の番号を対応づけた特に
は図示しないテーブルが設けられており、ヘッダ情報２
０５として読み出されたＶＣＩ、ＶＰＩ等でこのテーブ
ルがアクセスされることにより、対応するメモリ部２０
７の番号が決定される。また、ヘッダ情報２０５からセ
ル廃棄レベルが抽出される。

【００３１】次に、書き込み制御部２０６は、上述のス
テップＳ１で決定された番号に対応するメモリ部２０７
からメモリ使用量データ２１０、即ち、図３のカウンタ
３０４のカウンタ値を読み込む（図４ステップＳ２）。 このデータは、図３からわかるように、そのメモリ部２
０７内のＦＩＦＯメモリ３０１（図３）に蓄積されてい
るセルの量を示している。

【００３２】続いて、書き込み制御部２０６は、その内
部に設けられている図５に示されるようなセル廃棄レベ
ル／閾値対応テーブルを、ヘッダ情報２０５から抽出し
たセル廃棄レベルによりアクセスし、そのセル廃棄レベ
ル（図５のレベル１、２等）に対応する閾値（図５のＴ
Ｈ１、ＴＨ２等）を得る（図４ステップＳ３）。

【００３３】そして、書き込み制御部２０６は、ステッ
プＳ２で得たメモリ使用量データ２１０がステップＳ３
で得た閾値より大きいか否かを判定する（図４ステップ
Ｓ４）。

【００３４】ステップＳ４での判定の結果、メモリ使用
量データ２１０がステップＳ３で得た閾値より大きくな
ければ、ステップＳ１で決定された番号に対応するメモ
リ部２０７に対して、図２の書き込み制御信号２１１を
アクティブにする（図４ステップＳ５）。これにより、
そのメモリ部２０７では、図３の書き込み回路３０２が
、上記書き込み制御信号２１１がアクティブであるのに
基づいて、共通バッファメモリ部２０４から出力された
セルを、ＦＩＦＯ３０１（図３）に書き込む。これとと
もに、カウンタ３０４が＋１カウントアップされる。

【００３５】一方、ステップＳ４での判定の結果、メモ
リ使用量データ２１０がステップＳ３で得た閾値より大
きければ、ステップＳ１で決定された番号に対応するメ
モリ部２０７に対して、図２の書き込み制御信号２１１
をインアクティブにする（図４ステップＳ６）。これに
より、そのメモリ部２０７では、図３の書き込み回路３
０２が、上記書き込み制御信号２１１がインアクティブ
であるのに基づいて、共通バッファメモリ部２０４から
出力されたセルは、ＦＩＦＯ３０１（図３）には書き込
まない。これにより、そのセルは廃棄される。

【００３６】このように、本実施例では、出力回線側の
各メモリ部２０７には、図３に示されるようなただ１つ
のＦＩＦＯメモリ３０１のみが設けられ、図２の共通バ
ッファメモリ部２０４からセルが入力される毎に、その
セルのセル廃棄レベルに対応する閾値に基づいて、その
セルがＦＩＦＯメモリ３０１に書き込まれるか否かが決
定される。

【００３７】ここで、書き込み制御部２０６内に設けら
れる図５のセル廃棄レベル／閾値対応テーブルに設定さ
れる閾値として、セル廃棄レベルに応じた値を登録して
おくことにより、回線が混み合ってきてメモリ部２０７
内のＦＩＦＯメモリ３０１におけるセルの蓄積量が増加
し、メモリ使用量データ２１０が大きな値を示すように
なった場合に、そのメモリ部２０７において、優先度の
低いセルは順次廃棄され、優先度の高いセルは廃棄され
ないように、制御が行われる。

【００３８】そして、トラヒック制御に使用されるべき
セル廃棄レベルの種類は、図５のセル廃棄レベル／閾値
対応テーブルに設定されるセル廃棄レベルの数のみで決
定され、その種類が変化することによるハードウエアへ
の影響は無いため、トラヒックの特性に応じたきめの細
かいトラヒック制御を行うことができる。

【００３９】また、図５のセル廃棄レベル／閾値対応テ
ーブルに設定される各閾値を、他のＡＴＭ交換機から通
知等される網全体のトラヒックの状況に応じてダイナミ
ックに変化させることにより、更にきめの細かいトラヒ
ック制御が行える。

【００４０】以上の実施例では、ＡＴＭ交換機の出力回
線側のメモリ部２０７でセルの廃棄制御を行う場合につ
いて示したが、入力回線側で各セルのセル廃棄レベルを
抽出できれば、入力回線側のメモリ部２０３でセルの廃
棄制御を行うようにしてもよい。

【００４１】また、必ずしも各回線（伝送路）毎にセル
の廃棄制御を行う必要はない。

【００４２】

【発明の効果】本発明によれば、処理経路上には、ただ
１つのバッファメモリ手段のみを設けるだけでよいため
、従来例に比較して、ハードウエア規模を縮小させるこ
とが可能となる。

【００４３】また、処理経路（回線）が混み合ってきて
バッファメモリ手段におけるセル蓄積量が増加すると、
書き込み制御手段によって、優先度の低いセルは順次廃
棄され、優先度の高いセルは廃棄されないように制御が
行われ、しかも、トラヒック制御に使用されるべきセル
廃棄レベルの種類は、ソフトウエア制御で自由に設定で
き、その種類が変化することによるハードウエアへの影
響は無いため、トラヒックの特性に応じたきめの細かい
トラヒック制御を行うことが可能となる。

【００４４】また、各セル廃棄レベルに対応する各閾値
を、他のＡＴＭ交換機から通知等される網全体のトラヒ
ックの状況に応じてダイナミックに変化させることによ
り、更にきめの細かいトラヒック制御を行うことが可能
となる。

【図面の簡単な説明】

【図１】本発明のブロック図である。

【図２】本発明によるＡＴＭ交換機の実施例の全体構成
図である。

【図３】メモリ部の構成図である。

【図４】本発明の実施例の動作フローチャートである。

【図５】セル廃棄レベル／閾値対応テーブルの例を示し
た図である。

【符号の説明】

１０１　　　　　　バッファメモリ手段１０２　　　　
　　処理経路 １０３　　　　　　セル蓄積量検出手段１０４　　　　
　　セル蓄積量 １０５　　　　　　入力セル １０６　　　　　　セル廃棄レベル １０７　　　　　　閾値 １０８　　　　　　書き込み制御手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　セルに付加されたセル廃棄の優先度を
   示すセル廃棄レベル情報に基づいてＡＴＭ網のトラヒッ
   クを制御するＡＴＭトラヒック制御方式において、セル
   の処理経路上（１０２）に設けられ、該処理経路上を転
   送されるセルを一時保持した後、所定のタイミングで該
   処理経路上に再び出力するバッファメモリ手段（１０１
   ）と、該バッファメモリ手段におけるセル蓄積量（１０
   ４）を検出するセル蓄積量検出手段（１０３）と、該セ
   ル蓄積量検出手段で検出されるセル蓄積量（１０４）を
   入力セル（１０５）に付加されたセル廃棄レベル（１０
   ６）に対応した閾値（１０７）と比較し、該比較結果に
   基づいて前記入力セル（１０５）を前記バッファメモリ
   手段（１０１）に書き込むか否かを制御する書き込み制
   御手段（１０８）と、を有することを特徴とするＡＴＭ
   トラヒック制御方式。
2. 【請求項２】　　前記書き込み制御手段は、複数のセル
   廃棄レベルのそれぞれに閾値が対応させられたセル廃棄
   レベル／閾値対応テーブルを記憶し、前記セル蓄積量検
   出手段で検出されるセル蓄積量が、入力セルに付加され
   たセル廃棄レベルで前記セル廃棄レベル／閾値対応テー
   ブルをアクセスすることにより得られる閾値より大きい
   か否かを判定し、前記セル蓄積量が前記閾値より大きい
   場合に前記入力セルを前記バッファメモリ手段に書き込
   まずに廃棄し、前記セル蓄積量が前記閾値以下の場合に
   前記入力セルを前記バッファメモリ手段に書き込む、こ
   とを特徴とする請求項１に記載のＡＴＭトラヒック制御
   方式。
3. 【請求項３】　　前記バッファメモリ手段及び前記セル
   蓄積量検出手段は、ＡＴＭ交換機とその出力側に接続さ
   れる前記セルの処理経路である各伝送路との各インタフ
   ェース部に設けられ、前記書き込み制御手段は前記各イ
   ンタフェース部単位で前記バッファメモリ手段に対する
   書き込み制御処理を行う、ことを特徴とする請求項１又
   は２に記載のＡＴＭトラヒック制御方式。
4. 【請求項４】　　前記セル蓄積量検出手段は、前記書き
   込み制御手段により前記バッファメモリ手段への前記入
   力セルの書き込みが行われた場合にカウントアップされ
   、前記バッファメモリ手段から前記処理経路上にセルが
   出力された場合にカウントダウンされるカウンタ手段で
   ある、ことを特徴とする請求項１、２又は３に記載のＡ
   ＴＭトラヒック制御方式。