JP2756766B2 - セル優先処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のパスから入力さ
れたセル情報を処理して出力するとき低優先セルのうち
で、有効セルだけを選択して出力するセル優先処理装置
に関するものである。

【０００２】

【従来の技術】周知のように、ＡＴＭ方式では中継ノー
ドにおいて輻輳が生じたとき、処理しきれなかったセル
は廃棄されるようになっている。この場合、処理しきれ
なかったからと言う理由で一律に未処理のセルが廃棄さ
れてしまうと不都合が生ずることがある。例えば画像情
報を伝送する場合、輪郭情報が失われると致命的な欠陥
になるが、髪の毛のような細い部分の色情報は失われて
も見た目にはさほどの品質劣化を感じない。

【０００３】このような場合、受信側において失われて
は支障のある情報を伝送する高優先セルは高優先バッフ
ァに記憶させ、失われてもさほど支障のない情報を伝送
する低優先セルは低優先バッファに記憶させ、高優先バ
ッファの情報が全て読み出された後に、初めて低優先バ
ッファのデータを読み出す方法がある。図５（ａ）はこ
のような読み出しを行う場合において、輻輳のないとき
の例を説明する図であり、同一ノードにパス１とパス２
から大文字のアルファベットで記載した高優先セルと、
小文字のアルファベットで記載した低優先セルが交互に
入力されている例である。なお、高優先セル、低優先セ
ルとも、図５に示すように同一種別のものが２つ連続
し、その後に異なる種別のものが２つ連続するようにな
っている。この例では時刻ｔ１，ｔ２に高優先セルが２
つ以上連続し、時刻ｔ３，ｔ４に低優先セルが２つ以上
連続する形で交互に入力されるようになっている。そし
てこの例では出力パスには先ず、高優先セルＡ１，Ｂ
１，Ａ１’，Ｂ１’が読み出され、それが読み出された
後で低優先セルａ１，ｂ１，ａ１’，ｂ１’が読み出さ
れる。ところが輻輳が生じると、図５（ｂ）のように時
刻ｔ４で低優先セルａ１’，ｂ１’が到着した後、時刻
ｔ５，ｔ６で高優先セルＡ２，Ｂ２，Ａ２’，Ｂ２’が
到着すると、出力パスには高優先セルが先に読み出され
ることから、高優先セルＡ１，Ｂ１，Ａ１’，Ｂ１’，
Ａ２、Ｂ２，Ａ２’，Ｂ２’が読み出され、その後に初
めて低優先セルａ１，ｂ１，・・・・が読み出される。
ここでＡ１，Ａ１’，ａ１，ａ１’は同一グループの情
報、例えば第１の画素の高優先情報と低優先情報が組み
合わされた一組の情報である。また、Ａ２，Ａ２’，ａ
２，ａ２’はその一組の情報とは異なる情報、例えば第
１の画素とは全く異なる場所である第２の画素の高優先
情報と低優先情報が組み合わされた一組の情報である。
この方法によると、中継ノードにおいて輻輳が生じ、そ
れがいつまでも続くとき、低優先バッファは満杯にな
り、高優先バッファのデータの読み出しが完了しないと
低優先バッファのデータが読み出されないので、やがて
低優先バッファががオーバーフローし、それ以後到着す
る低優先セルが廃棄される。

【０００４】

【発明が解決しようとする課題】このような例におい
て、図５（ａ）に示すように輻輳のないときはパス１お
よびパス２がｔ１からｔ４の時点でＡのグループの情報
と、それと全く関係のないＢのグループの情報が切れ目
なく処理されているので、低優先セルは高優先セルの後
に読み出されても支障ない。すなわち、低優先セルａ
１，ａ１’は高優先セルＡ１，Ａ１’と離れていても、
低優先セルａ１，ａ１’は高優先セルＡ１，Ａ１’の後
に続くものであることを管理することができる。しかし
ながら輻輳が生じ図５（ｂ）のような状態になると、高
優先セルＡ１の組と高優先セルＡ２の組はまったっく異
なる情報であることから、高優先セルＡ１，Ａ１’の後
に全く関係のない高優先セルＡ２，Ａ２’が割り込み、
その後から高優先セルＡ１，Ａ１’に対応する低優先セ
ルａ１，ａ１’が到着出力されるので、Ａ１のグループ
の情報としては途中で処理が切り離されてしまい、後か
ら出力される低優先セルａ１，ａ１’を使用することが
できない。すなわち例えば低優先セルａ１，ａ１’は無
効になってしまう。その無効となった低優先セルは読み
出されても使用されることはない。このように無効とな
った低優先セルが低優先バッファに滞留していると、他
のパスの低優先セルがバッファからあふれて廃棄された
り仮に低優先バッファにが蓄えられたとしても、無効と
なった低優先セルが読み出されない限り、後から到着し
た低優先セルは読み出されない。このため、後から到着
した低優先セルは遅延がその分だけ加算され、遅延量に
よっては後から到着した低優先セルまで無効になってし
まい、ネットワーク全体の品質劣化に波及するという問
題が生じる。本発明はこのような状況に鑑みて成された
もので、無効となっている低優先セルが低優先バッファ
に滞留することの原因で生ずるネットワーク全体の品質
劣化を防止するようにしたものである。

【０００５】

【課題を解決するための手段】このような目的を達成す
るために請求項１の発明は、フレーム先頭を示す到着セ
ルに基づいてフレーム先頭を検出する先頭タイミング検
出手段と、この先頭タイミング検出手段によりフレーム
先頭が検出された場合に、そのフレーム先頭の高優先セ
ルと同一のパスからそれ以前に到着した直前フレームの
低優先セルを無効セルと判断し、これら低優先セルのみ
に対して廃棄表示を行う廃棄判定処理手段と、高優先バ
ッファから優先的に高優先セルを読み出して送出し、高
優先バッファから全ての高優先セルが読み出された場合
には、低優先バッファから廃棄表示されていない低優先
セルのみを読み出して送出する選択読出手段とを備える
ものである。 また、請求項２の発明は、請求項１の発明
において、先頭タイミング検出手段により、フレーム末
尾を示す低優先セルの到着後に、その低優先セルと同一
のパスからフレーム末尾を示さない高優先セルが到着し
た場合に、フレーム先頭を検出するようにしたものであ
る。

【０００６】

【作用】低優先セルの後に到着する高優先セルの先頭タ
イミングが検出されたとき、それ以前に到着した低優先
セルを無効にし、低優先セル読み出し時に無効処理され
ていない低優先セルを選択して読み出す。

【０００７】

【実施例】図１は本発明の一実施例を示すブロック図で
あり、この図で情報の転送に先立ち、発端末はピーク帯
域と、網が輻輳状態でも確実に伝送する必要のある保証
帯域を申告し、網はこの保証帯域まではその発端末に対
して高優先バッファをその要求に対応する容量だけ確保
し、その帯域を越えるピークレートまでの帯域について
は、統計多重効果を見込んで低優先バッファを割り当て
る。更に、ここで伝送する情報は動画像のように低優先
セルが廃棄されても差し支えないものを想定しており、
発端末においては１フレーム内の情報を例えばフレーム
同期情報、骨格情報、色情報等の順に優先順位を付け
て、優先順位の高い情報の順にＡＴＭセル化することに
より、パス上には高優先セルのブロックと、低優先セル
のブロックが交互に発生するものとする。この際、ＡＴ
Ｍのセルヘッダに、情報の優先順と情報単位に合わせ
て、例えばＣＬＰ（セル・ロス・プライオリティ）フィ
ールドを使用した２種類の優先順位識別子と、ＡＡＬ５
（ＡＴＭアダプテーション・レイヤ）におけるＰＴ（ペ
イロード・タイプフィールド）を使用したパケット単位
の識別子からなるＰＤＵ（プロトコル・データ・ユニッ
ト）単位の識別子を付加する。

【０００８】図１において、複数のパスｎがそれぞれそ
のパスに対応する識別回路１−１〜１−ｎに接続されて
おり、そのパスに接続された発端末が発呼をする場合、
例えば発端末から発呼要求があると、呼受付制御部２は
それを検出し、発端末に対してＶＰＩ値およびＶＣＩ値
を通知するとともに、低優先バッファキュー管理部３内
におけるテーブル３ａのＶＰＩ，ＶＣＩ対応アドレスに
対応する位置の呼受付フラグに発呼を許可した情報とし
て、「１」を書き込む。テーブル３ａは図２（ａ）の形
式で情報を書き込むようになっており、その書き込み内
容は後述するがテーブル３ａは低優先セルの後に到着す
る高優先セルの先頭位置を検出するために使用される。
なお、呼受付フラグは呼解放時に「０」が書き込まれ
る。

【０００９】そして発端末からセルが例えば識別回路１
−１に到着すると、そのセルのヘッダを参照してＶＰ
Ｉ，ＶＣＩ値，ＣＬＰ値，ＰＴ値を低優先バッファキュ
ー管理部３の制御部３ｂに通知する。制御部３ｂはテー
ブル３ａのＶＰＩ，ＶＣＩ値に対応するアドレスを検出
し、そのアドレスに対応する呼受付フラグが「１」に設
定されているか否かを調べる。このフラグが「１」に設
定されているとき、制御回路３ｂの制御によってＣＬＰ
値、ＰＴ値がテーブル３ａに書き込まれる。このときＣ
ＬＰ値はそのまま図２（ａ）のＣＬＰフラグに書き込ま
れる。一方、ＡＬＬ５ではブロックは２つ以上から構成
され送出されるが、そのブロックの継続中のセルは、Ｐ
Ｔ値が「０００」あるいは「０１０］とするように決め
られている。このときは図２（ａ）のＰＴフラグに
「０」を書き込む。ブロックの終了のセルはＰＴ値が
「００１」あるいは「０１１」とするように決められて
いる。このときはＰＴフラグに「１」を書き込む。しか
し、ＶＰＩ，ＶＣＩ値に対応するアドレスに書き込まれ
ている呼受付フラグが「０」であれば、発呼が許可され
ていないものが到着したのであるから、到着したセルを
廃棄する。

【００１０】また、ＣＬＰ値が「０」のときは高優先セ
ルであるから、低優先バッファキュー管理部３の制御回
路３ｂは、到着したセルを高優先バッファ４に書き込む
ように高優先バッファ用の書込制御部５を制御する。Ｃ
ＬＰ値が「１」のときは低優先セルであるから、制御回
路３ｂは到着したセルを低優先バッファ６に書き込むよ
うに低優先バッファ用の書込制御部７を制御する。低優
先バッファ６に書き込みが行われるとき、低優先バッフ
ァキュー管理部３のテーブル３ｂに、書込ＶＰＩ、ＶＣ
Ｉ値と低優先バッファ６のセル書込先頭アドレスが書き
込まれる。テーブル３ｂは図２（ｂ）の形で情報が書き
込まれるが、低優先バッファに書き込まれる低優先セル
のＶＰＩ，ＶＣＩ値および、書き込み先頭アドレスと、
書き込まれたセルの有効あるいは無効を判断するための
情報が、書き込みポインタの指示するアドレスに書き込
まれる。有効あるいは無効の情報が書き込まれる動作に
ついては後述する。

【００１１】次々と到着するセルに対して同様の処理が
行われるが、低優先バッファキュー管理部３の制御回路
３ｂはテーブル３ａのＣＬＰフラグおよびＰＴフラグ
と、到着したセルのＣＬＰ値およびＰＴ値を参照し、Ｃ
ＬＰフラグ＝１でありかつＰＴフラグ１の条件が成り立
つと共に、受信ＣＬＰ値＝０でありかつ受信ＰＴ値＝０
の全ての条件が成立するとき、受信値に従いテーブル３
ａのＣＬＰフラグおよびＰＴフラグの更新を行うと共
に、後述する無効セル判定を行う。。前述のＣＬＰ値お
よびＰＴ値の関係が成り立たないときは、無効セルの判
定を行わずに受信値に従いテーブル３ａのＣＬＰフラグ
およびＰＴフラグを更新だけを行う。

【００１２】高優先バッファ４に書き込まれたセル情報
は、高優先バッファの読出制御部８の制御によって書き
込まれた順に読み出される。高優先バッファの位相差検
出回路９が書込制御回路５の内容と読出制御回路８の内
容を参照し、それが一致したときは高優先バッファ４の
内容が全て読み出されたときであるから、その時点以
後、低優先バッファ６の内容を読み出すことができるこ
とから、位相差検出回路９は低優先バッファキュー管理
部３の制御回路３ｂにそのことを通知する。これにより
制御回路３ｂは低優先バッファ読出用の読出制御部１０
を制御して、低優先バッファ６の情報を読み出す。

【００１３】到着したセルのヘッダから、ＣＬＰフラグ
＝１でありかつＰＴフラグ１の条件が成立し、受信ＣＬ
Ｐ値＝０でありかつ受信ＰＴ値＝０の全ての条件が成立
するとき、制御回路３ｂは前述したように受信値に従い
テーブル３ａのＣＬＰフラグおよびＰＴフラグの更新を
行うが、このとき前述したように無効セルの判定も行
う。これはその時点で、テーブル３ｃの書込ＶＰＩ，Ｖ
ＣＩ値が登録されていれば無効セルであると判定し、テ
ーブル３ｃの廃棄フラグを「１」にセットする。

【００１４】この処理は、ＡＡＬ５では前述したよう
に、ＰＴが０００すなわちＰＴフラグ＝０のときはフレ
ームの末尾でないことを意味し、００１のときすなわち
ＰＴフラグ＝１はフレームの末尾であることを意味する
ように取り決められていることを利用している。このた
めフレームの末尾を検出し、その末尾が低優先セルのも
のであり、次に到着するセルが高優先セルであればそれ
は高優先セルの先頭であることになる。そのとき読み出
されていない低優先セルがあればそれは既に無効となっ
ているので、無効セルと判定し、テーブル３ｃの廃棄フ
ラグを「１」にセットしている。

【００１５】このことを更に詳細に説明すると次のよう
になる。この例では図３のように入力パス１と入力パス
２にセルが順次到着し、それらがＡＴＭ中継ノードで処
理され、出力パスに送出されるとしている。そして、何
れのパスも呼受付処理は完了し、発呼が許可されている
ものとし、パス１のＶＰＩ，ＶＣＩ対応アドレスは図２
の記号「ハ」であり、パス２のＶＰＩ，ＶＣＩ対応アド
レスは図２の記号「ホ」であるとする。

【００１６】図４（ａ）はセルが到着する度に書き込ま
れるテーブル３ａの情報の内、ＶＰＩ，ＶＣＩアドレス
が「ハ」と「ホ」の部分だけを取り出したものである。
図３に示す時刻ｔ１において、パス１のＡ１セルが到着
しているが、これは高優先セルであるからＣＬＰ値は高
優先セルを表す「０」が図４（ａ）におけるＣＬＰフラ
グの時刻ｔ１で、テーブル３ａに書き込まれる。テーブ
ル３ａは本来、図２の各時刻にセルが到着する都度、そ
の内容に書き換えられるが、ここでは時間変換を追った
説明をするため、理解の容易なようにＣＬＰフラグ、Ｐ
Ｔフラグとも到着する順番にセルの記号と共に順番に記
載して示している。

【００１７】図３の時刻ｔ１ではセルＡ１とセルＢ１が
到着するが、セルＡ１はブロック末尾、すなわち記号Ａ
１，Ａ１’と続く高優先セル組の末尾ではない。高優先
セルを表すＣＬＰ値は「０」であるから、図４（ａ）の
ＣＬＰフラグにおける時刻ｔ１のセルＡ１に対応する部
分に「０」が書き込まれる。また、ブロックの末尾でな
いことから、そのことを表すＰＴフラグは「０」であ
り、それがＰＴフラグにおける時刻ｔ１のセルＡ１に対
応する部分に「０」が書き込まれる。次に同じ時刻ｔ１
に、入力パス２はセルＢ１が到着しているので、それが
同様にして図４（ａ）のＶＰＩ，ＶＣＩ対応アドレスで
ある「ホ」の部分に、高優先セルであることを表すＣＬ
Ｐ＝０、ブロックの末尾でないことを表すＰＴ＝０が書
き込まれる。すなわち、図４（ａ）のＣＬＰフラグにお
ける時刻ｔ１のセルＢ１に対応する部分に「０」が書き
込まれ、ＰＴフラグにおける時刻ｔ１のセルＢ１の位置
に「０」が書き込まれる。図３の時刻ｔ２ではセルＡ
１’とＢ１’が到着するが、これは高優先セルであるか
らＣＬＰ＝０である。また、ブロックの末尾、すなわち
セルＡとセルＢの組の末尾であるからＰＴ＝１となる。
このため、図４のＣＬＰフラグの時刻ｔ２におけるセル
Ａ１’の位置に「０」が書き込まれ、セルＢ１’の位置
に「０」が書き込まれる。また、このセルは高優先セル
のブロックの末尾であるから、ＰＴ＝１である。このた
め、ＰＴフラグの時刻ｔ２におけるセルＡ１’の位置に
「１」が書き込まれ、セルＢ１’の位置に「１」が書き
込まれる。

【００１８】図３の時刻ｔ３ではセルａ１とセルｂ１が
到着し、これは低優先セルであるからＣＬＰフラグ＝１
であり、ブロックの末尾でないからＰＴ＝０である。こ
のため、図４のＣＬＰフラグの時刻ｔ３におけるセルａ
１の位置に「１」が、セルｂ１の位置に「１」が書き込
まれる。また、ＰＴフラグの時刻ｔ３におけるセルａ１
の位置に「０」が、セルｂ１の位置に「０」が書き込ま
れる。時刻ｔ４も同様にセルａ１’とｂ１’が低優先セ
ルであるからＣＬＰ＝１、ブロックの末尾であるからＰ
Ｔ＝１となっている。そして、図４（ａ）に示すよう
に、ＣＬＰフラグの時刻ｔ４におけるセルａ１’の位置
に「１」が、セルｂ２’の位置に「１」が書き込まれ、
またＰＴフラグの時刻ｔ４におけるセルａ１’の位置に
「１」が、セルｂ１’の位置に「１」が書き込まれる。
以下、同様にしてテーブル３ａに情報が書き込まれてい
く。

【００１９】低優先バッファ６に低優先セルが書き込ま
れるとき、テーブル３ｃにもその情報のうち、書込ＶＣ
ＩおよびＶＰＩ値、低優先セル書込先頭アドレス、廃棄
フラグが図４（ｂ）に示すように書き込まれる。書込Ｖ
ＰＩおよびＶＣＩ値は到着したセルのＶＰＩ，ＶＣＩ値
が、書込ポインタの示すアドレスにそのまま書き込まれ
る。図４（ａ）の説明では同一時刻にアドレス「ハ」と
「ホ」が書き込まれるとして説明したので、図４（ｂ）
も低優先セルが到着する度にＶＰＩ，ＶＣＩ値として、
「ハ」と「ホ」が書き込まれる。但し、図４（ｂ）では
理解の容易なように、その書込値はどのセルに対応した
ものかの情報も併せて記載してある。また、書込先頭ア
ドレスはセルａ１に対応するものを「１」として、書き
込みが行われる度にアドレスが「１」ずつ増加していく
ものとして記載してある。

【００２０】読み出しは書き込みより１タイミング遅れ
て行われるので、図３に示すように高優先セルが書き込
まれた順にＡ１，Ｂ１，Ａ１’，Ｂ１’と読み出され
る。図１の高優先バッファ４に書き込まれた高優先セル
は低優先セルよりも先に読み出されることから、やがて
高優先バッファ４の情報は全て読み出される。位相差検
出回路９はそのことを検出し、それを低優先バッファキ
ュー管理部３に通知するので、低優先バッファキュー管
理部３は時刻ｔ６から低優先バッファ６のセルａ１の読
み出しを開始する。前述したように、到着したセルのヘ
ッダからＣＬＰ＝１でありかつＰＴ＝１の条件が成り立
ち、受信ＣＬＰ値＝０でありかつ受信ＰＴ値＝０の条件
が成立するとき、テーブル３ｃの書込ＶＰＩ，ＶＣＩ値
が登録されていれば無効セルと判定して、テーブル３ｃ
の廃棄フラグを「１」にセットすることになっている。
図４（ａ）の例では、ＣＬＰ＝１でありかつＰＴ＝１の
条件が成り立つのは時刻ｔ４のタイミングである。そし
て、そのときに受信ＣＬＰ値＝０でありかつ受信ＰＴ値
＝０の条件が成立するのは時刻ｔ５のタイミングであ
る。すなわち、低優先セルの次に到来する高優先セルの
先頭セル受信時にそのパスの低優先セルの廃棄条件が判
定されることになる。この判定は図４（ｂ）に示す読出
ポインタと書込ポインタの間のセルについて行われるも
のである。図４では時刻ｔ５においてパス１とパス２に
対する廃棄判定処理が行われ、セルａ１，ｂ１，ａ１’
ｂ１’までがこの時点で書込ＶＰＩ，ＶＣＩ値が書き込
まれているので、その部分に廃棄フラグ＝１がセットさ
れる。図４（ｂ）の例では情報の書き込み時でなく、こ
の判断時点で廃棄フラグがセットされるという意味でフ
ラグ「１」を括弧内に入れている。

【００２１】時刻ｔ７以降も前述と同様に高優先セルＡ
２，Ｂ２，Ａ２’，Ｂ２’が順次読み出される。セルＢ
２’が読み出された時点で高優先バッファ４の内容は全
て読み出しが完了するので、時刻ｔ１２では低優先バッ
ファの内容が読み出される。時刻ｔ９では低優先セルａ
２，ｂ２が到着しているので、時刻ｔ１２でテーブル３
ｃのセルが読み出されるのであるが、廃棄フラグのセッ
トされたセルは読み出されないようになっている。この
ため、図４（ｂ）のアドレス１からアドレス４までのセ
ルは読み出されず、アドレス５以降のセルａ２以降の低
優先セルが読み出される。

【００２２】図３の出力パスには読み出されたセルを順
番に記載してあるが、この図からもわかるように、高優
先セルＡ２，Ｂ２が読み出された後で無効となっている
楕円で囲って示した低優先セルａ１’，ｂ１’は読み出
されず、本来それが読み出される時点では後から到着し
た低優先セルａ２，ｂ２が読み出される。このように、
後から到着した高優先セルが読み出されると、先に到着
している低優先セルは読み出しても使用する機会がない
ので無効になっている。低優先セルの読み出しタイミン
グであっても、このような無効となった低優先セルを読
み出さずに、その時点でまだ有効である低優先セルを読
み出せば、読み出される低優先セルの読み出し時刻が必
要以上に後になることがない。なお、以上の例では具体
的な方法を示していないが、低優先バッファにサイクリ
ングバッファを想定しており、本制御により無効なセル
で占有しているアドレス分だけ読み出してアドレスをカ
ウントアップすることにより、その分だけ新たなセルを
書き込むことができ、入力側で低優先セルがキュー溢れ
することが少なくなる。

【００２３】

【発明の効果】以上説明したように本発明は、低優先バ
ッファの読み出しタイミング時に、無効となっている低
優先セルを読み出さず、有効なものだけを読み出すよう
にしたので、無効セルの転送時間分の遅延の加算により
他の有効なセルが更に遅延するという状態を防止でき、
ＡＴＭの転送品質を向上させることができるという効果
を有する。

【図面の簡単な説明】

【図１】 本発明の一実施例の構成を示すブロック図で
ある。

【図２】 テーブル３ａ，３ｃの構造を示す図である。

【図３】 入力されるセルと出力されるセルの関係を示
す図である。

【図４】 テーブル３ａ，３ｃに書き込まれる内容の例
を示す図である。

【図５】 従来の読み出し例を示す図である。

【符号の説明】

１−１〜１−ｎ…識別回路、２…呼受付制御部、３…低
優先バッファキュー管理部、３ａ，３ｃ…テーブル、３
ｂ…制御回路、４…高優先バッファ、５，７…書込制御
部、６…低優先バッファ、８，１０…読出制御部、９…
位相差検出回路。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 複数の画像フレーム情報をそれぞれのフ
   レームごとに各情報の重要度に基づいて高優先セルとこ
   れに後続する低優先セルとにより転送する場合であっ
   て、複数のパスから到着する各セルの優先順位に基づい
   て、到着セルを高優先バッファおよび低優先バッファに
   それぞれ蓄積するとともに、これらバッファでのセル蓄
   積状況に応じて、各バッファに蓄積されているセルのう
   ちのいずれかを選択して送出するセル優先処理装置にお
   いて、フレーム先頭を示す到着セルに基づいてフレーム先頭を
   検出する先頭タイミング検出手段と、 この先頭タイミング検出手椴によりフレーム先頭が検出
   された場合に、そのフレーム先頭の高優先セルと同一の
   パスからそれ以前に到着した直前フレームの低優先セル
   を無効セルと判断し、これら低優先セルのみに対して廃
   棄表示を行う廃棄判定処理手段と、 高優先バッファから優先的に高優先セルを読み出して送
   出し、高優先バッファから全ての高優先セルが読み出さ
   れた場合には、低優先バッファから廃棄表示されていな
   い低優先セルのみを読み出して送出する選択読出手段と
   を備える ことを特徴とするセル優先処理装置。
2. 【請求項２】 請求項１記載のセル優先処理装置におい
   て、 先頭タイミング検出手段は、 フレーム末尾を示す低優先セルの到着後に、その低優先
   セルと同一のパスからフレーム末尾を示さない高優先セ
   ルが到着した場合に、フレーム先頭を検出する ことを特
   徴とするセル優先処理装置。