JP3116942B2 - Atm通話路装置 - Google Patents
Atm通話路装置Info
- Publication number
- JP3116942B2 JP3116942B2 JP8538399A JP8538399A JP3116942B2 JP 3116942 B2 JP3116942 B2 JP 3116942B2 JP 8538399 A JP8538399 A JP 8538399A JP 8538399 A JP8538399 A JP 8538399A JP 3116942 B2 JP3116942 B2 JP 3116942B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- circuit
- information
- input
- flow rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【0001】
【産業上の利用分野】本発明は、交換機の通話路構成に
係り、特に、固定長パケットを用い時分割多重通信情報
を交換する、いわゆるATM(Asynchronous Transf
er Mode:非同期転送モード)交換システムの通話路
に好適な通話路構成に関する。
係り、特に、固定長パケットを用い時分割多重通信情報
を交換する、いわゆるATM(Asynchronous Transf
er Mode:非同期転送モード)交換システムの通話路
に好適な通話路構成に関する。
【0002】
【従来の技術】従来用いられている交換機の通話路の代
表的なものは、ディジタル時分割通話路であり、その構
成と動作概要は、例えば電子通信学会発行の書籍「ディ
ジタル交換方式」(昭和61年3月15日初版発行)P
−95に説明されている。
表的なものは、ディジタル時分割通話路であり、その構
成と動作概要は、例えば電子通信学会発行の書籍「ディ
ジタル交換方式」(昭和61年3月15日初版発行)P
−95に説明されている。
【0003】ディジタル時分割通話路は、回線交換方式
に適した通話路であり、通話路メモリ、制御メモリ、及
び空間分割スイッチ等で構成されている。
に適した通話路であり、通話路メモリ、制御メモリ、及
び空間分割スイッチ等で構成されている。
【0004】交換機の制御部は、制御メモリに交換情報
を書き込み、時分割多重された通信情報は、その多重さ
れた一単位(タイムスロット)毎に、制御メモリをアク
セスして、接続されるべき宛先を知り、交換接続動作が
行われる。
を書き込み、時分割多重された通信情報は、その多重さ
れた一単位(タイムスロット)毎に、制御メモリをアク
セスして、接続されるべき宛先を知り、交換接続動作が
行われる。
【0005】
【発明が解決しようとする課題】上記ディジタル時分割
通話路は、基本的に回線交換を行うため、将来需要が増
大すると思われる種々の速度を持つ通話や、種々の性質
を持つマルチメディアには必ずしも適さない。一方、こ
れらに比較的柔軟に対応できると思われるパケット交換
方式も、現在の方式では、上記種々の速度を持つ通信、
特に高速広帯域通信への対応が難かしい。
通話路は、基本的に回線交換を行うため、将来需要が増
大すると思われる種々の速度を持つ通話や、種々の性質
を持つマルチメディアには必ずしも適さない。一方、こ
れらに比較的柔軟に対応できると思われるパケット交換
方式も、現在の方式では、上記種々の速度を持つ通信、
特に高速広帯域通信への対応が難かしい。
【0006】このような背景から、新たな交換方式とし
て、ATMと呼ばれる方式が研究されている。ATM
は、セルと呼ばれる固定長パケットを単位として通信情
報、呼処理信号など全ての情報を扱うところに特徴があ
る。ATM交換システムの実現には、その通話路構成の
具体化検討が必要である。スイッチ機能に限定すれば、
いくつかの具体案が提案されているが、ATM通話路と
して必要なその他の機能、例えば、セルの位相同期、ラ
ベル変換、セル流量制御等の機能をどのように具体化す
れば、実現性のある通話路構成が構築できるのか、とい
う問題が未解決である。
て、ATMと呼ばれる方式が研究されている。ATM
は、セルと呼ばれる固定長パケットを単位として通信情
報、呼処理信号など全ての情報を扱うところに特徴があ
る。ATM交換システムの実現には、その通話路構成の
具体化検討が必要である。スイッチ機能に限定すれば、
いくつかの具体案が提案されているが、ATM通話路と
して必要なその他の機能、例えば、セルの位相同期、ラ
ベル変換、セル流量制御等の機能をどのように具体化す
れば、実現性のある通話路構成が構築できるのか、とい
う問題が未解決である。
【0007】本発明の目的は、上記未解決の諸問題を解
決し、ATM交換システムを効率的かつ経済的に実現す
る通話路構成を提示することにある。
決し、ATM交換システムを効率的かつ経済的に実現す
る通話路構成を提示することにある。
【0008】
【課題を解決するための手段】上記目的は、ATM通話
路を複数の機能ブロックに分割し、それらを組み合わせ
る事で達成される。即ち、固定長パケットのルーティン
グ(宛先出回線への振り分け)機能と論理的な多重機能
のみをスイッチ部に受け持たせ、その他の機能のうち、
回線対応に必要な機能(例えば、位相同期機能、流量制
御機能)をまとめて回線対応部とし、回線共通に設けて
も処理が可能であり、かつ、金物が共用できるものを回
線共通部とする。
路を複数の機能ブロックに分割し、それらを組み合わせ
る事で達成される。即ち、固定長パケットのルーティン
グ(宛先出回線への振り分け)機能と論理的な多重機能
のみをスイッチ部に受け持たせ、その他の機能のうち、
回線対応に必要な機能(例えば、位相同期機能、流量制
御機能)をまとめて回線対応部とし、回線共通に設けて
も処理が可能であり、かつ、金物が共用できるものを回
線共通部とする。
【0009】更に、この機能分割に当っては、それらの
機能がシステムとしての処理階層(プロトコルレイヤ)
上のどこに位置するかを分析し、それぞれの分割と階層
構造の対応を整合させ、機能的な切れを良くし、各機能
ブロックの独立性を高め、かつ、各ブロック間の連絡を
簡単化することにより、実現性を高めた。
機能がシステムとしての処理階層(プロトコルレイヤ)
上のどこに位置するかを分析し、それぞれの分割と階層
構造の対応を整合させ、機能的な切れを良くし、各機能
ブロックの独立性を高め、かつ、各ブロック間の連絡を
簡単化することにより、実現性を高めた。
【0010】更に、上記回線対応部において、位相同期
回路は、複数の周波数を用いて動作できるようにし、位
相同期機能と固定長パケットの速度変換機能を併合し
た。また、同じく上記回線対応部において、流量制御の
ための制御情報を、該パケットのヘッダ変換テーブル
(ラベル変換テーブル)に共存できる構成とした。
回路は、複数の周波数を用いて動作できるようにし、位
相同期機能と固定長パケットの速度変換機能を併合し
た。また、同じく上記回線対応部において、流量制御の
ための制御情報を、該パケットのヘッダ変換テーブル
(ラベル変換テーブル)に共存できる構成とした。
【0011】
【作用】回線対応部は、伝送路を物理的に終端するとと
もに、固定長パケット(セルと称する)のヘッダ部の情
報にかかわる処理(ATM終端)を行う。また、セルの
時間的位置を各回線で合わせるための位相同期を行う。
さらに、加入者端末から申告された以上の負荷がかかる
ことを避けるための、流量制御を行う。
もに、固定長パケット(セルと称する)のヘッダ部の情
報にかかわる処理(ATM終端)を行う。また、セルの
時間的位置を各回線で合わせるための位相同期を行う。
さらに、加入者端末から申告された以上の負荷がかかる
ことを避けるための、流量制御を行う。
【0012】回線共通部は、呼制御信号の処理、及び、
呼処理を行う。
呼処理を行う。
【0013】スイッチ部は、セルの多重、交換を行う。
【0014】
【実施例】図1に本発明の通話路装置の実施例を示す。
通話路装置全体は、n個のATM回線終端装置101〜
10n、スイッチ部110、信号処理部120、制御機
構部130から成る。
通話路装置全体は、n個のATM回線終端装置101〜
10n、スイッチ部110、信号処理部120、制御機
構部130から成る。
【0015】ATM回線終端装置101〜10nは、回
線対応に設ける。スイッチ部110は、複数(図1では
n+1本)の入回線と複数(同じくn+1本)の出回線
を持つ。各入回線はそれぞれ対応するATM回線終端装
置に接続され、各出回線も同様に、それぞれATM回線
終端装置に接続される。但し、入回線のうち少なくとも
1本、及び、出回線のうちの少なくとも1本は信号処理
部120に接続される。信号処理部120と制御機構部
130は相互に接続される。
線対応に設ける。スイッチ部110は、複数(図1では
n+1本)の入回線と複数(同じくn+1本)の出回線
を持つ。各入回線はそれぞれ対応するATM回線終端装
置に接続され、各出回線も同様に、それぞれATM回線
終端装置に接続される。但し、入回線のうち少なくとも
1本、及び、出回線のうちの少なくとも1本は信号処理
部120に接続される。信号処理部120と制御機構部
130は相互に接続される。
【0016】ATM回線終端装置(例えば101)は、
伝送路140とスイッチの入回線150、及び、出回線
160と伝送路170とのインタフェースを行う。その
詳細は後述するが、主要機能は、伝送路終端、セル位相
同期、セル流量制御、ラベル変換である。
伝送路140とスイッチの入回線150、及び、出回線
160と伝送路170とのインタフェースを行う。その
詳細は後述するが、主要機能は、伝送路終端、セル位相
同期、セル流量制御、ラベル変換である。
【0017】スイッチ部110は、ある入回線から、あ
る出回線へと通信情報を交換接続するスイッチである。
入回線、出回線上では、通信情報は図9(a)または
(b)に示すセルと呼ばれる固定長パケットの形態で扱
われる。スイッチ部110は、セルのヘッダ部に含まれ
る呼識別番号である論理チャネル番号VCNもしくはル
ーティングヘッダの情報をもとに、ハードウェアロジッ
クで動作する、いわゆる自己ルーティングスイッチであ
る。機能としては、セルのルーティングと論理多重を行
う。
る出回線へと通信情報を交換接続するスイッチである。
入回線、出回線上では、通信情報は図9(a)または
(b)に示すセルと呼ばれる固定長パケットの形態で扱
われる。スイッチ部110は、セルのヘッダ部に含まれ
る呼識別番号である論理チャネル番号VCNもしくはル
ーティングヘッダの情報をもとに、ハードウェアロジッ
クで動作する、いわゆる自己ルーティングスイッチであ
る。機能としては、セルのルーティングと論理多重を行
う。
【0018】自己ルーティングスイッチの構成は、例え
ば、バンヤン網を用いたものや、メモリスイッチを用い
たものがあり、公知の回路で実現できるので特に具体的
には述べない。収容回線数が多いときには、図11に示
すような多段構成をとることも考えられる。スイッチ部
は、基本的には、どの入回線から入ったセルでも、どの
出回線へ出て行ける構造となっていれば良い。
ば、バンヤン網を用いたものや、メモリスイッチを用い
たものがあり、公知の回路で実現できるので特に具体的
には述べない。収容回線数が多いときには、図11に示
すような多段構成をとることも考えられる。スイッチ部
は、基本的には、どの入回線から入ったセルでも、どの
出回線へ出て行ける構造となっていれば良い。
【0019】信号処理部120は、伝送路から送られて
くるセルのうち、呼処理信号を運ぶ信号用セルを処理す
る部分であり、主要機能は信号用セル分解・組立、信号
の速度整合、誤り制御、フロー制御である。
くるセルのうち、呼処理信号を運ぶ信号用セルを処理す
る部分であり、主要機能は信号用セル分解・組立、信号
の速度整合、誤り制御、フロー制御である。
【0020】制御機構部130は、主に呼処理機能を受
け持つ。この機能ブロックの機能は、従来の交換機の通
話路のものと、基本的には同様である。
け持つ。この機能ブロックの機能は、従来の交換機の通
話路のものと、基本的には同様である。
【0021】信号処理部120及び制御機構部130に
ついては、制御用計算機、論理回路等の組み合せで実現
でき、特に特殊な実現技術を要さないので、詳細説明は
省略する。
ついては、制御用計算機、論理回路等の組み合せで実現
でき、特に特殊な実現技術を要さないので、詳細説明は
省略する。
【0022】以上に説明したように、本発明の通話路構
成の一実施例は、4つの機能ブロックにより構成され
る。以下に、本構成の最も特徴的な機能ブロックであ
る、ATM回線終端装置について詳しく述べる。
成の一実施例は、4つの機能ブロックにより構成され
る。以下に、本構成の最も特徴的な機能ブロックであ
る、ATM回線終端装置について詳しく述べる。
【0023】図2は、本発明によるATM回線終端装置
の構成図である。図2において、201は、伝送路とス
イッチの物理的なインタフェースをとる回線終端回路で
あり、202は各回線異なる位相で入力して来るセル
を、セル単位で位相合わせを行うセル位相同期回路であ
り、203は、入力して来るセルの交換制御情報を含む
ヘッダを検出するヘッダ検出回路であり、204は、交
換制御情報及び流量制御情報を各呼識別番号論理チャネ
ル毎に一括して記憶する情報テーブルであり、205
は、入力セルを各呼識別番号毎に流量を測定し、予め設
定された規定値を超えないかどうかを監視する流量モニ
タ回路であり、206は、上記セルのヘッダを情報テー
ブル204及び流量モニタ回路205からの情報に基づ
いて書き替えるヘッダ変換回路である。
の構成図である。図2において、201は、伝送路とス
イッチの物理的なインタフェースをとる回線終端回路で
あり、202は各回線異なる位相で入力して来るセル
を、セル単位で位相合わせを行うセル位相同期回路であ
り、203は、入力して来るセルの交換制御情報を含む
ヘッダを検出するヘッダ検出回路であり、204は、交
換制御情報及び流量制御情報を各呼識別番号論理チャネ
ル毎に一括して記憶する情報テーブルであり、205
は、入力セルを各呼識別番号毎に流量を測定し、予め設
定された規定値を超えないかどうかを監視する流量モニ
タ回路であり、206は、上記セルのヘッダを情報テー
ブル204及び流量モニタ回路205からの情報に基づ
いて書き替えるヘッダ変換回路である。
【0024】以下本回路の説明をする。伝送路からの信
号は、回線終端回路201に入力され、クロック抽出、
フレーム検出、ビット位相同期等の物理的な終端が行わ
れ、情報ストリームとしてセル位相同期回路202へ入
力される。セル位相同期回路202では、各回線異なる
位相で入力して来るセルの位相を検出し、セル毎に位相
同期を行う。そして位相同期の取られたセルは、ヘッダ
検出回路203で、ヘッダ情報が読み込まれる。そのヘ
ッダ情報は、情報テーブル204に入力され、ヘッダに
含まれる呼識別番号を基に、それに関連する交換情報、
流量制御情報が引き出され、流量モニタ205、ヘッダ
変換回路206に入力される。流量モニタ205は、入
力セルを各呼識別番号毎に入力セルの流量を計数する。
そして、その流量が予め定められた値を超えたならば、
流量超過したことをヘッダ変換回路206に通知する。
ヘッダ変換回路は、情報テーブル204、及び流量モニ
タ回路205からの情報に基づき、呼識別番号の付け替
え、流量超過セルの表示等のヘッダ変換を一括して行
う。
号は、回線終端回路201に入力され、クロック抽出、
フレーム検出、ビット位相同期等の物理的な終端が行わ
れ、情報ストリームとしてセル位相同期回路202へ入
力される。セル位相同期回路202では、各回線異なる
位相で入力して来るセルの位相を検出し、セル毎に位相
同期を行う。そして位相同期の取られたセルは、ヘッダ
検出回路203で、ヘッダ情報が読み込まれる。そのヘ
ッダ情報は、情報テーブル204に入力され、ヘッダに
含まれる呼識別番号を基に、それに関連する交換情報、
流量制御情報が引き出され、流量モニタ205、ヘッダ
変換回路206に入力される。流量モニタ205は、入
力セルを各呼識別番号毎に入力セルの流量を計数する。
そして、その流量が予め定められた値を超えたならば、
流量超過したことをヘッダ変換回路206に通知する。
ヘッダ変換回路は、情報テーブル204、及び流量モニ
タ回路205からの情報に基づき、呼識別番号の付け替
え、流量超過セルの表示等のヘッダ変換を一括して行
う。
【0025】以下ATM終端装置の各部について実施例
を上げて詳しく説明する。
を上げて詳しく説明する。
【0026】図3は図2におけるセル位相同期回路20
2の回線終端回路201からヘッダ検出回路203へ伝
送情報を送出する部分の一実施例を示したものである。
図3において、301は、情報ストリーム中の伝送制御
情報を運ぶオーバーヘッドによりセルの区切りを検出す
るオーバーヘッド処理回路であり、302はオーバーヘ
ッド処理部の情報に基づきセルの先頭を示すセル先頭信
号とセルの到着期間に対応する書き込みクロック制御信
号を出力するセル周期発生回路であり、303は1セル
記憶可能な容量を持つ3個のバッファと入力信号をその
3個のバッファに振り分けるデマルチプレクサ(DMU
X)と、上記3個のバッファの一つの出力を選択するセ
レクタ(SEL)により構成されるセル同期バッファ部
であり、304はセル同期回路202からのセル先頭信
号に基づき1セルバッファに書き込む毎に書込み用バッ
ファを順に切り替える書き込み制御回路であり、305
は、前記3個のバッファのそれぞれの書き込み状態を記
憶するレジスタをバッファ毎に持つ読み出し待ちフラグ
レジスタであり、306は、読み出し待ちフラグレジス
タの出力をラッチするフリップフロップであり、307
はフリップフロップ306のラッチされた値に基づき読
み出しバッファを決定し、読み出しバッファを切替える
読み出し制御回路であり、308は、バッファからセル
を読み出す周期を示す読み出し周期信号を発生する読み
出し周期発生回路であり、309は、システムクロック
と、読み出し周期発生回路308の出力によりバッファ
読み出しクロックを作成するバッファ読み出しクロック
作成回路であり、310は入力信号クロックから書き込
みクロックを作成する読み出しクロック作成回路であ
り、311は読み出しフラグレジスタ305のリセット
信号を制御するゲートである。以下本回路の動作を説明
する。なお読み出しクロックと書き込みクロックの周波
数は前記オーバーヘッドと後述するルーティングヘッダ
を伝送するのに必要とされるビットレイトの差に相当す
る周波数だけ異なる。
2の回線終端回路201からヘッダ検出回路203へ伝
送情報を送出する部分の一実施例を示したものである。
図3において、301は、情報ストリーム中の伝送制御
情報を運ぶオーバーヘッドによりセルの区切りを検出す
るオーバーヘッド処理回路であり、302はオーバーヘ
ッド処理部の情報に基づきセルの先頭を示すセル先頭信
号とセルの到着期間に対応する書き込みクロック制御信
号を出力するセル周期発生回路であり、303は1セル
記憶可能な容量を持つ3個のバッファと入力信号をその
3個のバッファに振り分けるデマルチプレクサ(DMU
X)と、上記3個のバッファの一つの出力を選択するセ
レクタ(SEL)により構成されるセル同期バッファ部
であり、304はセル同期回路202からのセル先頭信
号に基づき1セルバッファに書き込む毎に書込み用バッ
ファを順に切り替える書き込み制御回路であり、305
は、前記3個のバッファのそれぞれの書き込み状態を記
憶するレジスタをバッファ毎に持つ読み出し待ちフラグ
レジスタであり、306は、読み出し待ちフラグレジス
タの出力をラッチするフリップフロップであり、307
はフリップフロップ306のラッチされた値に基づき読
み出しバッファを決定し、読み出しバッファを切替える
読み出し制御回路であり、308は、バッファからセル
を読み出す周期を示す読み出し周期信号を発生する読み
出し周期発生回路であり、309は、システムクロック
と、読み出し周期発生回路308の出力によりバッファ
読み出しクロックを作成するバッファ読み出しクロック
作成回路であり、310は入力信号クロックから書き込
みクロックを作成する読み出しクロック作成回路であ
り、311は読み出しフラグレジスタ305のリセット
信号を制御するゲートである。以下本回路の動作を説明
する。なお読み出しクロックと書き込みクロックの周波
数は前記オーバーヘッドと後述するルーティングヘッダ
を伝送するのに必要とされるビットレイトの差に相当す
る周波数だけ異なる。
【0027】本回路へ入力する信号は図12の入力情報
ストリームに示される様に周期的に配置されるオーバー
ヘッドによるフレーム構造内にセルが配置されている。
この図に示されている様に、そのオーバーヘッドのため
にセルが途中で分断される場合がある。それを1フレー
ムで見ると図10に示される構造をとる。1フレームは
10バイトのオーバーヘッドと、オーバーヘッド間に2
70バイトのセルが入る領域により、オーバーヘッドの
9周期で構成されている。一方各セルとフレームの位置
関係は、オーバーヘッド中にポインタ情報として含まれ
ている。オーバーヘッド処理回路301は、そのポイン
タ情報を見ることによりフレームとセルの位置関係を検
出し、その情報をセル周期発生回路304に送出する。
セル周期発生回路302は、オーバーヘッド処理回路3
01の出力によりセルの発生周期信号と、書き込みクロ
ック制御信号を作成する。書き込みクロック制御信号に
よりアンドゲート310が制御され、書込みクロックが
セルの到着期間だけ出力される。一方セル周期発生部か
ら出力されるセル周期信号により書込み制御回路304
は、書込みバッファを順番に切り替える。セル同期バッ
ファ303は、書込みクロックに従い情報ストリーム中
のセルの部分のみを1セルずつバッファに書込む。読み
出し待ちフラグレジスタ305はセル書込み終了する毎
に該当するレジスタがセットされる。
ストリームに示される様に周期的に配置されるオーバー
ヘッドによるフレーム構造内にセルが配置されている。
この図に示されている様に、そのオーバーヘッドのため
にセルが途中で分断される場合がある。それを1フレー
ムで見ると図10に示される構造をとる。1フレームは
10バイトのオーバーヘッドと、オーバーヘッド間に2
70バイトのセルが入る領域により、オーバーヘッドの
9周期で構成されている。一方各セルとフレームの位置
関係は、オーバーヘッド中にポインタ情報として含まれ
ている。オーバーヘッド処理回路301は、そのポイン
タ情報を見ることによりフレームとセルの位置関係を検
出し、その情報をセル周期発生回路304に送出する。
セル周期発生回路302は、オーバーヘッド処理回路3
01の出力によりセルの発生周期信号と、書き込みクロ
ック制御信号を作成する。書き込みクロック制御信号に
よりアンドゲート310が制御され、書込みクロックが
セルの到着期間だけ出力される。一方セル周期発生部か
ら出力されるセル周期信号により書込み制御回路304
は、書込みバッファを順番に切り替える。セル同期バッ
ファ303は、書込みクロックに従い情報ストリーム中
のセルの部分のみを1セルずつバッファに書込む。読み
出し待ちフラグレジスタ305はセル書込み終了する毎
に該当するレジスタがセットされる。
【0028】次はセル同期バッファからセルを読み出す
場合、読み出し待ちフラグレジスタの値を、読み出し周
期信号によりフリップフロップ306でラッチし、その
結果を読み出し制御回路307に入力し、読み出しバッ
ファを決定する。その結果をセル送出タイミングに合わ
せて、セル同期バッファに送出することにより、バッフ
ァからの読み出しを可能とする。
場合、読み出し待ちフラグレジスタの値を、読み出し周
期信号によりフリップフロップ306でラッチし、その
結果を読み出し制御回路307に入力し、読み出しバッ
ファを決定する。その結果をセル送出タイミングに合わ
せて、セル同期バッファに送出することにより、バッフ
ァからの読み出しを可能とする。
【0029】なお読み出しクロック作成回路309は、
セルの先頭2バイトは、クロックを停止するように動作
し、スイッチ内の交換制御情報となるルーティングヘッ
ダの領域をセル毎に確保する。
セルの先頭2バイトは、クロックを停止するように動作
し、スイッチ内の交換制御情報となるルーティングヘッ
ダの領域をセル毎に確保する。
【0030】上記読出し時、セル同期バッファ内にセル
の書き込みが終了しているバッファがない場合読み出し
制御回路307は、セル同期バッファ303を制御しセ
ルと同一長の空き領域を送出する。またアンドゲート3
11を制御して読み出し待ちフラグレジスタのリセット
を行わないようにする。
の書き込みが終了しているバッファがない場合読み出し
制御回路307は、セル同期バッファ303を制御しセ
ルと同一長の空き領域を送出する。またアンドゲート3
11を制御して読み出し待ちフラグレジスタのリセット
を行わないようにする。
【0031】次に本回路の動作を図12のタイムチャー
トを用いて説明する。入力情報ストリーム中のオーバー
ヘッドが到着するとセル周期発生回路302からオーバ
ーヘッド周期信号が出力され、アンドゲート310によ
り書き込みクロックが停止する。そのため入力情報スト
リーム中のセルの部分のみ選択的にセル同期バッファ3
03に書き込む。またセル周期発生回路302からセル
先頭信号がセルの区切りの直前で出力されそれにより書
き込み制御回路304がセル同期バッファを切替える。
また同時に書き込み終了したバッファを読み出し待ちフ
ラグレジスタ内の対応するレジスタをセットすることに
より記憶する。次に、読み出し周期発生回路308から
出力される読み出し周期信号の立上りで、読み出しフラ
グレジスタの出力がフリップフロップ306でラッチさ
れる。そしてその立下がりで読み出し制御回路307が
次に読み出すバッファを選択し、セル同期バッファ内の
セレクタを切替える。それと同時に次に読み出すバッフ
ァに対応する。読み出しフラグレジスタ内のレジスタを
リセットする。読み出しバッファが切替えられてから2
バイト送出する期間は読み出しクロック作成回路309
からは読み出しクロックが出力されず、その間がルーテ
ィングヘッダ領域となる。ルーティングヘッダ領域後、
読み出しに選択されたバッファから1セル連続して読み
出される。
トを用いて説明する。入力情報ストリーム中のオーバー
ヘッドが到着するとセル周期発生回路302からオーバ
ーヘッド周期信号が出力され、アンドゲート310によ
り書き込みクロックが停止する。そのため入力情報スト
リーム中のセルの部分のみ選択的にセル同期バッファ3
03に書き込む。またセル周期発生回路302からセル
先頭信号がセルの区切りの直前で出力されそれにより書
き込み制御回路304がセル同期バッファを切替える。
また同時に書き込み終了したバッファを読み出し待ちフ
ラグレジスタ内の対応するレジスタをセットすることに
より記憶する。次に、読み出し周期発生回路308から
出力される読み出し周期信号の立上りで、読み出しフラ
グレジスタの出力がフリップフロップ306でラッチさ
れる。そしてその立下がりで読み出し制御回路307が
次に読み出すバッファを選択し、セル同期バッファ内の
セレクタを切替える。それと同時に次に読み出すバッフ
ァに対応する。読み出しフラグレジスタ内のレジスタを
リセットする。読み出しバッファが切替えられてから2
バイト送出する期間は読み出しクロック作成回路309
からは読み出しクロックが出力されず、その間がルーテ
ィングヘッダ領域となる。ルーティングヘッダ領域後、
読み出しに選択されたバッファから1セル連続して読み
出される。
【0032】本図に示されている様に本実施例のセル同
期回路は、各回線上のセル同期を行うと同時に入力情報
ストリームからオーバーヘッド領域を取り除き、また同
時にルーティングヘッダ領域を確保する機能を持つ。
期回路は、各回線上のセル同期を行うと同時に入力情報
ストリームからオーバーヘッド領域を取り除き、また同
時にルーティングヘッダ領域を確保する機能を持つ。
【0033】次はスイッチから回線終端回路へ伝送情報
を送出するセル位相同期回路202の部分の一実施例を
図4により説明する。図4において401は1セル記憶
可能な3個のバッファとスイッチからのセルを各バッフ
ァに振り分けるデマルチプレクサ(DEMUX)と、前
記3個のバッファ及びオーバーヘッド発生回路の出力を
選択する選択回路(SEL)より構成されるセル同期バ
ッファであり、402はスイッチからのセル先頭信号に
より書き込みバッファの切り替えを行う書き込み制御回
路であり、403は前記セル同期バッファ401の3個
のバッファに対応したレジスタを持ち、書き込み終了時
セットされ、読みだし時リセットされる読みだし待ちフ
ラグレジスタであり、404は、読みだし待ちフラグレ
ジスタの出力をラッチするフリップフロップであり、4
05はフリップフロップ404にラッチされた値に基づ
き読み出しバッファを決定すること並びにオーバーヘッ
ド周期にはオーバーヘッド発生回路に出力を切り替える
読み出し制御回路であり、407は出力セルの読み出し
周期信号と、出力オーバーヘッド領域を示すオーバーヘ
ッド周期信号を出力する読み出し周期発生回路であり、
408はセルに付与されているルーティングヘッダ領域
を除く期間書き込みクロックを出力する書き込みクロッ
ク発生回路であり、409は読み出し制御回路405の
出力により書き込み終了バッファがなければ、読み出し
待ちバッファレジスタのリセット実行を停止させるアン
ドゲートである。
を送出するセル位相同期回路202の部分の一実施例を
図4により説明する。図4において401は1セル記憶
可能な3個のバッファとスイッチからのセルを各バッフ
ァに振り分けるデマルチプレクサ(DEMUX)と、前
記3個のバッファ及びオーバーヘッド発生回路の出力を
選択する選択回路(SEL)より構成されるセル同期バ
ッファであり、402はスイッチからのセル先頭信号に
より書き込みバッファの切り替えを行う書き込み制御回
路であり、403は前記セル同期バッファ401の3個
のバッファに対応したレジスタを持ち、書き込み終了時
セットされ、読みだし時リセットされる読みだし待ちフ
ラグレジスタであり、404は、読みだし待ちフラグレ
ジスタの出力をラッチするフリップフロップであり、4
05はフリップフロップ404にラッチされた値に基づ
き読み出しバッファを決定すること並びにオーバーヘッ
ド周期にはオーバーヘッド発生回路に出力を切り替える
読み出し制御回路であり、407は出力セルの読み出し
周期信号と、出力オーバーヘッド領域を示すオーバーヘ
ッド周期信号を出力する読み出し周期発生回路であり、
408はセルに付与されているルーティングヘッダ領域
を除く期間書き込みクロックを出力する書き込みクロッ
ク発生回路であり、409は読み出し制御回路405の
出力により書き込み終了バッファがなければ、読み出し
待ちバッファレジスタのリセット実行を停止させるアン
ドゲートである。
【0034】以下本回路の動作を説明する。スイッチよ
り入力して来るセルは図9(b)に示されている様にル
ーティングヘッダが付与されているので、その間書き込
みクロック発生回路406がクロックを停止することに
よりセルのみをバッファに書き込む。またセル先頭信号
により1セル書込む毎に書き込みバッファが切り替えら
れる。また同時に読み出し待ちフラグレジスタ内の該当
するレジスタをセットする。
り入力して来るセルは図9(b)に示されている様にル
ーティングヘッダが付与されているので、その間書き込
みクロック発生回路406がクロックを停止することに
よりセルのみをバッファに書き込む。またセル先頭信号
により1セル書込む毎に書き込みバッファが切り替えら
れる。また同時に読み出し待ちフラグレジスタ内の該当
するレジスタをセットする。
【0035】次にセル同期バッファからセルを読み出す
場合、読み出しフラグレジスタ403の値を、読み出し
周期信号によりフリップフロップ404でラッチし、そ
の結果を読み出しバッファ選択回路405に入力し、読
み出しバッファを決定する。
場合、読み出しフラグレジスタ403の値を、読み出し
周期信号によりフリップフロップ404でラッチし、そ
の結果を読み出しバッファ選択回路405に入力し、読
み出しバッファを決定する。
【0036】その結果をセル読み出しタイミングに合わ
せて、セル同期バッファに送出することにより、バッフ
ァからの読み出しを可能とする。一方、読み出し周期発
生回路407からは周期的にオーバーヘッド領域を示す
オーバーヘッド周期信号が出力される。この信号が読み
出し制御回路405に入力されると読み出し制御回路4
05は、セル同期バッファ401を制御してオーバーヘ
ッド情報を出力する。この間、セル同期バッファ401
からの読み出し動作は停止する。
せて、セル同期バッファに送出することにより、バッフ
ァからの読み出しを可能とする。一方、読み出し周期発
生回路407からは周期的にオーバーヘッド領域を示す
オーバーヘッド周期信号が出力される。この信号が読み
出し制御回路405に入力されると読み出し制御回路4
05は、セル同期バッファ401を制御してオーバーヘ
ッド情報を出力する。この間、セル同期バッファ401
からの読み出し動作は停止する。
【0037】上記読み出し時、セル同期バッファ内にセ
ルの書込みが終了しているバッファがない場合、読み出
し制御回路404はセル同期バッファ401を制御し空
セルを送出する。またアンドゲート409を制御して読
み出し待ちフラグレジスタのリセットを行わないように
する。
ルの書込みが終了しているバッファがない場合、読み出
し制御回路404はセル同期バッファ401を制御し空
セルを送出する。またアンドゲート409を制御して読
み出し待ちフラグレジスタのリセットを行わないように
する。
【0038】次に本回路の動作図13のタイムチャート
を用いて説明する。スイッチからのセルストリーム中の
ルーティングヘッダが到着すると、書込みクロックは停
止するためその間セルの書込みが行われない。またセル
先頭信号により書込み制御回路402は、セル同期バッ
ファ401を制御し、書込みバッファを切り替え次のバ
ッファに書込みを開始する。また同時に書込み終了した
バッファを読み出し待ちフラグレジスタ403内の対応
するレジスタをセットすることにより記憶する。次に、
読み出し周期発生回路407から出力される読み出し周
期信号の立上りで、読み出しフラグレジスタ403の出
力がフリップフロップ404でラッチされる。そしてそ
の立ち下がりで読み出し制御回路405が次に読み出す
バッファを選択し切り替える。それと同時に次に読み出
すバッファに対応する読み出しフラグレジスタ403内
のレジスタをリセットする。一方読み出し周期発生回路
からオーバーヘッド周期信号が出力されると、セルの読
み出しはその間停止しセル同期バッファ401からはオ
ーバーヘッドが出力される。
を用いて説明する。スイッチからのセルストリーム中の
ルーティングヘッダが到着すると、書込みクロックは停
止するためその間セルの書込みが行われない。またセル
先頭信号により書込み制御回路402は、セル同期バッ
ファ401を制御し、書込みバッファを切り替え次のバ
ッファに書込みを開始する。また同時に書込み終了した
バッファを読み出し待ちフラグレジスタ403内の対応
するレジスタをセットすることにより記憶する。次に、
読み出し周期発生回路407から出力される読み出し周
期信号の立上りで、読み出しフラグレジスタ403の出
力がフリップフロップ404でラッチされる。そしてそ
の立ち下がりで読み出し制御回路405が次に読み出す
バッファを選択し切り替える。それと同時に次に読み出
すバッファに対応する読み出しフラグレジスタ403内
のレジスタをリセットする。一方読み出し周期発生回路
からオーバーヘッド周期信号が出力されると、セルの読
み出しはその間停止しセル同期バッファ401からはオ
ーバーヘッドが出力される。
【0039】本実施例のセル位相同期回路は伝送回線上
で不要となるルーティングヘッダを取り除くと同時に伝
送回線上で必要となるオーバーヘッドの挿入を行う。
で不要となるルーティングヘッダを取り除くと同時に伝
送回線上で必要となるオーバーヘッドの挿入を行う。
【0040】次に流量モニタ回路の一実施例を図5に示
す。図5において501は、入力セルの個数を各呼識別
番号毎に計数値を記憶するセル計数メモリであり、50
2は、測定開始時刻を記憶するタイマメモリであり、5
03は、各加入者が呼設定時に予め定められた一定個数
Nを送出する最低の時間を申告した値を記憶する申告値
メモリであり、504は、セル計数メモリ501の出力
値に1加算する加算器であり、510は現在の時刻を出
力するタイマであり、505は、タイマ510の出力か
らタイマメモリ502の出力を引くことにより測定時間
を計算する減算器であり、506はセルの到着数と一定
個数Nを比較し、到着数が一定個数を超えていないかを
見る比較器であり、507は、減算器505の出力であ
る測定時間と申告値を比較し、測定時間が申告値を超え
ていないかどうかを見る比較器であり、508は、比較
器506の出力により、流量超過セルについて廃棄又は
マーク付与を指示する流量制御信号をヘッダ変換回路2
06へ送出する違反セル処理回路であり、509は、セ
ル流量測定動作を行っている以外の間に、タイマメモリ
502を各呼識別番号を順にアクセスし、測定時間が申
告値を超えてないか監視するためのメモリアドレスを発
生するタイムオーバー監視回路であり、511は、セル
計数期間と、タイムオーバー監視期間のメモリアクセス
アドレスを切替えるセレクタである。なお、図5中、セ
ル計数メモリ501とタイマメモリ502と申告値メモ
リ503は入力セルの呼識別番号によりアクセスされる
ためATM回線終端装置101〜10nの各情報テーブ
ル204(など)に置く事が可能である。
す。図5において501は、入力セルの個数を各呼識別
番号毎に計数値を記憶するセル計数メモリであり、50
2は、測定開始時刻を記憶するタイマメモリであり、5
03は、各加入者が呼設定時に予め定められた一定個数
Nを送出する最低の時間を申告した値を記憶する申告値
メモリであり、504は、セル計数メモリ501の出力
値に1加算する加算器であり、510は現在の時刻を出
力するタイマであり、505は、タイマ510の出力か
らタイマメモリ502の出力を引くことにより測定時間
を計算する減算器であり、506はセルの到着数と一定
個数Nを比較し、到着数が一定個数を超えていないかを
見る比較器であり、507は、減算器505の出力であ
る測定時間と申告値を比較し、測定時間が申告値を超え
ていないかどうかを見る比較器であり、508は、比較
器506の出力により、流量超過セルについて廃棄又は
マーク付与を指示する流量制御信号をヘッダ変換回路2
06へ送出する違反セル処理回路であり、509は、セ
ル流量測定動作を行っている以外の間に、タイマメモリ
502を各呼識別番号を順にアクセスし、測定時間が申
告値を超えてないか監視するためのメモリアドレスを発
生するタイムオーバー監視回路であり、511は、セル
計数期間と、タイムオーバー監視期間のメモリアクセス
アドレスを切替えるセレクタである。なお、図5中、セ
ル計数メモリ501とタイマメモリ502と申告値メモ
リ503は入力セルの呼識別番号によりアクセスされる
ためATM回線終端装置101〜10nの各情報テーブ
ル204(など)に置く事が可能である。
【0041】以下本回路の動作を説明する。ATM変換
機にセルが到着すると、ヘッダ検出回路203から、呼
識別番号が送られて来る。その呼識別番号をアドレスと
し、セル計数メモリ501、タイマメモリ502、申告
値メモリ503がアクセスされ、呼識別番号に対応する
流量制御情報が得られる。そしてセル計数メモリ501
からの計数値に加算回路504で1が加えられ、その結
果をセル計数メモリ501に書き替える。一方加算され
た計数値は比較器506に入力され、一定個数Nと比較
される。もし計数値がNより大きい場合、流量超過情報
を違反セル処理回路508に通知する。違反セル処理回
路508では、流量超過の通知を受けると、その超過し
たセルを廃棄又はマーク付与を指示する流量制御信号を
ヘッダ変換回路206に送出する。廃棄又はマーク付与
の選択は、回線のトラヒック状態により、輻輳状態の時
は廃棄、回線容量に余裕がある場合にはマーク付与が行
われる。なおマーク付与されたセルは輻輳時またはそれ
に近い状態の時スイッチで廃棄される。
機にセルが到着すると、ヘッダ検出回路203から、呼
識別番号が送られて来る。その呼識別番号をアドレスと
し、セル計数メモリ501、タイマメモリ502、申告
値メモリ503がアクセスされ、呼識別番号に対応する
流量制御情報が得られる。そしてセル計数メモリ501
からの計数値に加算回路504で1が加えられ、その結
果をセル計数メモリ501に書き替える。一方加算され
た計数値は比較器506に入力され、一定個数Nと比較
される。もし計数値がNより大きい場合、流量超過情報
を違反セル処理回路508に通知する。違反セル処理回
路508では、流量超過の通知を受けると、その超過し
たセルを廃棄又はマーク付与を指示する流量制御信号を
ヘッダ変換回路206に送出する。廃棄又はマーク付与
の選択は、回線のトラヒック状態により、輻輳状態の時
は廃棄、回線容量に余裕がある場合にはマーク付与が行
われる。なおマーク付与されたセルは輻輳時またはそれ
に近い状態の時スイッチで廃棄される。
【0042】一方セル計数動作と平行し減算器506で
は、タイマ510とタイマメモリ502の出力値より測
定時間が計算され、それが比較器507で申告値と比較
され、測定時間が、申告値を超えていれば、セル計数メ
モリ501の、入力セルの呼識別番号に対する計数値が
リセットされ、またタイマメモリ502に現在の時刻が
書き込まれる。これによりまた初めから測定が開始され
る。
は、タイマ510とタイマメモリ502の出力値より測
定時間が計算され、それが比較器507で申告値と比較
され、測定時間が、申告値を超えていれば、セル計数メ
モリ501の、入力セルの呼識別番号に対する計数値が
リセットされ、またタイマメモリ502に現在の時刻が
書き込まれる。これによりまた初めから測定が開始され
る。
【0043】次に図14を用いてさらに本回路の動作に
説明する。図14は1つの呼識別番号のセルに注目しそ
の到着の様子を示したものである。この場合、一定個数
Nを4個としている。この図に示される様に申告値(時
間)間隔でセルを計数し、一定個数である4個を超えた
セルは超過セルとする。また申告値(時間)を超えた時
点から、次の測定期間に入り、常時セルの流量の監視を
行う。
説明する。図14は1つの呼識別番号のセルに注目しそ
の到着の様子を示したものである。この場合、一定個数
Nを4個としている。この図に示される様に申告値(時
間)間隔でセルを計数し、一定個数である4個を超えた
セルは超過セルとする。また申告値(時間)を超えた時
点から、次の測定期間に入り、常時セルの流量の監視を
行う。
【0044】本回路は、上記動作のみの場合セルが到着
しないとタイマメモリがアクセスされないため、タイマ
メモリの情報長に制限される時間以上になると測定時間
を正しく得られなくなるそのため、セル計数動作を行っ
ていない期間に、タイムオーバー監視回路によりタイマ
メモリ502を順にアクセスし、申告値を超えていない
かどうかを監視し、超えていれば、タイマメモリ501
をリセットし、タイマメモリ502を現在の時刻に書き
替え次の測定期間に入る。
しないとタイマメモリがアクセスされないため、タイマ
メモリの情報長に制限される時間以上になると測定時間
を正しく得られなくなるそのため、セル計数動作を行っ
ていない期間に、タイムオーバー監視回路によりタイマ
メモリ502を順にアクセスし、申告値を超えていない
かどうかを監視し、超えていれば、タイマメモリ501
をリセットし、タイマメモリ502を現在の時刻に書き
替え次の測定期間に入る。
【0045】本実施例によれば、セル計数メモリ50
1、タイマメモリ502、申告値メモリ503がATM
回線終端装置101〜10nの情報テーブル204(な
ど)に置く事が可能となるためハード量が小さく出来
る。また本実施例の様に各呼識別番号に対し一定個数N
を基準として流量を測定するため量大速度を測定する
際、呼の速度に依らず正確な測定が可能である。
1、タイマメモリ502、申告値メモリ503がATM
回線終端装置101〜10nの情報テーブル204(な
ど)に置く事が可能となるためハード量が小さく出来
る。また本実施例の様に各呼識別番号に対し一定個数N
を基準として流量を測定するため量大速度を測定する
際、呼の速度に依らず正確な測定が可能である。
【0046】次に流量モニタ回路205のもう一つの実
施例を図6に示す。図6において601は、入力セルの
個数を各呼識別番号毎に計数値を記憶するセル計数メモ
リであり、602は、測定開始時刻を記憶するタイマメ
モリであり、603は、各加入者が呼設定時に予め定め
られた一定時間Tの間に送出する最大のセル数を申告し
た値を記憶する申告値メモリであり、604は、セル計
数メモリ501に1加算する加算器であり、610は現
在の時刻を出力するタイマであり、605は、タイマ6
10の出力からタイマメモリ602の出力を引くことに
より測定時間を計算する減算器であり、606はセルの
到着数と申告値を比較し、到着数が申告値を超えていな
いかを見る比較器であり、607は、減算器605の出
力である測定時間と一定時間Tを比較し、測定時間が申
告値を超えていないかどうかを見る比較器であり、60
8は、比較器606の出力により、流量超過セルについ
て廃棄又はマーク付与を指示する流量制御信号をヘッダ
変換回路206送出する違反セル処理回路であり、60
9は、セル流量測定動作を行っている以外の間に、タイ
マメモリ602を各呼識別番号を順にアクセスし、測定
時間が申告値を超えてないか監視するためのメモリアド
レスを発生するタイムオーバー監視回路であり、611
は、セル計数期間と、タイムオーバー監視期間のメモリ
アクセスアドレスを切替えるセレクタである。なお、図
6中、セル計数メモリ601とタイマメモリ602と申
告値メモリ603は入力セルの呼識別番号によりアクセ
スされるためATM回線終端装置101〜10nの各情
報テーブル204(など)に置くことが可能である。
施例を図6に示す。図6において601は、入力セルの
個数を各呼識別番号毎に計数値を記憶するセル計数メモ
リであり、602は、測定開始時刻を記憶するタイマメ
モリであり、603は、各加入者が呼設定時に予め定め
られた一定時間Tの間に送出する最大のセル数を申告し
た値を記憶する申告値メモリであり、604は、セル計
数メモリ501に1加算する加算器であり、610は現
在の時刻を出力するタイマであり、605は、タイマ6
10の出力からタイマメモリ602の出力を引くことに
より測定時間を計算する減算器であり、606はセルの
到着数と申告値を比較し、到着数が申告値を超えていな
いかを見る比較器であり、607は、減算器605の出
力である測定時間と一定時間Tを比較し、測定時間が申
告値を超えていないかどうかを見る比較器であり、60
8は、比較器606の出力により、流量超過セルについ
て廃棄又はマーク付与を指示する流量制御信号をヘッダ
変換回路206送出する違反セル処理回路であり、60
9は、セル流量測定動作を行っている以外の間に、タイ
マメモリ602を各呼識別番号を順にアクセスし、測定
時間が申告値を超えてないか監視するためのメモリアド
レスを発生するタイムオーバー監視回路であり、611
は、セル計数期間と、タイムオーバー監視期間のメモリ
アクセスアドレスを切替えるセレクタである。なお、図
6中、セル計数メモリ601とタイマメモリ602と申
告値メモリ603は入力セルの呼識別番号によりアクセ
スされるためATM回線終端装置101〜10nの各情
報テーブル204(など)に置くことが可能である。
【0047】以下本回路の動作を説明する。ATM変換
機にセルが到着すると、ヘッダ検出回路203から、呼
識別番号が送られて来る。その呼識別番号をアドレスと
し、セル計数メモリ601、タイマメモリ602、申告
値メモリ603がアクセスされ、呼識別番号に対応する
流量制御情報が得られる。そしてセル計数メモリ601
からの計数値に加算回路604で1が加えられ、その結
果をセル計数メモリ601に書き替える。一方加算され
た計数値は比較器606に入力され、申告値と比較され
る。もし計数値が申告値より大きい場合、流量超過情報
を違反セル処理回路608に送出する。違反セル処理回
路608では、流量超過の通知を受けると、その超過し
たセルを廃棄又はマーク付与を指示する流量制御信号を
ヘッダ変換回路206に送出する。廃棄又はマーク付与
の選択は、回線のトラヒック状態により、輻輳状態の時
は廃棄、回線容量に余裕がある場合にはマーク付与が行
われる。
機にセルが到着すると、ヘッダ検出回路203から、呼
識別番号が送られて来る。その呼識別番号をアドレスと
し、セル計数メモリ601、タイマメモリ602、申告
値メモリ603がアクセスされ、呼識別番号に対応する
流量制御情報が得られる。そしてセル計数メモリ601
からの計数値に加算回路604で1が加えられ、その結
果をセル計数メモリ601に書き替える。一方加算され
た計数値は比較器606に入力され、申告値と比較され
る。もし計数値が申告値より大きい場合、流量超過情報
を違反セル処理回路608に送出する。違反セル処理回
路608では、流量超過の通知を受けると、その超過し
たセルを廃棄又はマーク付与を指示する流量制御信号を
ヘッダ変換回路206に送出する。廃棄又はマーク付与
の選択は、回線のトラヒック状態により、輻輳状態の時
は廃棄、回線容量に余裕がある場合にはマーク付与が行
われる。
【0048】一方セル計数動作と平行し減算器606で
は、タイマ610とタイマメモリ602の出力値より測
定時間が計算され、それが比較器607で一定時間Tと
比較され、測定時間が、一定時間を超えていれば、セル
計算メモリ601は、入力セルの呼識別番号に対する計
数値がリセットされ、またタイマメモリに現在の時刻が
書き込まれる。これによりまた初めから測定が開始され
る。
は、タイマ610とタイマメモリ602の出力値より測
定時間が計算され、それが比較器607で一定時間Tと
比較され、測定時間が、一定時間を超えていれば、セル
計算メモリ601は、入力セルの呼識別番号に対する計
数値がリセットされ、またタイマメモリに現在の時刻が
書き込まれる。これによりまた初めから測定が開始され
る。
【0049】次に図15を用いてさらに本回路の動作を
説明する。図15は1つの呼識別番号のセルに注目しそ
の到着の様子を示したものである。この場合、申告値を
4個としている。この図に示される様に一定時間間隔で
セルを計数し、申告値である4個を超えたセルは超過セ
ルとする。また一定時間を超えた時点から、次の測定期
間に入り、常時セルの流量の監視を行う。
説明する。図15は1つの呼識別番号のセルに注目しそ
の到着の様子を示したものである。この場合、申告値を
4個としている。この図に示される様に一定時間間隔で
セルを計数し、申告値である4個を超えたセルは超過セ
ルとする。また一定時間を超えた時点から、次の測定期
間に入り、常時セルの流量の監視を行う。
【0050】本回路は、上記動作のみの場合セルが到着
しないとタイマメモリがアクセスされないため、タイマ
メモリの情報長に制限される時間以上になると測定時間
を正しく得られなくなるそのため、セル計数動作を行っ
ていない期間に、タイムオーバー監視回路によりタイマ
メモリ602を順にアクセスし、一定時間Tを超えてい
ないかどうかを監視し、超えていれば、タイマメモリ6
01をリセットし、タイマメモリ602を現在の時刻に
書き替え次の測定期間に入る。
しないとタイマメモリがアクセスされないため、タイマ
メモリの情報長に制限される時間以上になると測定時間
を正しく得られなくなるそのため、セル計数動作を行っ
ていない期間に、タイムオーバー監視回路によりタイマ
メモリ602を順にアクセスし、一定時間Tを超えてい
ないかどうかを監視し、超えていれば、タイマメモリ6
01をリセットし、タイマメモリ602を現在の時刻に
書き替え次の測定期間に入る。
【0051】本実施例によれば、セル計数メモリ60
1、タイマメモリ602、申告値メモリ603がATM
回線終端装置101〜10nの情報テーブル204(な
ど)に置く事が可能となるためハード量が小さく出来
る。また本実施例の様に各呼識別番号に対し一定時間を
基準として流量を測定すると、平均速度等測定時間が長
い場合、呼の速度に依らずセル計数メモリ601及びタ
イマメモリ602の上限が定まるという利点がある。
1、タイマメモリ602、申告値メモリ603がATM
回線終端装置101〜10nの情報テーブル204(な
ど)に置く事が可能となるためハード量が小さく出来
る。また本実施例の様に各呼識別番号に対し一定時間を
基準として流量を測定すると、平均速度等測定時間が長
い場合、呼の速度に依らずセル計数メモリ601及びタ
イマメモリ602の上限が定まるという利点がある。
【0052】次に、ヘッダ変換回路206の一実施例を
図7に示す。図7において、701は、ルーティング情
報、新呼識別番号を所定のタイミングで挿入するための
セレクタであり、702は、セルの識別番号を“0”と
することでそのセルを廃棄するためのアンドゲートであ
り、704は、セルのヘッダ中のマークビットを“1”
とすることによりマーク付与制御するアンドゲートであ
り、705は、オアゲートであり、706は信号の再生
を行うためのフリップフロップである。以下本回路の動
作説明を行う。ATM回線終端装置101〜10nから
スイッチへセルを送出する際は、図9(b)に示される
フォーマットで行われる。従ってヘッダ変換回路では、
まずセルの先頭に付与されている2バイトのルーティン
グヘッダ領域に、情報テーブル204からのセルの呼識
別番号に対応するルーティングヘッダ情報をタイミング
作成回路703がセレクタ701を制御し、挿入する。
次に、同じく情報テーブルからの呼識別番号をセル中の
所定の位置に、入力時の呼識別番号に替えて挿入する。
この際、流量モニタ回路205から、セル廃棄の流量制
御信号が入力されている場合は、アンドゲート702に
より呼識別番号は“0”となり、そのセルはスイッチで
廃棄されることになる。
図7に示す。図7において、701は、ルーティング情
報、新呼識別番号を所定のタイミングで挿入するための
セレクタであり、702は、セルの識別番号を“0”と
することでそのセルを廃棄するためのアンドゲートであ
り、704は、セルのヘッダ中のマークビットを“1”
とすることによりマーク付与制御するアンドゲートであ
り、705は、オアゲートであり、706は信号の再生
を行うためのフリップフロップである。以下本回路の動
作説明を行う。ATM回線終端装置101〜10nから
スイッチへセルを送出する際は、図9(b)に示される
フォーマットで行われる。従ってヘッダ変換回路では、
まずセルの先頭に付与されている2バイトのルーティン
グヘッダ領域に、情報テーブル204からのセルの呼識
別番号に対応するルーティングヘッダ情報をタイミング
作成回路703がセレクタ701を制御し、挿入する。
次に、同じく情報テーブルからの呼識別番号をセル中の
所定の位置に、入力時の呼識別番号に替えて挿入する。
この際、流量モニタ回路205から、セル廃棄の流量制
御信号が入力されている場合は、アンドゲート702に
より呼識別番号は“0”となり、そのセルはスイッチで
廃棄されることになる。
【0053】次に流量モニタ回路205からのマークの
付与の流量制御信号が入力している場合、タイミング作
成回路からの制御信号により、図9(b)に示されるマ
ークビットに“1”が挿入される。以上のヘッダ変換処
理が終ったセルは、フリップフロップで信号再生を行う
ことにより正確な位相で自己ルーティングスイッチ11
0に入力される。
付与の流量制御信号が入力している場合、タイミング作
成回路からの制御信号により、図9(b)に示されるマ
ークビットに“1”が挿入される。以上のヘッダ変換処
理が終ったセルは、フリップフロップで信号再生を行う
ことにより正確な位相で自己ルーティングスイッチ11
0に入力される。
【0054】本実施例によると、ルーティングヘッダの
挿入、呼識別番号の書き替え、マーク付与が、同時に実
行出来、ハード量及びセルの遅延を小さく出来る。
挿入、呼識別番号の書き替え、マーク付与が、同時に実
行出来、ハード量及びセルの遅延を小さく出来る。
【0055】最後に情報テーブル204を図8を用いて
説明する。図8は情報テーブル204に記憶される情報
例と記憶形式を示す図である。本実施例の場合、入力の
呼識別番号をアドレスとしてヘッダ変換回路206でセ
ルに付与される出力の呼識別番号及び、流量モニタ回路
205で用いられる申告値、セル計数値、タイマ値及び
違反セル数が記憶されている。このように各呼識別番号
毎に一括して情報を記憶することによりハード量を少な
くできる。
説明する。図8は情報テーブル204に記憶される情報
例と記憶形式を示す図である。本実施例の場合、入力の
呼識別番号をアドレスとしてヘッダ変換回路206でセ
ルに付与される出力の呼識別番号及び、流量モニタ回路
205で用いられる申告値、セル計数値、タイマ値及び
違反セル数が記憶されている。このように各呼識別番号
毎に一括して情報を記憶することによりハード量を少な
くできる。
【0056】
【発明の効果】本発明によれば、ルーティングのための
ヘッダ部と、情報部から成る、固定長パケット(セル)
を用いて通信情報を交換する。ATM交換機の通話路
が、経済的、効率的に実現できる。機能ブロック構成
は、システムの処理階層(プロトコルレイヤ)と整合性
が高く、従って、各ブロックの独立性が強く、ブロック
間の接続が簡単である。一方、ブロック内では、複数の
機能が同一の金物を共用でき、効率的、経済的な構成と
することができる。
ヘッダ部と、情報部から成る、固定長パケット(セル)
を用いて通信情報を交換する。ATM交換機の通話路
が、経済的、効率的に実現できる。機能ブロック構成
は、システムの処理階層(プロトコルレイヤ)と整合性
が高く、従って、各ブロックの独立性が強く、ブロック
間の接続が簡単である。一方、ブロック内では、複数の
機能が同一の金物を共用でき、効率的、経済的な構成と
することができる。
【図1】本発明による通話路装置の構成図。
【図2】図1におけるATM回線終端装置の構成図。
【図3】図2におけるセル位相同期回路の一実施例を示
す構成図。
す構成図。
【図4】図2におけるセル同期回路の他の実施例を示す
構成図。
構成図。
【図5】図2における流量モニタ回路の一実施例を示す
構成図。
構成図。
【図6】図2における流量モニタ回路の他の実施例を示
す図。
す図。
【図7】図2におけるヘッダ変換回路の一実施例を示す
構成図。
構成図。
【図8】図2における情報テーブルを説明する図。
【図9】図2におけるセル位相同期回路の入出力信号を
示す図。
示す図。
【図10】図2におけるセル位相同期回路の入力信号を
説明する図。
説明する図。
【図11】図1におけるスイッチ部の構成例を示す図。
【図12】図3のセル位相同期回路の動作を説明するタ
イムチャート。
イムチャート。
【図13】図4のセル位相同期回路の動作を説明するタ
イムチャート図。
イムチャート図。
【図14】図5の流量モニタ回路の動作を説明する図。
【図15】図6の流量モニタ回路の動作を説明する図。
101〜10n…ATM回線終端装置、 110…スイッチ部、 120…信号処理部、 130…制御機構部、 201…回線終端回路、 202…セル位相同期回路、 203…ヘッダ検出回路、 204…情報テーブル、 205…流量モニタ回路、 206…ヘッダ変換回路、 301…オーバーヘッド処理回路、 302…セル周期発生回路、 303,401…セル同期バッファ、 304,402…書き込み制御回路、 305,403…読み出し待ちフラグレジスタ、 306,404,706…フリップフロップ、 307,405…読み出し制御回路、 308,407…読み出し周期発生回路、 309…読み出しクロック作成回路、 310,311,409,702,704…アンドゲー
ト、 406…書き込みクロック発生回路、 501,601…セル計数メモリ、 502,602…タイマメモリ、 503,603…申告値メモリ、 504,604…加算器、 505,506…減算器、 506,507,605,606…比較器、 508,608…違反セル処理回路、 509,609…タイムオーバ監視回路、 609,610…タイマ、 511,611,701…セレクタ、 703…タイミング作成回路、 705…オアゲート。
ト、 406…書き込みクロック発生回路、 501,601…セル計数メモリ、 502,602…タイマメモリ、 503,603…申告値メモリ、 504,604…加算器、 505,506…減算器、 506,507,605,606…比較器、 508,608…違反セル処理回路、 509,609…タイムオーバ監視回路、 609,610…タイマ、 511,611,701…セレクタ、 703…タイミング作成回路、 705…オアゲート。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 郷原 忍 神奈川県横浜市戸塚区戸塚町216番地株 式会社日立製作所 戸塚工場内 (72)発明者 大槻 兼市 神奈川県横浜市戸塚区戸塚町216番地株 式会社日立製作所 戸塚工場内 (56)参考文献 特開 昭63−42543(JP,A) 特開 昭63−176045(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04L 12/56 H04L 12/28
Claims (3)
- 【請求項1】ヘッダ部と情報部からなる固定長のセルを
入出力し、該セルのヘッダ部の情報に基づき該セルの通
信処理を行なうATM通信装置であって、 該セルのヘッダ部の情報を抽出するヘッダ検出回路と、 前記ヘッダ部の情報に含まれる呼識別番号毎に受信セル
の流量をセル入力期間とセル個数で監視する流量モニタ
回路と、 前記受信セルのルーティングに用いるヘッダ部の呼識別
番号の書き換え又は付加ヘッダの付与を行なうヘッダ変
換回路と、 呼識別番号毎に申告された入力セルの監視期間もしくは
監視個数を記憶する記憶回路とを備え、 前記流量モニタ回路が呼識別番号毎に入力セルを計数
し、前記記憶回路に記憶された監視期間内に所定の個数
のセル入力を検出した場合、あるいは、所定の期間に該
記憶回路に記憶された監視個数より多いセル入力を検出
した場合は、入力の申告値違反と判定し、前記ヘッダ変換回路が呼識別番号毎に、受信したセルの
ヘッダ部の情報を該申告値違反を通知する情報も書き換
え出力する ことを特徴とするATM通信装置。 - 【請求項2】上記流量モニタ回路は、呼識別番号毎に入
力されたセルの個数を計数記憶する計数手段と、上記記
憶回路に記憶された監視期間申告値に基づき入力セルの
流量監視期間と前記計数手段とを制御するタイマ手段
と、該ATM通信装置に予め設定された入力セル監視個
数と該計数手段の内容を比較して申告値違反を判定する
比較器とで構成したことを特徴とする請求項1に記載の
ATM通信装置。 - 【請求項3】上記流量モニタ回路は、呼識別番号毎に入
力されたセルの個数を計数記憶する計数手段と、該AT
M通信装置に予め設定された所定の監視期間に基づき入
力セルの流量監視期間と前記計数手段とを制御するタイ
マ手段と、上記記憶回路に記憶された監視期間申告値と
該計数手段の内容を比較して申告値違反を判定する比較
器とで構成したことを特徴とする請求項1に記載のAT
M通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8538399A JP3116942B2 (ja) | 1999-03-29 | 1999-03-29 | Atm通話路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8538399A JP3116942B2 (ja) | 1999-03-29 | 1999-03-29 | Atm通話路装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63241098A Division JPH0290834A (ja) | 1988-07-22 | 1988-09-28 | Atm通話路装置及びatm回線終端装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36912999A Division JP3285025B2 (ja) | 1988-09-28 | 1999-12-27 | Atm通話路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11313066A JPH11313066A (ja) | 1999-11-09 |
JP3116942B2 true JP3116942B2 (ja) | 2000-12-11 |
Family
ID=13857226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8538399A Expired - Fee Related JP3116942B2 (ja) | 1999-03-29 | 1999-03-29 | Atm通話路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3116942B2 (ja) |
-
1999
- 1999-03-29 JP JP8538399A patent/JP3116942B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11313066A (ja) | 1999-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0809381B1 (en) | ATM switching system | |
KR100269650B1 (ko) | 회로 에뮬레이터된 atm 교환기에서 stm 셀을 스위칭시키기 위한 스위치 노드 및 방법 | |
EP0581486B1 (en) | High bandwidth packet switch | |
KR920010853B1 (ko) | 네트워크에서의 수신패키트를 메시지로 재조립하기 위한 통신장치 | |
JPH0728311B2 (ja) | パケット交換装置 | |
CA2262202C (en) | Switch with flexible link list manager for handling atm and stm traffic | |
JP3632229B2 (ja) | Atm交換装置 | |
US20050138238A1 (en) | Flow control interface | |
US6101184A (en) | Data switching method and data switching apparatus for efficiently handling scan data in information communication network | |
JP3379759B2 (ja) | セルの中継伝送機構 | |
KR100339463B1 (ko) | 고정길이셀의순차적스트림처리장치,비동기전송방식의스위치어댑터및스위칭유닛 | |
JPH0290834A (ja) | Atm通話路装置及びatm回線終端装置 | |
JP3116942B2 (ja) | Atm通話路装置 | |
JP2882320B2 (ja) | Atm通話路装置 | |
JP3285025B2 (ja) | Atm通話路装置 | |
JP2950627B2 (ja) | 非同期転送モードにおける加入者線伝送路容量表示方式 | |
JP2824483B2 (ja) | Atm交換機におけるスイッチ診断方式 | |
US6185223B1 (en) | Apparatus and method for providing fire wall protection for systems in communication with an a synchronous transfer mode system | |
US5910953A (en) | ATM interface apparatus for time-division multiplex highways | |
JP3848962B2 (ja) | パケット交換機およびセル転送制御方法 | |
JPH04369139A (ja) | Atmトラヒック制御方式 | |
JP2899609B2 (ja) | セル送出装置 | |
EP2197131A1 (en) | Method and apparatus for synchronized transport of data through an asynchronous medium | |
JP3655775B2 (ja) | Atmセル出力制御方式 | |
JP3632655B2 (ja) | Atm交換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |