JP3849635B2 - パケット転送装置 - Google Patents
パケット転送装置 Download PDFInfo
- Publication number
- JP3849635B2 JP3849635B2 JP2002333029A JP2002333029A JP3849635B2 JP 3849635 B2 JP3849635 B2 JP 3849635B2 JP 2002333029 A JP2002333029 A JP 2002333029A JP 2002333029 A JP2002333029 A JP 2002333029A JP 3849635 B2 JP3849635 B2 JP 3849635B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- packet
- discard
- buffer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の属する技術分野】
本発明はパケット交換機および固定長パケット転送制御方法に関し、更に詳しくは、輻輳制御機能を備えた非同期転送方式(ATM:Asynchronous Transfer Mode)のパケット交換機、およびATMネットワークにおけるセル転送制御方法に関する。
【0002】
【従来の技術】
ATMネットワークにおける固定長パケット(以下、「セル」と呼ぶ)の転送に関しては、例えば、「Data Communication Using ATM :Architecture, Protocols, and Resource Management」 IEEE Communication Magazine August 1994、p24-31や、「SVC Signaling : Calling All Nodes」 DATA COMMUNICATIONS JUNE 1995、p123-128、等に記載されている。
【0003】
非同期転送方式のネットワークでは、発呼時のシグナリング処理によって、ユーザセルの転送経路となる送信元装置(発端末)から交換機(スイッチ)を経由した受信先装置(着端末)までの通信路に沿って呼(コネクション)を設定し、各ユーザセルのヘッダ部に付されたコネクション識別情報に基づいてセルの転送を制御する。
【0004】
呼設定手順については、例えば、ITU-T 標準 Q.2931に記載されており、呼設定手順を実行することにより、送信元装置、経路上の各ノード装置(スイッチ)、受信先装置にコネクション情報が設定される。上記コネクション情報には、送信元−スイッチ間、スイッチ−スイッチ間、スイッチ−受信先間の各リンク上で呼を識別するための識別子や、スイッチ内でのセル転送の優先度を示すトラヒッククラス等が含まれる。上記コネクション(呼)を識別するための識別子は、VPI(Virtual Pass Identifier)およびVCI(Virtual Connection Identifier)と呼ばれ、各セルのヘッダ部にアドレス情報として設定される。
【0005】
各スイッチでは、伝送路から受信した各入力セルのVPI、VCIに基づいてスイッチング処理に必要なコネクション情報を検索する。上記コネクション情報としては、例えば、内部ルーチング情報(出力ポート番号)、出力セルに付すべき識別子(出力VPI/VCI)、スイッチ内でのセル優先度を示すトラヒッククラス等が含まれる。
【0006】
なお、セル優先度を示すトラヒッククラスに関しては、例えば、「Multimedia Traffic Management Principles for Guaranteed ATM Network Performance」IEEE JOURNAL ON SELECTED AREAS IN COMMUNICATIONS VOL.8、NO 3 APRIL 1990 p437-446 や、「Traffic Management for B-ISDN Services」 IEEE Network、September 1992、p10-19に記載されている。
【0007】
セル優先度を示すトラヒッククラスとしては、CBR(Constant Bit Rate)とVBR(Variable Bit Rate)の2つのトラヒッククラスがある。CBRは、呼設定時に網と端末との間で所定のセル転送レートを契約をしておき、網側が上記転送レートでのセル転送を保証するトラヒッククラスであり、VBRは、端末との間で契約した転送レートについて、或る程度の統計的揺らぎの発生を許容するトラヒッククラスである。このように網と端末との間で予め契約を結んでトラヒック制御を行う方式は「Preventive Control」と呼ばれている。
【0008】
呼設定時に網と端末との間で転送レートに関する特別な契約を結ぶことなく、上述したCBR、VBRで他端末に割り当てられた帯域の残り帯域を利用して送信するトラヒックとして、「Best Effort Control」と呼ばれるトラヒッククラス群がある。転送レート契約を結ばない理由の1つは、バーストトラヒックを出力する端末にとっては、トラヒックの特性を呼設定時に予測することが困難なためである。
【0009】
これらのBest Effort Controlのトラヒック群には、網がセルの転送に関して何んら保証しないUBR(Unspecified Bit Rate)トラヒッククラスと、網と端末との間で輻輳時にフィードバック制御を行なうことによって、セル損失が発生しないよう保証するABR(Available Bit Rate)トラヒッククラスとがある。なお、ABRトラヒッククラスに関しては、例えば「The Rate-Based Flow Control Framework for the Available Bit Rate ATM Service」 IEEE Network March/April 1995、 p25-39に記載されている。
【0010】
トラヒッククラスに応じた転送制御を行うスイッチの構成については、例えば、特開平6-197128号公報(従来技術1)において、各出力ポート毎にCBR用、VBR用の2つ出力バッファを設け、各出力ポート対応に上記2つのバッファの空/塞状態を示すテーブル情報を記憶しておき、このテーブル情報を参照することによって、入力バッファ制御ユニットが、各出力ポート宛のセルの蓄積用バッファを決定するようにしたパケット交換機が記載されている。この場合、CBR用バッファに蓄積されたセルの出力優先度をVBR用バッファのセル出力よりも高くすることにより、通信遅延に厳しい制約をもつCBRトラヒックのセル群について、スイッチ内での通信遅延時間を一定値以内に抑えることができる。
【0011】
また、例えば、CBR用バッファに空きがない場合に、VBR用バッファに空きがあればVBR用バッファにセルを蓄積することにより、スイッチ内で帯域の有効活用を図ることができる。なお、ABR、UBRトラヒッククラスをサポートする場合には、上記CBR、VBRのトラヒッククラスに加えて、更に他のトラヒッククラス対応の出力バッファを追加すればよい。
【0012】
電子情報通信学会96年度全国大会B-598「5クラスの遅延優先制御機能を有する622Mbps 8×8 ATMスイッチLSIの開発」(従来技術2)では、CBR,VBRの各トラヒッククラスに対して、同一のトラヒッククラス内のコネクション毎のセル数カウンタ情報とコネクション毎の閾値情報とをスイッチ内に記憶しておき、セル数カウンタの値が閾値を超えた場合にセル廃棄を行う技術が示されている。
【0013】
また、例えば電子情報通信学会96年度全国大会B-765「カウンタ制御による選択的セル廃棄方式」(従来技術3)には、上位プロトコルパケット(複数セルからなる上位プロトコルが扱う情報単位)の区切りを認識し、輻輳が発生した場合、パケット単位でセルの選択的連続廃棄を行うパケットレベル廃棄と呼ばれる技術が記載されている。
【0014】
なお、ATMセルを扱うスイッチングシステムの構成としては、例えば特開平4ー276943号公報(従来技術4)に、各出力ポート毎に物理的に独立したバッファを設ける代わりに、複数の出力ポートに対して共通のセル蓄積用バッファを設けた構成が示されている。
【0015】
【発明が解決しようとする課題】
上述したように、非同期通信においては、既に幾つかのトラヒッククラスが提案されているが、これらのトラヒッククラスの使い分け以外に、各トラヒッククラス内で更に特性を細分化した形でセルの転送を制御することが望まれる。しかしながら、従来は、例えば UBRのようにセル転送に特別な保証を与えないトラヒッククラスについては、網が輻輳状態に陥った時、これらのトラヒッククラスに属する通信の品質を制御するための手段がなかった。また、従来技術2では、同一のトラヒッククラス内でさらに細かくコネクション毎の閾値に基づいてセルを廃棄するか否かを決定する技術が示されているが、セルバッファを単純に閾値によって分割した場合、セルバッファが未だ輻輳状態となっていない時でも、閾値を超えたセルが廃棄されてしまい、セルバッファ全体としての使用効率が低下するという問題があった。
【0016】
本発明の目的は、呼設定時に網と端末との間で転送レートについての契約をしない Best Effort Control トラヒッククラス群について、セルバッファ全体の使用効率を低下させることなく、通信品質を制御できるようにしたパケット処理装置、およびセル転送制御方法を提供することにある。
【0017】
本発明の他の目的は、呼設定時に端末装置からの帯域予約が困難なトラヒッククラス群について、輻輳発生時に選択的なセル廃棄制御が可能なATM交換機等のノード装置、およびATMセル転送制御方法を提供することにある。
【0018】
【課題を解決するための手段】
上記目的を達成するために、本発明のセル転送制御方法では、帯域予約をしない特定のトラヒッククラスに属したコネクションの設定時に、ATM(非同期転送モード)ネットワーク内の何れかのノード装置に、上記コネクションの識別子と対応して、発側装置または網管理装置から申告されたセル廃棄に関する優先度を示す情報を記憶しておき、上記コネクションの方路上で輻輳が発生し、ノード内の出力待ちセルを保持しているセルバッファにセルが滞ってきた時、上記ノード装置が、上記セルバッファの状態と上記優先度との関係によって決まる所定の廃棄条件に従って、上記特定のトラヒッククラスに属するセルに選択的に廃棄処理を施すようにしたことを特徴とする。
【0019】
更に詳述すると、上記ノード装置は、例えば、上記セルバッファ内に滞留しているセルのセル数をコネクション毎にカウントしたコネクション毎カウンタ値を常時更新維持し、上記優先度と上記コネクション毎カウンタ値とによって決まる所定の廃棄条件に従って、上記特定トラヒッククラスに属した各セルを廃棄するか否かを決定する。また、上記ノード装置は、セルバッファに滞留しているセルの全セル数をカウントしたセルバッファカウンタ値を常時更新維持し、上記セルバッファ全体の輻輳判定を行なうセルバッファ閾値と上記全セル数との関係に従って、上記セルバッファ輻輳時にのみ上記所定の廃棄条件に重み付けを加え、上記重み付けを加えた廃棄条件に従って、上記特定のトラヒッククラスに属するセルに選択的に廃棄処理を施す。この場合、上記特定トラヒッククラスの各セルについて、当該セルのデータ部に含まれるデータブロックが先行セルのデータ部と同一の送信メッセージから分割されたものか、新たな送信メッセージから分割されたものかを判定し、廃棄条件に該当したセルについて、送信メッセージを単位とした廃棄処理を施すようにするとよい。
【0020】
メッセージ単位でのセル廃棄は、例えば、上記輻輳の状態と優先度との関係で決まる所定の廃棄条件に合致したセルについて廃棄処理を開始し、輻輳状態の変化によって廃棄条件から外れた場合でも、既廃棄セルのデータ部と同一送信メッセージの一部を含む後続のセルについては、廃棄処理を継続させる。メッセージ単位でのセル廃棄の変形として、例えば、廃棄条件に合致したセルのうち、既送出セルのデータ部と同一送信メッセージのデータブロックを含むセルについては廃棄対象から外し、後続する新たなメッセージの先頭データブロックを含むセルから廃棄処理を開始するようにしてもよい。
【0021】
また、本発明は、複数の入力回線と複数の出力回線とに接続され、各入力回線から入力された固定長パケット(セル)をセルヘッダ情報によって決まる何れかの出力回線に転送するパケット交換機において、帯域予約をしない特定のトラヒッククラスに属したコネクションの設定時に、上記コネクションの識別子と対応して、発呼装置又は網管理装置から申告されたセル廃棄に関する優先度を示すサブクラス情報を記憶するための手段と、上記各出力ポート対応に輻輳状態を検出するための手段と、上記各入力ポートからの入力される上記特定のトラヒッククラスに属するセルについて、転送先となる出力ポートにおける輻輳状態と上記サブクラス情報との関係によって決まる所定の廃棄条件に従って選択的に廃棄処理を施すための手段とを備えたことを特徴とする。
【0022】
更に詳述すると、本発明のパケット交換機は、複数の入力ポートと複数の出力ポートとを有し、各入力ポートから入力された固定長パケット(セル)をセルヘッダ情報によって決まる何れかの出力ポートに転送するスイッチ手段と、各入力ポートと入力回線との間に接続された入力回線インターフェイスと、各出力ポートと出力回線との間に接続された出力回線インターフェイスと、上記スイッチ手段と各入力回線インターフェイスに接続され、上記スイッチ手段との間で呼制御セルを送受信し、上記各入力インターフェイスにヘッダ書替え情報を含む制御情報を送信する呼制御装置と、上記各出力ポート毎およびコネクション毎の出力セルの輻輳状態を検出し、輻輳状態情報として上記各入力インターフェイスに通知する輻輳監視手段とからなり、
上記呼制御装置が、帯域予約をしない特定のトラヒッククラスに属したコネクションの設定時に、上記コネクション設定の要求元となった発呼装置を収容している入力インターフェイスに対して、上記コネクションの識別情報と上記発呼装置からの制御メッセージによって申告されたトラヒッククラス情報およびセル廃棄に関する優先度を示すサブクラス情報を含む制御情報を通知するための手段を有し、上記各入力インターフェイスが、コネクション設定後に各入力回線から受信した上記特定のトラヒッククラスに属するユーザセルについて、上記輻輳状態情報から判明する上記ユーザセルの転送先出力ポートにおける輻輳状態とコネクション毎の輻輳状態と上記呼制御装置から通知されたセル廃棄に関する優先度との関係によって決まる所定の廃棄条件に従って選択的にセル廃棄するためのセル廃棄制御手段を備えたことを特徴とする。
【0023】
上記各入力回線インターフェイスは、例えば、各入力回線からの入力セルのヘッダ情報を書き替えるためのヘッダ変換手段と、ヘッダ変換された一時的に蓄積するための入力バッファ手段とを有し、上記セル廃棄制御手段は、上記入力バッファ手段への特定トラヒックの入力セル蓄積を上記廃棄条件に従って選択的に行う。
【0024】
また、上記スイッチ手段は、各出力ポートと対応した出力バッファ手段と、各入力回線インターフェイスでヘッダ変換された各ユーザセルをヘッダ情報によって特定される何れかの出力バッファ手段に振り分けるための手段とからなり、上記輻輳監視手段は、各出力バッファ手段におけるユーザセルの蓄積状況から前記出力セルの輻輳状態を検出する。
【0025】
なお、上記スイッチ手段が、各出力ポート毎に複数の出力バッファ手段を備え、該出力バッファ手段のうちの1つを、転送レートを保証したCBRトラヒッククラスのセル用に割り当てるようになっていてもよい。また、上記スイッチ手段内の出力バッファ手段は、複数の出力ポートからのセルを共通に保持し、上記輻輳監視手段も複数の出力ポート対応の上記出力バッファ手段の空きバッファ容量を監視するように構成されていてもよい。また、上記スイッチ手段内の出力バッファ手段を共通化して構成した場合、上記セル廃棄制御手段と上記入力バッファ手段を上記各入力回線インターフェイスではなく、上記スイッチ手段内に構成してもよい。
【0026】
本発明の構成によれば、前述した Best Effort Control トラヒッククラス群のように、帯域予約をしないトラヒッククラスに対して、サブクラスとしてセル廃棄に関する優先度情報を定義しておき、呼設定時に、発端末が、上記優先度を網に通知し、Best Effort Controlトラヒッククラスで輻輳状態が発生した場合に、同一トラヒッククラス内のセルであっても、サブクラスで指定した優先度情報に従って、優先順位の最も低いコネクションのセルから廃棄され、優先度の高いコネクションのセルは廃棄対象から除外できるようになっている。また、セル廃棄したにも拘わらず、輻輳の程度が進むと、次に優先順位の高いコネクションのセルに対してセル廃棄が起こり、輻輳が回復するに従って、優先順位の高いコネクションのセルから順に廃棄処理が中止されるようになっている。これによって、 Best Effort Control トラヒッククラス群のうちでも、優先度の高いコネクションについて通信品質を保証することが可能となる。
【0027】
【発明の実施の形態】
本発明の第1の実施例として、出力ポート毎にFIFO出力バッファを備え、CBRを優先トラヒックとしてセル転送制御を行うようにしたATM交換機について説明する。
【0028】
図1は、N本の入力回線とN本の出力回線に接続された本発明によるATM交換機(スイッチ)100の構成を示す。
【0029】
なお、ここでは、説明の都合上、上記交換機には、A、B、2つの端末装置162と164が入出力回線(加入者線)を介して収容された網構成を示しているが、上記入出力回線の1部は、交換機100を他の交換機と接続するためのトランクであってもよい。また、この例では、端末A:162がスイッチ100の左側に配置され、該端末からの送出セルが、スイッチの右側の配置された端末B:164に転送されように図示されているが、実際の交換機では、第i番目の入力回線と第i番目の出力回線とが互いに対をなし、図1における第1番目の出力回線からの出力セルが上記端末Aに入力され、端末Bからの送出セルが第N番目の入力回線に入力される。網管理端末180は、網を管理するための端末である。
【0030】
スイッチ100は、各入力回線対応に設けられた複数の入力回線対応部(入力回線インターフェイス:LIFi)102(102−1〜102−N)と、スイッチコア部120と、各出力回線対応に設けられた複数の出力回線対応部(出力回線インターフェイス:LIFo)108(108−1〜108−N)と、呼制御装置(コネクション処理部:CP)140とから構成される。各入力回線対応部102は、ヘッダ変換回路132と、セル廃棄判定ユニット136と、セルバッファ134とから構成される。また、スイッチコア部120は、クロスバスイッチ回路105と、出力回線対応に用意された複数のFIFO107(107−1〜107−N)と、上記各FIFO107に接続されたFIFO輻輳状態判定回路106とから構成されている。
【0031】
図2の(A)は、各入力回線からスイッチ100の入力回線対応部へ入力されるセル210のフォーマットを示す。
【0032】
端末Aが端末Bに送信するメッセージ(パケット)は、固定長の複数のデータブロックに分割され、各データブロックにセルヘッダが付されてセル210となる。各セル210は、ヘッダ部とデータ部212とからなり、ヘッダ部には、入力VCI216と、上記データ部に含まれるデータブロックが上位プロトコルで扱うパケット(送信メッセージ)中のどの位置のものかを示す情報(PTY)214とを含む。以下の説明では、セルが上位パケットの先頭のデータブロックを含む場合を「パケットの区切り」と呼ぶことにする。
【0033】
ヘッダ変換回路132は、入力回線から入力セル210が入力されると、ヘッダ変換テーブルから上記セルの入力VCI216と対応したヘッダ変換情報を読み出し、図2の(B)に示す内部セル220のフォーマットに変換する。
【0034】
内部セル220のヘッダ部には、入力セル210の入力VCI216に代わる出力VCI221と、ルーチング情報(出力ポート情報)222と、トラヒッククラス224と、サブクラス225と、コネクション毎の廃棄閾値を示すVCIセル廃棄閾値227と、当該VCIのパケットが廃棄中か否かを示すパケット廃棄状態情報228とが付加される。内部セル220は、該当する出力ポートで輻輳が発生していなければ、セルバッファ134で廃棄処理されることなくスイッチコア部120に送られ、クロスバスイッチ回路105を経由して、ルーチング情報(出力ポート情報)が示す特定の出力バッファFIFO107に送りこまれる。
【0035】
図2の(C)は、着端末164との通信に先だって、発端末162がスイッチ100に送出する呼設定のための制御メッセージ(コネクション情報)230を示す。
【0036】
コネクション情報230は、着端末を特定する宛先アドレス情報232と、トラヒッククラス情報234と、セル廃棄に関する優先度を示すサブクラス情報236と、コネクション毎の廃棄閾値を示すVCIセル廃棄閾値238と、発端末における上位プロトコルを示す端末プロトコル情報250とを含む。上記コネクション情報230は、発端末において、固定長の複数のブロックに分割され、各ブロック毎にセルヘッダを付加して得られる図2の(A)と同様のフォーマットをもつ制御セルとして、スイッチ100に送り込まれる。
【0037】
制御セルは、スイッチコア部120から、図1では省略されている信号処理手段を介して、呼制御装置(コネクション処理部:CP)140に転送される。なお、上記信号処理手段は、各制御セルのデータ部212の内容(データブロック)を図2の(C)に示した元のコネクション情報(メッセージ形式)に組立てるためのものであり、スイッチコア部120との接続インターフェイスとして、呼制御装置140の一部として構成されていてもよい。
【0038】
呼制御装置140は、上記コネクション情報に応答して実行される呼設定シーケンスにおいて、上記発端末と接続されたヘッダ変換回路132の変換テーブル部(図示せず)に、呼に割り当てた出力VCI226と、上記宛先アドレスから特定される出力ポート情報226と、上記コネクション情報230から抽出されたトラヒッククラス234およびトラヒックサブクラス236をセットする。また呼制御装置140は、網管理端末180からのコネクション設定シーケンスにおいても同様に,所定のヘッダ変換回路132の変換テーブル部(図示せず)にセットする。端末間の呼(コネクション)設定が完了すると、発端末162は、着端末164宛にセル(ユーザセル)210の送出を開始する。
【0039】
図3は、FIFO出力バッファ107の構成の1例を示す。
【0040】
FIFO出力バッファ107は、CBR用およびUBR用の2つのFIFO301、302と、FIFO制御回路109と、FIFO長カウンタ304と、VCI別カウンタ制御回路306と、VCI別カウンタ308とから構成され、FIFO制御回路109は、CBR用FIFO301の蓄積セルをUBR用FIFO302の蓄積セルに優先して出力する。
【0041】
輻輳が発生していない通常の状態においては、各FIFO出力バッファ107iから出力されたユーザセルは、対応する回線出力制御部LIFo108iに入力され、ここで不要となった内部ヘッダ情報222〜228が除去され、情報要素212〜221からなる出力セルフォーマットで出力回線に送出される。
【0042】
各FIFO出力バッファ107i内のセルの蓄積状態を示す情報は、FIFO出力バッファ107i全体の滞留セル数を示すFIFO長カウンタ304と各コネクション(VCI)毎の滞留セル数を示すVC別カウンタ308の2つがある。
【0043】
まず、FIFO長カウンタ304はFIFO出力バッファ107のCBR用、UBR用の2つのFIFO301、302におけるセル蓄積状態をモニターし、全FIFO出力バッファ107のセル蓄積状態は信号線156を介して輻輳状態判定回路106に集められる。輻輳状態判定回路106は、上記セル蓄積状態を出力ポート対応の輻輳状態情報に編集し、信号線152を介して各入力回線対応部102−1〜102−Nに通知する。
【0044】
ここで、関連して輻輳状態判定回路106について説明する。
【0045】
図5に示すFIFO輻輳状態判定手段106は出力回線毎の比較手段を備えており、FIFO長カウンタ情報を保持するレジスタ512とFIFO長閾値情報を保持するレジスタ510と比較回路514で構成される。複数の輻輳レベルに対する判定を行なうために上記レジスタ510と比較回路514は複数個で構成してもよい。FIFO輻輳状態判定手段106に集められたFIFO長カウンタ304からの信号156は、レジスタ512にセットされ、FIFO長閾値情報を保持するレジスタ510と比較回路514で比較される。比較結果は信号線152経由で回線入力制御部LIFi102−iに送られ、セル廃棄判定の参考情報として用いられる。輻輳状態判定回路106は、例えば、各出力ポートにおけるセル蓄積状態を「サブクラス輻輳状態」として分類し、上記輻輳状態情報として編集する。
【0046】
次に、VCI別カウンタ308は、VCI別カウンタ制御回路306と連携して、FIFO回路302内セルのVCI毎のセル数の現在値を保持する。まず、セルのFIFO回路302への入力時には、クロスバスイッチ回路105からFIFO回路302へ送られてきた内部セルフォーマット220の出力VCI226情報に基づいて、該当VCIのセル数をカウントアップする。逆に、FIFO回路302からの出力時には、出力VCI226情報に基づいて、該当VCIのセル数をカウントダウンする。これによりVCI毎のセル数の現在値が保持される。回線入力制御部LIFi102からの読みだし要求指示が信号線322経由で届くと、このVCI別カウンタ308に保持されているVCI毎のセル数の現在値を読みだし、信号線324経由で回線入力制御部LIFi102内のセル廃棄判定回路430に送る。
【0047】
図4は、回線入力制御部LIFi102−iの構成図である。回線入力制御部LIFi102−iはヘッダ変換回路132、セル廃棄判定ユニット136、セル廃棄手段であるセルバッファ134から構成される。セル廃棄判定ユニット136は、パケット区切り認識回路420、FIFO輻輳レベル判定回路430、VCI輻輳レベル判定回路440、パケット廃棄判定回路410から構成される。
【0048】
パケット区切り認識回路420は、ヘッダ変換部132から内部セルフォーマット2202のPTY214とパケット廃棄中状態226を受信し、パケットの区切りを検出し、パケット廃棄中状態と一緒に信号線422経由でパケット廃棄判定回路410に対し出力する。
【0049】
FIFO輻輳レベル判定回路430は、ヘッダ変換部132からのトラヒックサブクラス225とFIFO輻輳状態判定回路106からの輻輳情報152を受信し、図6の説明部分で述べるフローにしたがって、アクティブなトラヒックサブクラス状態を出力回線毎に求め、レジスタ432内に保持し、受信セルのトラヒックサブクラスとの比較結果を信号線442経由でパケット廃棄判定回路410に出す。
【0050】
VCI輻輳レベル判定回路440は、ヘッダ変換部132からのVCIセル廃棄閾値227と、FIFO輻輳状態判定回路106からの輻輳情報152とVCI別カウンタ308とを受信し、軽輻輳状態での廃棄判定を図8に従って行ない、パケット廃棄判定回路410に対し軽輻輳廃棄指示信号442を出力する。
【0051】
パケット廃棄判定回路410は、上記信号線422からのパケット区切り信号とパケット廃棄中状態、信号線442からの受信セルのトラヒックサブクラスとの比較結果、軽輻輳廃棄指示信号442を受信し、図7に示すフローの処理を行ない、入力セルの廃棄指示154をパケット廃棄手段であるセルバッファ134に出す。セルバッファ134は廃棄指示154を受信した場合、セルをスイッチコア部120に転送しない。
【0052】
図6は、レジスタ432に保持しているアクティブなトラヒックサブクラス状態の状態遷移を示している。サブクラス輻輳状態はNから1までの状態を持ち、FIFO輻輳状態判定回路からの信号152が重輻輳状態を示す場合にはサブクラス輻輳状態は「+1」の状態(例えば612から610)に遷移し、軽輻輳状態を示す場合にはサブクラス輻輳状態は「ー1」の状態(例えば610から612)に遷移する。
【0053】
図7は、パケット廃棄判定回路410の動作を示す。
【0054】
ステップ712で、サブクラス輻輳状態とトラヒックサブクラスの一致するセルに対して、図8に示す上位パケットレベル廃棄判定(ステップ730)行ない、条件に合った場合は、上位パケットレベル廃棄を行なう。サブクラス輻輳状態に較べて大きいトラヒックサブクラスのセルは廃棄せず(ステップ718)、サブクラス輻輳状態に較べて小さいトラヒックサブクラスのセルは廃棄する(ステップ714)。
【0055】
上位パケットレベル廃棄判定730では、図8に示すように、信号線422経由で受信したパケット廃棄中状態226がセル廃棄中の場合(ステップ732)、且つPTY214がパケット区切りでない場合(ステップ734)、セルバッファ134に対し、セル廃棄指示を行ない、ヘッダ変換回路132に対するパケット廃棄中状態点灯指示を行なう(ステップ736)。これによりヘッダ変換回路132内の該当VCIのパケット廃棄中状態が点灯する。
【0056】
信号線422経由で受信したパケット廃棄中状態226がセル廃棄中ではない場合(ステップ732)、またはPTY214がパケット区切りである場合(ステップ734)、信号152による軽輻輳状態のレベルFでVCIセル廃棄閾値の値Sを割り算した結果S’を求め(ステップ738)、VCI別カウンタ308の出力信号324の値CとS’を比較する(ステップ740)。ここで、Fは2のべき乗であると、割り算がシフト演算ですみ、また高速なスイッチング時間内でも演算できるという効果がある。
【0057】
ステップ7407の結果、C>S’の場合、ステップ734と同様に上位パケットの切れ目か否かを判定し(ステップ472)、切れ目であった場合、セル廃棄指示を行なう(ステップ736)。ステップ740の結果、C>S’でなかった場合、またはステップ734と同様に上位パケットの切れ目か否かを判定し(ステップ742)、切れ目でなかった場合、セル廃棄指示を行なわず処理を終える。ここで、ステップ738,740 はVCI輻輳レベル判定回路440の動作を、その他のステップはパケット廃棄判定回路410の動作を説明している。
【0058】
図9は、ステップ738、740の機能を示す。コネクション毎の閾値:Sとコネクション毎のセル数:Cとの関係によるセル廃棄判定は、FIFOの軽輻輳状態の程度により、輻輳状態が進むにつれてセルが廃棄される場合が増えている。また、コネクション毎の閾値:Sの設定により、等しく設定した場合にはコネクション毎の公平さを実現でき、重要なコネクションに対して大きな閾値:Sを与えた場合には、他のコネクションに較べセル廃棄が発生しにくい設定とすることができる。
【0059】
本発明によれば、スイッチ内の出力ポート全体で輻輳状態が発生すると、上記コネクション比較手段の出力に基づいてセルが廃棄され、図6で示したサブクラスでは、輻輳状態において、サブレベルの小さいコネクションからセルが廃棄される。セル廃棄しているにも拘わらず輻輳状態の程度が進むと、サブレベルの大きいコネクションからもセル廃棄が始まる。スイッチが輻輳状態から回復するにつれて、サブレベルの大きいコネクションのセルから順にセル廃棄が中止され、スイッチで発生した輻輳状態に対してサブレベルの大きいコネクションのセルが保護される。
【0060】
以上の実施例では、セルバッファを出力ポート対応に設けたが、入力ポート対応に設けた場合、あるいは入出力双方にバッファを設けた場合にも本発明を適用できる。
【0061】
次に、本発明の他の実施例として、セルバッファを複数のポートで共有したATM交換機について説明する。
【0062】
図10において、110は、ATM交換機の主要部である共通バッファスイッチ部を示す。このスイッチ部110は、図1に示したスイッチ100のスイッチコア部120に置き換わるもので、図1の各入力回線対応部102に分散して配置されていたセル廃棄判定ユニット136に代えて、各回線対応部に共通のセル廃棄判定ユニット137を備えている。
スイッチコア部1は、例えば入力回線L10〜L13に接続された155Mbps/600Mbpsの多重器12と、出力回線L50〜L53に接続された600Mbps /155Mbpsの分離器13と、共通バッファメモリ11と、バッファメモリ制御回路10とから構成される。図1で示した入力回線対応部120は、上記各入力回線L10〜L13に挿入されているが、この図では省略してある。
【0063】
バッファメモリ制御回路10は、書き込みアドレスメモリ111、読みだしアドレスメモリ112、空きアドレスバッファ113、帯域制御テーブル114、カウンタ115、共通バッファメモリ輻輳状態判定回路106、VCI別カウンタ制御回路306、VCI別カウンタ308およびセル廃棄判定ユニット137から構成される。
【0064】
入力回線対応部(図示せず)でヘッダ変換された入力セルは、入力回線L10〜L13から多重器12に入力され、ラインL2から時系列的なセル列として出力される。ここに示したスイッチコア部120の基本的な構成と動作は、特開平4ー276943号公報に記載されたものと同様であり、共通バッファメモリ11へのセルの書き込みと読み出しがバッファメモリ制御回路10によって制御される。
【0065】
セルの書き込みサイクルでは、多重器12からラインL2に出力された各セルから、ヘッダ部に付された出力ポート情報(ルーチング情報)が抽出され、これをアドレスとして書き込みアドレスメモリ111がアクセスされ、読み出されたアドレスが、ラインL32を介して、共通バッファメモリ11に書き込みアドレスWAとして与えられる。この時、共通バッファメモリ11の空きアドレスを蓄積している空きアドレスバッファ103から、次セルへのポインタアドレスとして利用する空きアドレスが取り出され、ラインL31を介して、書き込みアドレスメモリ111および共通バッファメモリ11にそれぞれ入力データとして与えられる。
【0066】
上記ポインタアドレスは、今回の書き込みアドレスWAに代わって、書き込みアドレスメモリ111内の同一メモリ領域に書き込まれ、同一ポート宛の次のセルが到着した時、共通バッファメモリ11への新たな書き込みアドレスWAとなる。一方、共通バッファメモリ11に、入力セルと対にして書き込まれたポインタアドレスは、後述するセル読み出しサイクルで、共通バッファメモリ11からセルと対にして読み出され、読み出しアドレスレジスタ112に保持される。これにより、セル読み出しの都度、読み出しアドレスレジスタ112内に、出力ポートと対応して、次回読み出すべきセルを指すポインタアドレスが記憶され、共通バッファメモリ11内には、各出力ポートと対応して、次アドレスで論理的に接続されたキューチェーン(リスト構造)が形成される。
【0067】
セルの書き込みサイクルと交互に行われるセルの読み出しサイクルでは、セル読み出しサイクル毎にカウントアップ動作するカウンタ115の出力値(カウント値)をアドレスとして、帯域制御テーブル114をアクセスする。上記カウント値は、分離器13が選択するセルの出力ポートと対応しており、帯域制御テーブル114には、上記カウント値に対応して、セルを読み出すべき特定のキューチェーンを指定するアドレスが予め記憶してある。
【0068】
上記帯域制御テーブル114から読み出されたキューアドレスは、読み出しアドレスメモリ112に、読み出しアドレス(RA)および書き込みアドレス(WA)として与えられ、上記アドレスメモリ112から、上記特定のキューチェーンの先頭セルを指すポインタアドレスが読み出される。上記ポインタアドレスは、ラインL33を介して、共通バッファメモリ11に読み出しアドレスとして与えられ、これによって、特定のキューチェーンの先頭セルが読み出される。上記ポインタアドレスは、共通バッファメモリからのセルの読み出しが終わると空アドレスとなるため、ラインL33を介して空アドレスバッファ1113に格納される。この時、共通バッファメモリ11からは、上記セルと対をなして次のポインタアドレスが読み出されており、このポインタアドレスが読み出しアドレスメモリ112に新たなポインタアドレスとして書き込まれる。
【0069】
上述した動作によって、共通バッファメモリ112内では、書き込みサイクル毎に何れかのキューチェーンの後尾に新たなセルが追加され、指定のキューチェーンが空でない限り、読み出しサイクル毎に何れかのキューチェーンの先頭セルが取り外される。
【0070】
共通バッファメモリ輻輳状態判定回路106は、 図1に示したスイッチコア部のFIFO輻輳状態判定回路106と同様の機能を有し、FIFO長カウンタ309からラインL52経由で各ポート毎のバッファ使用量を受け、ラインL45に輻輳状態を出力する。なお、図1のFIFO輻輳状態判定回路106では、FIFO302の容量がFIFO長カウンタ304の最大値であったのに対し、上記FIFO長カウンタ309の場合、各ポート毎のバッファ使用量に対応するFIFO長閾値レジスタ510の設定値として、共通バッファメモリ11全体の容量をポート数で割った値よりも大きい値を設定することが可能であり、輻輳発生時のバッファ利用率を向上できる利点がある。
【0071】
VCI別カウンタ制御回路306は、 共通バッファ11へのセル書き込みサイクルにおいて、ラインL42から入力されるVCI情報と対応するVCI別カウンタ308内のセルカウント値をカウントアップし、逆に、共通バッファからのセル読み出しサイクルにおいて、ラインL41から入力されるVCI情報と対応する上記VCI別カウンタ308内のセルカウント値をカウントダウンする。上記VCI別カウンタ308は、多重器12で多重化中のセルのVCI情報がラインL43から入力されると、これと対応するセルカウント値をラインL44に出力する。
【0072】
FIFO長カウンタ制御回路307は、共通バッファ11へのセル書き込みサイクルにおいて、ラインL42から入力されるポート情報と対応するFIFO長カウンタ309内のポート別のセルカウント値をカウントアップし、逆に、共通バッファからのセル読み出しサイクルにおいて、ラインL41から入力されるポート情報と対応する上記FIFO長カウンタ309内のポート別セルカウント値をカウントダウンする。ポート毎のセルカウント値、すなわちFIFO長の値は、ラインL52を介して共通バッファメモリ輻輳状態判定回路106に転送される。
【0073】
セル廃棄判定ユニット137は、図1に示したセル廃棄判定ユニット136と類似の構成を有し、ラインL43から、多重器12で多重化中のセルのPTY214、出力VCI226、出力ポート221、トラヒッククラス222、トラヒックサブクラス225、セル廃棄閾値227およびパケット廃棄中情報228を受信し、ラインL45から、共通バッファメモリの輻輳状態情報を受信し、ラインL44から、多重器12で多重化中のセルの出力VCI226を受信し、VCI別カウンタ308から、上記出力VCI226に対応するセルカウント値を受信する。ラインL45は、図4のライン152に対応する信号線である。セル廃棄判定ユニット137は、図4のセル廃棄判定ユニット136と違って、ラインL51経由で、空きアドレスバッファ103から共通バッファメモリ11全体の空きアドレス量(空きバッファ容量)を受信し、空きアドレスが無くなった場合は、多重器12で多重化中のセルを無条件で廃棄するようにしている。
【0074】
以上、本発明の1実施例として、N×Nのセルスイッチを例に挙げて説明したが、本発明によるセル廃棄制御は、例えば、N入力1出力の多重化装置や、1入力1出力の速度変換バッファ等の他の通信装置にも適用可能である。
【0075】
また、実施例では、上位プロトコルパケットの区切りを認識し、パケット単位でセル廃棄するモードについて説明したが、輻輳発生時に、上位プロトコルパケットの区切りを待つことなく直ちにセル廃棄を開始し、部分的にセルが欠落したパケットについては、パケット区切りのセルまで廃棄を継続する廃棄モードとしてもよい。また、輻輳の状態に応じて、これらの廃棄モードを選択的に切り替えたり、上位プロトコルパケットを認識せずにセル廃棄を行うようにしてもよい。
【0076】
【発明の効果】
以上の説明から明らかなように、本発明によれば、輻輳状態となった時、予め設定しておいたコネクション毎の閾値情報を参照して、閾値の低いコネクションからセル廃棄し、もし複数のコネクションで閾値が等しい場合は、滞留セル数の多いコネクションから優先的にセル廃棄し、閾値情報に優先順位が付されている場合は、優先順位の低いコネクションのセルから優先的にセル廃棄することによって、優先順位の高いコネクションのトラヒックを保護するようにしている。
【図面の簡単な説明】
【図1】本発明を適用したパケット交換機の一実施例を示すブロック図。
【図2】入力セル、内部セル、および制御メッセージフォーマットの一例を示す図。
【図3】図1における出力FIFO107の一実施例を示すブロック図。
【図4】図1におけるセル廃棄判定ユニット136の一実施例を示すブロック図。
【図5】図1におけるFIFO輻輳状態判定回路106の一実施例を示すブロック図。
【図6】図4に示したFIFO輻輳レベル判定回路430の機能を表す状態遷移図。
【図7】図4に示したパケット廃棄判定回路410の機能を示すフローチャート。
【図8】図7における上位パケットレベル廃棄判定処理730の詳細を示すフローチャート。
【図9】図4におけるVCI輻輳レベル判定回路440の機能を表すグラフ。
【図10】本発明を適用したパケット交換機の他の実施例を示すブロック図。
【符号の説明】
100:スイッチ、102:入力回線対応部、106:輻輳状態判定回路、
107:FIFO出力バッファ、108:出力回線対応部、132:ヘッダ変換部、
136:セル廃棄判定ユニット、140:コネクション処理部。
Claims (4)
- 1つまたは複数の入力回線と1つまたは複数の出力回線とに接続されたパケット転送装置であって、
上記入力回線から入力した予め使用帯域の予約されていないパケットを構成するデータを、該データを出力する出力回線毎に一時的に保持する第一のバッファと、
上記入力回線から入力した予め使用帯域の予約されているパケットを構成するデータを、該データを出力する出力回線毎に一時的に保持する第二のバッファと、
上記第一のバッファの輻輳状態と、上記予め使用帯域の予約されていないパケットを構成するデータの宛先ごとに定められた優先度とに基づいて、上記予め使用帯域の予約されていないパケットを構成するデータを廃棄するか否かを決定する制御部と、
該制御部が廃棄すると決定した場合は、上記予め使用帯域の予約されていないパケットを構成するデータを廃棄する廃棄部とを有するパケット転送装置。 - 請求項1記載のパケット転送装置であって、
上記第一のバッファに保持されているパケットを構成するデータ数をカウントする第一のカウンタと、
上記第一のバッファに保持されているパケットを構成するデータの輻輳状態を上記優先度毎に判定する輻輳状態判定部とを有し、
上記制御部は、上記第一のカウンタでカウントされたパケットを構成するデータ数と、上記輻輳状態判定部で判定された輻輳状態に基づき、上記予め使用帯域の予約されていないパケットを構成するデータを廃棄するか否かを決定することを特徴とするパケット転送装置。 - 請求項2記載のパケット転送装置であって、
上記制御部は、上記第一のカウンタでカウントされたパケットを構成するデータ数と予め定められたしきい値とを比較した結果と、上記輻輳状態判定部で判定された輻輳状態とに基づき、上記予め使用帯域の予約されていないパケットを構成するデータを廃棄するか否かを決定することを特徴とするパケット転送装置。 - 請求項3記載のパケット転送装置であって、
上記しきい値は、上記第一のバッファにおける滞留パケット構成データ数の上限値であることを特徴とするパケット転送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002333029A JP3849635B2 (ja) | 2002-11-18 | 2002-11-18 | パケット転送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002333029A JP3849635B2 (ja) | 2002-11-18 | 2002-11-18 | パケット転送装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16143096A Division JP3409966B2 (ja) | 1996-06-21 | 1996-06-21 | パケット交換機およびパケット転送制御方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005124418A Division JP3848962B2 (ja) | 2005-04-22 | 2005-04-22 | パケット交換機およびセル転送制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003158545A JP2003158545A (ja) | 2003-05-30 |
JP3849635B2 true JP3849635B2 (ja) | 2006-11-22 |
Family
ID=19197729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002333029A Expired - Fee Related JP3849635B2 (ja) | 2002-11-18 | 2002-11-18 | パケット転送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3849635B2 (ja) |
-
2002
- 2002-11-18 JP JP2002333029A patent/JP3849635B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003158545A (ja) | 2003-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3409966B2 (ja) | パケット交換機およびパケット転送制御方法 | |
JP3622312B2 (ja) | パケット交換機およびセル転送制御方法 | |
US5949757A (en) | Packet flow monitor and control system | |
US6907001B1 (en) | Packet switch for switching variable length packets in the form of ATM cells | |
US5453981A (en) | Method of controlling communication network incorporating virtual channels exchange nodes and virtual paths exchange nodes | |
JP3525656B2 (ja) | パケット交換機、および輻輳通知方式 | |
EP0512495B1 (en) | Switching node in a network with label multiplexed information | |
EP0864244B1 (en) | Apparatus and methods to change thresholds to control congestion in atm switches | |
US6011779A (en) | ATM switch queuing system | |
WO1997031461A1 (en) | High speed packet-switched digital switch and method | |
JP3632229B2 (ja) | Atm交換装置 | |
US6870854B1 (en) | Packet switching device and cell transfer method | |
US5862127A (en) | Method of controlling the peak cell rate spacing of multiplexed ATM traffic | |
Blau et al. | AXD 301: A new generation ATM switching system | |
JP3848962B2 (ja) | パケット交換機およびセル転送制御方法 | |
EP0884923B1 (en) | Packet switching network, packet switching equipment, and network management equipment | |
JP2000324111A (ja) | Atm交換機の輻輳制御方式 | |
JP3849635B2 (ja) | パケット転送装置 | |
JP3227133B2 (ja) | Atm交換機 | |
JP2682434B2 (ja) | 出力バッファ型atmスイッチ | |
JP3132842B2 (ja) | ラベル交換網におけるコネクションレス型通信方式とコネクション型通信方式との多重方式 | |
JP3097549B2 (ja) | Atmスイッチ | |
JP3632655B2 (ja) | Atm交換装置 | |
KR100478812B1 (ko) | 에이티엠 스위치 패브릭에서의 패킷 처리 제어 구조 및 방법 | |
JPH10322338A (ja) | Atmブロック転送ノード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050422 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060821 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |