JPH0432952A - 割込み制御装置 - Google Patents

割込み制御装置

Info

Publication number
JPH0432952A
JPH0432952A JP13138790A JP13138790A JPH0432952A JP H0432952 A JPH0432952 A JP H0432952A JP 13138790 A JP13138790 A JP 13138790A JP 13138790 A JP13138790 A JP 13138790A JP H0432952 A JPH0432952 A JP H0432952A
Authority
JP
Japan
Prior art keywords
processor
instructions
processing
interrupt
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13138790A
Other languages
English (en)
Inventor
Masayoshi Ono
大野 真義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP13138790A priority Critical patent/JPH0432952A/ja
Publication of JPH0432952A publication Critical patent/JPH0432952A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、各種の処理を実行する処理装置からプロセッ
サに向けてなされる割込みの制限を行なう割込み制御装
置に関する。
(従来の技術) 情報処理のシステムは、システムの総括的な制御管理を
行なうプロセッサや、キーボード及びデイスプレィ、さ
らには各種の処理装置、即ちディスク装置やプリンタ等
から構成される場合が一般的である。
これらの各種処理装置は、プロセッサからの命令を受入
れ、この命令に従った動作を実行することになる。また
、この命令に従った動作が終了した場合には、その旨を
プロセッサに割込みをかけて通知する0通常、命令の転
送及び割込みの発生は、情報伝送路をその都度占有して
実行され、さらに、ある処理が複数の命令の実行により
完結する場合には、命令の転送、割込みといった動作が
何度か繰返されることになる。計算機システムの内、こ
のような割込みの制御に係る構成を、ここでは割込み制
御装置と呼ぶことにする。
第2図に、従来の割込み制御装置の説明図を示す。
図において、プロセッサ1には、情報伝送路(パスライ
ン)2及び伝送路2a、2bを・介して処理装置3が接
続されている。
プロセッサ1は、処理装置3の制御管理を行なうもので
ある。情報伝送路2及び伝送路2a。
2bは、各種制御情報やデータ等を伝送する信号線であ
る。処理装置3は、プロセッサ1の制御により所定の処
理、例えばディスク装置の場合には書込み及び読出しを
実行するものである。
処理装置3には、この処理装置3の動作制御を行なう装
置制御部5と、装置制御部5の制御により各種処理を実
行する処理機構6と、プロセッサ1への割込み発生の制
御を行なう割込マスク手段7が設けられている。割込み
マスク手段7には、フリップフロップ8とアンドゲート
9が設けられている。プロセッサ1と処理装置3は、そ
れぞれ伝送路2a、2bを介して情報伝送路2に接続さ
れている。
処理装置3において、装置制御部5からは、処理機構6
に向けて処理制御信号101が、割込みマスク手段7に
向けて割込み制御信号102が出力されている。処理機
構6からは、割込みマスク手段7のフリップフロップ8
のセット(S)端子に向けて割込み信号103が出力さ
れる。また、フリップフロップ8の出力(Q)端子の出
力はアンドゲート9の一方の入力端子に入力され、さら
にアンドゲート9の出力端子から情報伝送路2に向けて
割込み信号104が出力される。なお、この割込み信号
104は、実際には伝送路2bを介して情報伝送路2に
出力される。フリップフロップ8のリセット(R)端子
及びアンドゲート9の他方の入力端子には、それぞれマ
スク制御信号102に基づいた、リセット信号RST及
びマスク信号MSが入力される。装置制御部5と情報伝
送路2の間では制御信号105が伝送される。この制御
信号105は、実際には伝送路2bを介して伝送される
。また、伝送N2bと処理機構6との間は、各種データ
を伝送するデータ線106が設けられている。
処理制御信号101は、装置制御部5が処理機構6を制
御するための各種制御情報からなるもので、例えば各種
の命令コードやパラメータ等からなるものである。割込
み制御信号102は、フリップフロップ8をリセットす
るためのリセット信号RSTや、プロセッサ1が割込み
を受付けられない状態にある場合に割込み信号の出力を
制限(マスク)するためのマスク信号MS等からなる信
号である0割込み信号103は、処理機構6が処理制御
信号101に基づいた命令実行を行なった場合、その終
了をプロセッサlに通知す“るための信号である。この
信号は、フリップフロップ8に保持され、さらにアンド
ゲート9に出力される。割込み信号104は、マスク信
号MSが無効(ハイレベル)の場合にアンドゲート9か
ら出力される割込み信号103に対応する信号である。
ここで、処理装置3がディスク装置である場合を例に、
第3図を参照しながら各部の動作説明を行なう。
第3図は、従来の動作説明図である。
なお、プロセッサ1は割込みを随時受付けられる状態で
あるものとする。従って装置制御部5は、プロセッサ1
の制御により予めマスク信号MSの無効状態のセット及
びリセット信号R3Tによるフリップフロップ8のリセ
ットを行なう割込み制御信号102を出力したものとす
る。
さて、プロセッサ1に処理装置3を用いた処理を実行す
る処理要求(例えばディスク装置の読出し処理)が発生
すると、プロセッサ1は処理装置3に向けて一群の命令
を出力することになる。
この場合のプロセッサ1は、まず初めに処理装置3に向
けて、読出そうとするファイルが処理装置3内の記憶媒
体上に存在するか否か及び存在した場合その格納位置(
物理領域)を検索する検索命令(シーク命令)を出す。
この命令の実行が完了するとプロセッサ1は、このシー
ク命令の結果把握された物理領域を通知させる物理領域
通知命令を出す。次に、この通知された物理領域の続出
を指示する読出し命令を出す。そしてこの読出したファ
イルの内容をプロセッサ1に通知させるファイル内容通
知命令を出す等の処理を順次行なうものとする。
これらの命令は制御信号105として装置制御部5に通
知される(ステップSl)。通知を受けた装置制御部5
は制御信号を解析して得た各種命令を処理制御信号10
1として処理機構6に通知する。処理機構6は、処理制
御信号101の示す各種命令に対応する処理を実行する
(ステップS2)。そして処理機構6は処理が完了する
と割込み信号103を出力する(ステップS3)。この
割込み信号103により出力端子Qの出力がハイレベル
になりアンドゲートに入力する。アンドゲート9では、
マスク信号MSが無効状態、即ちハイレベルのために割
込み信号104が出力されるこの割込み信号104は、
情報伝送路2を介してプロセッサ1に供給される。プロ
セッサlではこの割込みを受付けると(ステップS4)
、割込み理由を解析する等の割込み処理を実行し、この
解析が完了するとフリップフロップ8をリセットするた
めの割込み制御信号102を発生させるため制御信号等
の出力を実行する(ステップS5)。そして一群の命令
の内の次の命令(命令2)の出力を行なう(ステップS
6)。以後同様に、ステップS7からステップSllが
実行され、一群の命令の内の最後の命令(命令n)が処
理されると(ステップ512) ステップS13〜ステ
ツプS15が実行され、プロセッサ1では実行すべき命
令が無くなったことを把握して処理を終了する。
(発明が解決しようとする課題) さて、以上の説明のように、従来の処理装置3は、一群
の命令を構成する各命令が実行される度に、割込みを受
付けた後、次に実行すべき命令を通知するといった処理
が繰返されることになる。
このため、プロセッサ1は、処理装置3以外の他の処理
を実行していた場合には、その処理が頻繁に中断される
ことになり、プロセッサ1の稼動効率の低下を招いてい
た。また、処理装置3においても1つの命令を実行する
たびにプロセッサ1への割込みを行なって割込み理由の
解析を実行させるため、速やかに新たな命令の実行がで
き無いといった問題が生じていた。
本発明は以上の点に着目してなされたもので、プロセッ
サの動作が頻繁に中断するといった事態を回避し、さら
には処理装置が速やかに一群の命令の実行を完了するこ
とのできる割込み制御装置を提供することを目的とする
ものである。
(課題を解決するための手段) 本発明の割込み制御装置は、プロセッサと、前記プロセ
ッサに情報伝送路を介して接続され、前記プロセッサの
制御により所定の処理を実行する処理装置とを備えたも
のにおいて、前記プロセッサは、前記処理装置に対して
前記所定の処理を実行するための一群の命令と命令数を
通知する処理通知手段を備え、前記処理装置には、前記
プロセッサから通知された前記一群の命令を蓄積する命
令バッファ手段と、前記命令を前E命令バッファ手段か
ら読出して実行する処理機構と、前記処理機構が1つの
命令を実行する度に出力する割込み信号を受入れる割込
みマスク手段が設けられ、前記割込みマスク手段は、前
記割込み信号を受入れる度に変更される前記命令数を監
視して、当該命令数が所定数になったとき前記割込み信
号を前記プロセッサに出力するものである。
(作用) この装置は、プロセッサに設けられた処理通知手段によ
り、処理を完結させるために必要な一群の命令と命令数
を予め処理装置に通知する。処理装置の命令バッファ手
段21は、一群の命令の格納を行ない。一方、割込みマ
スク手段は、例えば一群の命令の実行の度に減算される
命令数を監視し、この命令数が例えばOになった場合の
み割込み信号をプロセッサに出力する。これにより、一
群の命令の各命令が完了する度に処理機構から出力され
る割込み信号をプロセッサに出力する事態を減少させる
(実施例) 第1図に、本発明の割込み制御装置の説明図を示す。
図において、プロセッサ1には、情報伝送路(パスライ
ン)2及び伝送路2a、2bを介して処理装置3が接続
されている。
プロセッサ1は、処理装置3の制御管理を行なうもので
ある。情報伝送路2は、各種制御情報やデータ等を伝送
する信号線である。処理装置3は、プロセッサ1の制御
により所定の処理、例えばディスク装置の場合には書込
み及び読出しを実行するものである。
プロセッサ1には、処理装置3がある処理を完結するの
に必要な一群の命令と、命令数を通知する処理通知手段
20が設けられている。
処理装置3には、この処理装置3の動作制御を行なう装
置制御部5と、装置制御部5の制御により各種処理を実
行する処理機構6と、プロセッサ1から通知される一群
の命令を蓄積し、順次処理機構6へ出力する命令バッフ
ァ手段21と、プロセッサ1への割込み発生の制御を行
なう割込みマスク手段22が設けられている。
命令バッファ手段21にはバッファメモリ31とバッフ
ァ制御部32が設けられている。バッファメモリ31は
、プロセッサlから通知される一群の命令を個別に格納
するFIFO形式のRAM等からなるものである。バッ
ファ制御部32は、メモリ制御線MCを介してバッファ
メモリ31の書込み及び読出しの制御を行なうものであ
る。
割込みマスク手段22には、フリップフロップ8とアン
ドゲート9,35、そして命令数カウンタ36が設けら
れている。命令数カウンタ36は、プロセッサ1から通
知された命令数を格納する記憶装置からなるものである
処理装置3において、装置制御部5からは、命令バッフ
ァ手段21のバッファ制御部32に向けて処理制御信号
101が、割込みマスク手段22に向けて割込み制御信
号102が出力されている。
バッファ制御部32と処理機構6との間には、処理制御
信号101aが伝送されている。またバッファメモリ3
1から処理機構6に向けて、命令信号200が伝送され
ている。処理機構6からバッファ制御部32、命令カウ
ンタ36、そしてアンドゲートの一方の入力に向けて、
割込み信号103が出力されている。命令カウンタ36
からアンドゲート35の他方の入力及びバッファ制御部
32にはカウント信号O8が出力されている。アンドゲ
ート35の出力信号はフリップフロップ8のS端子に入
力されいる。フリップフロップ8のQ端子の出力信号は
アンドゲート9の一方の入力端子に入力されいる。アン
ドゲート9の出力端子からは割込み信号104が出力さ
れている。フリップフロップ8のR端子及びアンドゲー
ト9の他方の入力端子には、それぞれマスク制御信号1
02に基づいた、リセット信号RST及びマスク信号M
Sが入力される。
処理制御信号101aは、バッファ制御部32が処理制
御信号101に基づいて処理機構6を制御する信号であ
る。命令信号200は、バッファメモリ31から読出さ
れる命令コードからなるものである。カウント信号O8
は、命令カウンタ36の内容がOになった場合に有効状
態(ハイレベル)になる信号である。また、伝送路2b
とバッファメモリ31、命令カウンタ36との間は、各
種データを伝送するデータ線201が設けられている。
以上の構成の割込み制御装置の動作を、第4図を参照し
ながら説明する。
第4図は、本発明に係る動作説明図である。
なお、プロセッサ1は割込みを随時受付けられる状態で
あるものとする。従って装置制御部5は、プロセッサ1
の制御により予めマスク信号MSの無効状態のセット及
びリセット信号RSTによるフリップフロップ8のリセ
ットを行なう割込み制御信号102を出力したものとす
る。また、バッファメモリ31及び命令カウンタ36も
初期化がなされているものとする。
さて、プロセッサ1に処理装置3を用いた処理を実行す
る処理要求(例えばディスク装置の読出し処理)が発生
すると、プロセッサ1は処理装置3に向けて一群の命令
を出力することになる。
この場合のプロセッサlの処理通知手段20は、装置制
御部5に向けて一群の命令と命令数を通知する旨の制御
信号105を出力する。これにより、データ線201を
介して、命令カウンタ36に命令数が格納され(ステッ
プS1)、バッファメモリ31には一群の命令(n個の
命令)が格納される(ステップ83〜S8)。
一方、装置制御部5は、プロセッサ1から通知を受ける
と、処理制御信号101をバッファ制御部32に向けて
出力する。バッファ制御部32は、処理機構6に向けて
処理制御信号101aを出力して処理機構6を起動し、
バッファメモリ31の読出しを行なわせる。この場合、
まず初めに命令1が読出され、処理1が実行される(ス
テップS9)。なおバッファ制御部32は、バッファメ
モリ31の内容が読出されると、バッファメモリ31の
内容をシフトさせる。即ち今迄命令lが格納されていた
領域に命令2を格納し、命令2が格納されていた領域に
命令3を格納する。処理機構6はこの処理1が完了する
と、割込み信号103を出力することになる(ステップ
510)。この割込み信号を受入れた命令カウンタ36
は、命令数の変更(この場合減算)を行ない、その内容
が所定数(この場合“0”)であるか否かを判断し、0
でなければカウント信号O8を無効にして出力する(ス
テップ511)。また、バッファ制御部32は、割込み
信号103が入力した場合、カウント信号O8の状態を
把握し、無効状態の場合には処理制御信号101aを再
び出力しくステップ512)、処理機構6に命令2(処
理2)を実行させる(ステップ513)。
以後同様に、ステップS14からステップS18までが
実行される。
さて、n個の一群の命令が完了して、ステップS18に
おいて終了割込みが発生すると、命令カウンタ36の内
容がOになる。従って、命令カウンタ36はカウント信
号C8を有効に設定して出力する。これにより、アンド
ゲート35の出力端子がハイレベルになり、フリップフ
ロップ8のQ端子がハイレベルになる。従ってアンドゲ
ート9の出力端子からは、割込み信号104が出力され
プロセッサ1に通知される。プロセッサ1は、割込み信
号を受付けると(ステップ520)、処理装置3をアク
セスして実行すべき命令が無くなったこと、即ち一群の
命令が完結したことを把握して処理を終了する。
以上のように、処理機構6からは一群の命令の内、個々
の命令の実行が完了するたび割込み信号103が出力さ
れるが、実行すべき一群の命令が残っている場合には割
込みマスク手段22、即ち命令カウンタ36の出力する
カウント信号C8により割込み信号103をマスクし、
割込み信号104がプロセッサ1に出力されないように
する。
本発明は以上の実施例に限定されない。
実施例では処理装置3をディスク装置を例に、また読出
し処理の場合を例に説明を行なったが、特にディスク装
置の読出し処理に限定されるものでなく、例えばプリン
タの印字処理等の場合にも同様の処理を行なうことがで
きる。また、命令カウンタ36は必ずしも割込みマスク
手段22に設けられる必要はなく、例えばバッファメモ
リ31の所定の領域を命令数の格納に利用し、割込み信
号103の出力されるタイミングでこの命令数を変更さ
せてもよい。
(発明の効果) 以上説明の割込み制御装置は、一群の命令と命令数を処
理装置を処理装置が受取り、これら一群の命令の全てを
実行するまでプロセッサへの割込みが発生しないため、
プロセッサは、頻繁に割込みを受は処理が中断するとい
った事態を減少させることができる。このためプロセッ
サの稼動効率が下がる事態を回避することができる。
また、処理装置は1つの命令を実行する度にプロセッサ
から新たな命令の通知を受ける必要が無いため速やかに
一群の命令を完了させることができる。
【図面の簡単な説明】
第1図は本発明に係る割込み制御装置の説明図、第2図
は従来の割込み制御装置の説明図、第3図は従来の動作
説明図、第4図は本発明に係る動作説明図である。 l・・・プロセッサ、3・・・処理装置、6・・・処理
機構、20・・・処理通知手段、21・・・命令バ・ソ
ファ手段、22・・・割込みマスク手段。 プロセンサ側 プロセンサ側 4全カランl バシファメモリ 又理機構

Claims (1)

  1. 【特許請求の範囲】 プロセッサと、 前記プロセッサに情報伝送路を介して接続され、前記プ
    ロセッサの制御により所定の処理を実行する処理装置と
    を備えたものにおいて、 前記プロセッサは、 前記処理装置に対して前記所定の処理を実行するための
    一群の命令と命令数を通知する処理通知手段を備え、 前記処理装置には、 前記プロセッサから通知された前記一群の命令を蓄積す
    る命令バッファ手段と、 前記命令を前記命令バッファ手段から読出して実行する
    処理機構と、 前記処理機構が1つの命令を実行する度に出力する割込
    み信号を受入れる割込みマスク手段が設けられ、 前記割込みマスク手段は、 前記割込み信号を受入れる度に変更される前記命令数を
    監視して、当該命令数が所定数になったとき前記割込み
    信号を前記プロセッサに出力することを特徴とする割込
    み制御装置。
JP13138790A 1990-05-23 1990-05-23 割込み制御装置 Pending JPH0432952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13138790A JPH0432952A (ja) 1990-05-23 1990-05-23 割込み制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13138790A JPH0432952A (ja) 1990-05-23 1990-05-23 割込み制御装置

Publications (1)

Publication Number Publication Date
JPH0432952A true JPH0432952A (ja) 1992-02-04

Family

ID=15056771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13138790A Pending JPH0432952A (ja) 1990-05-23 1990-05-23 割込み制御装置

Country Status (1)

Country Link
JP (1) JPH0432952A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007037712A (ja) * 2005-08-02 2007-02-15 Key Tranding Co Ltd 容器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007037712A (ja) * 2005-08-02 2007-02-15 Key Tranding Co Ltd 容器

Similar Documents

Publication Publication Date Title
US5388219A (en) Efficient channel and control unit for host computer
US4901232A (en) I/O controller for controlling the sequencing of execution of I/O commands and for permitting modification of I/O controller operation by a host processor
EP0446077B1 (en) A control system for multi-processor system
EP0013740B1 (en) Data processing apparatus having a system reset capability
JPH0432952A (ja) 割込み制御装置
JPH04232559A (ja) システムのプロセッサ間対話方法及び該方法を実施するためのシステム
JPH06324861A (ja) Cpu制御システム及び制御方法
JPH09218859A (ja) マルチプロセッサ制御システム
JPS6148741B2 (ja)
JPH03144705A (ja) プログラマブルコントローラの動作状態監視装置
JPS63132362A (ja) コマンド動作制御方式
JP2002278753A (ja) データ処理システム
JPH0418658A (ja) 機能分散型計算機システム
JPS6111867A (ja) インタフエ−ス制御における異常処理方式
EP0375900A2 (en) Computer system
JPH0628127A (ja) プリンタ装置
JPH02730B2 (ja)
JPH0424733B2 (ja)
JPH0488456A (ja) チャネル制御装置
JPS6160161A (ja) マルチプロセツサシステム
JPS62212756A (ja) チヤネル制御方式
JPH0690698B2 (ja) チャネル装置制御方式
JPH03231350A (ja) マルチプロセッサ制御装置
JPS61131154A (ja) デ−タ転送制御方式
JPH0830465A (ja) メッセージ駆動型のマルチタスクシステム