JPH04323860A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04323860A JPH04323860A JP3092511A JP9251191A JPH04323860A JP H04323860 A JPH04323860 A JP H04323860A JP 3092511 A JP3092511 A JP 3092511A JP 9251191 A JP9251191 A JP 9251191A JP H04323860 A JPH04323860 A JP H04323860A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- ground
- layer
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 230000002238 attenuated effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に関し
、特に電源配線および接地配線に関する。
、特に電源配線および接地配線に関する。
【０００２】
【従来の技術】従来の半導体集積回路のマスクパターン
は、トランジスタなどの論理素子が集合し１つの機能を
構成する領域（以後これをユニットと呼ぶ）と、これら
の素子の存在しない配線領域から成り立っており、図２
に示すように、電源配線７，接地配線９は、それぞれ電
源パッド７ｐ，接地パッド９ｐより引き出され、配線領
域を通ってユニットＡ〜Ｅに供給されている。
は、トランジスタなどの論理素子が集合し１つの機能を
構成する領域（以後これをユニットと呼ぶ）と、これら
の素子の存在しない配線領域から成り立っており、図２
に示すように、電源配線７，接地配線９は、それぞれ電
源パッド７ｐ，接地パッド９ｐより引き出され、配線領
域を通ってユニットＡ〜Ｅに供給されている。
【０００３】これらの電源配線７，接地配線９は、電流
の変化に耐えられるように極めて抵抗の低い金属配線に
よって引き廻されている。このため、電源配線や接地配
線にノイズが乗ってしまうと、ノイズはほとんど吸収さ
れることなく各ユニットに伝達されてしまう。
の変化に耐えられるように極めて抵抗の低い金属配線に
よって引き廻されている。このため、電源配線や接地配
線にノイズが乗ってしまうと、ノイズはほとんど吸収さ
れることなく各ユニットに伝達されてしまう。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
集積回路においては、電源配線や接地配線にノイズを吸
収する手段が設けられていないため、これらの配線にノ
イズが乗るとそのままユニットに伝達され、誤動作を起
こす原因となっていた。
集積回路においては、電源配線や接地配線にノイズを吸
収する手段が設けられていないため、これらの配線にノ
イズが乗るとそのままユニットに伝達され、誤動作を起
こす原因となっていた。
【０００５】
【課題を解決するための手段】本発明の半導体集積回路
は、半導体チップの配線領域に、一方の電極が接地配線
に接続され、他方の電極が電源配線に接続されたコンデ
ンサーを設けたというものである。
は、半導体チップの配線領域に、一方の電極が接地配線
に接続され、他方の電極が電源配線に接続されたコンデ
ンサーを設けたというものである。
【０００６】
【実施例】図１（ａ）は本発明の一実施例を示す半導体
チップの平面図、図１（ｂ）は図１（ａ）のＸ−Ｘ線断
面図である。
チップの平面図、図１（ｂ）は図１（ａ）のＸ−Ｘ線断
面図である。
【０００７】ユニットＡとユニットＢの間の配線領域は
、電源配線７，接地配線９，信号配線１１−１〜１１−
４によってその面積が決定される。この配線領域で、ポ
リシリコン膜などの下層配線層６とＮ型拡散層２は、ゲ
ート酸化膜５を誘電体としてコンデンサーを形成してい
る。このコンデンサーの一方の電極であるＮ型拡散層２
はＮ＋ 型拡散層３とコンタクトホール１０により接地
配線９に接続され、他方の電極である下層配線層６はコ
ンタクトホール８により、電源配線７に接続されている
。
、電源配線７，接地配線９，信号配線１１−１〜１１−
４によってその面積が決定される。この配線領域で、ポ
リシリコン膜などの下層配線層６とＮ型拡散層２は、ゲ
ート酸化膜５を誘電体としてコンデンサーを形成してい
る。このコンデンサーの一方の電極であるＮ型拡散層２
はＮ＋ 型拡散層３とコンタクトホール１０により接地
配線９に接続され、他方の電極である下層配線層６はコ
ンタクトホール８により、電源配線７に接続されている
。
【０００８】このコンデンサーによって、電源配線に乗
ったノイズを接地点に吸収させることが出来、又接地配
線に乗ったノイズを電源に吸収させることが出来、ノイ
ズを減衰させることが出来る。この様なコンデンサーは
、チップ上の配線領域で電源配線と接地配線が存在する
所には、チップの面積を変えることなくどこにでも作成
出来る。
ったノイズを接地点に吸収させることが出来、又接地配
線に乗ったノイズを電源に吸収させることが出来、ノイ
ズを減衰させることが出来る。この様なコンデンサーは
、チップ上の配線領域で電源配線と接地配線が存在する
所には、チップの面積を変えることなくどこにでも作成
出来る。
【０００９】この実施例はＣＭＯＳ ＩＣに本発明を
適用したものである。
適用したものである。
【００１０】
【発明の効果】以上説明したように、本発明は、配線領
域に、電源配線と接地配線に接続するコンデンサーを設
けることにより、電源配線や接地配線に乗るノイズを吸
収し、半導体集積回路の誤動作を防ぐことが出来る。
域に、電源配線と接地配線に接続するコンデンサーを設
けることにより、電源配線や接地配線に乗るノイズを吸
収し、半導体集積回路の誤動作を防ぐことが出来る。
【００１１】また、コンデンサーに充電された電荷によ
り、電源配線や接地配線の電位の変動をおさえることが
出来、より安定な電源電位，接地電位を供給することが
出来る。そのうえ、この様なコンデンサーを作成しても
、チップ面積を増大させることもない。
り、電源配線や接地配線の電位の変動をおさえることが
出来、より安定な電源電位，接地電位を供給することが
出来る。そのうえ、この様なコンデンサーを作成しても
、チップ面積を増大させることもない。
【図１】本発明の一実施例を示す半導体チップの平面図
（図１（ａ））および断面図（図１（ｂ））である。
（図１（ａ））および断面図（図１（ｂ））である。
【図２】半導体集積回路における配線のレイアウト例を
示す平面図である。
示す平面図である。
１ Ｐ型シリコン基板
２ Ｎ型拡散層
３ Ｎ＋ 型拡散層
４ フィールド酸化膜
５ 層間絶縁膜
６ 下層配線層
７ 電源配線
７ｐ 電源パッド
８ コンタクトホール
９ 接地配線
９ｐ 接地パッド
１０ コンタクトホール
１１−１〜１１−４ 信号配線
Ａ〜Ｅ ユニット
Claims (1)
- 【請求項１】 半導体チップの配線領域に、一方の電
極が接地配線に接続され、他方の電極が電源配線に接続
されたコンデンサーを設けたことを特徴とする半導体集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3092511A JPH04323860A (ja) | 1991-04-24 | 1991-04-24 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3092511A JPH04323860A (ja) | 1991-04-24 | 1991-04-24 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04323860A true JPH04323860A (ja) | 1992-11-13 |
Family
ID=14056344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3092511A Pending JPH04323860A (ja) | 1991-04-24 | 1991-04-24 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04323860A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690913B2 (en) | 2001-12-20 | 2004-02-10 | Kabushiki Kaisha Toshiba | Correction support apparatus, correction support method, correction support program, and correction support system |
| JP2006066823A (ja) * | 2004-08-30 | 2006-03-09 | Fujitsu Ltd | 半導体装置 |
-
1991
- 1991-04-24 JP JP3092511A patent/JPH04323860A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690913B2 (en) | 2001-12-20 | 2004-02-10 | Kabushiki Kaisha Toshiba | Correction support apparatus, correction support method, correction support program, and correction support system |
| JP2006066823A (ja) * | 2004-08-30 | 2006-03-09 | Fujitsu Ltd | 半導体装置 |
| JP4587746B2 (ja) * | 2004-08-30 | 2010-11-24 | 富士通セミコンダクター株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7763941B2 (en) | Integrated circuit device having input/output electrostatic discharge protection cell equipped with electrostatic discharge protection element and power clamp | |
| US4672584A (en) | CMOS integrated circuit | |
| JPH1084083A (ja) | 静電気保護回路を備えた半導体装置 | |
| JP4295370B2 (ja) | 半導体素子 | |
| JPH1065146A (ja) | 半導体集積回路装置 | |
| JPH04323860A (ja) | 半導体集積回路 | |
| JP2001028423A (ja) | 半導体集積回路装置 | |
| JPS59144171A (ja) | 半導体集積回路装置 | |
| JPH03248554A (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JP2508968B2 (ja) | 半導体装置 | |
| US20020008303A1 (en) | Semiconductor device | |
| JP3211871B2 (ja) | 入出力保護回路 | |
| JP3010911B2 (ja) | 半導体装置 | |
| KR20030093115A (ko) | 반도체 집적 회로 장치 | |
| JP2533855B2 (ja) | 半導体集積回路装置 | |
| JP3038896B2 (ja) | 半導体装置 | |
| JPH05175519A (ja) | 半導体装置 | |
| JP3134443B2 (ja) | 半導体入力保護装置 | |
| KR100291540B1 (ko) | 입/출력보호회로 | |
| JPH0532908B2 (ja) | ||
| JPS63143843A (ja) | 半導体集積回路電源配線装置 | |
| JP2834186B2 (ja) | 半導体装置 | |
| JPS59154056A (ja) | 半導体装置 | |
| JPS62211945A (ja) | 半導体装置 | |
| JP2680846B2 (ja) | 半導体記憶装置 |