JP7241482B2 - 配線オープン検出回路 - Google Patents
配線オープン検出回路 Download PDFInfo
- Publication number
- JP7241482B2 JP7241482B2 JP2018130394A JP2018130394A JP7241482B2 JP 7241482 B2 JP7241482 B2 JP 7241482B2 JP 2018130394 A JP2018130394 A JP 2018130394A JP 2018130394 A JP2018130394 A JP 2018130394A JP 7241482 B2 JP7241482 B2 JP 7241482B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- diode
- open
- test bus
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/67—Testing the correctness of wire connections in electric apparatus or circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/54—Testing for continuity
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
まず、第1の実施形態に係る配線オープン検出回路について、図面を参照して説明する。図1は配線オープン検出回路を示す回路図である。
次に、第2の実施形態に係る配線オープン検出回路に係るについて、図面を参照して説明する。図4は配線オープン検出回路を示す回路図である。
次に、第3の実施形態に係る配線オープン検出回路に係るについて、図面を参照して説明する。図7は配線オープン検出回路を示す回路図である。
次に、第4の実施形態に係る配線オープン検出回路に係るについて、図面を参照して説明する。図8は配線オープン検出回路を示す回路図である。
(付記1)
第1配線の一端に接続され、信号処理した信号を前記第1配線に出力する信号処理回路と、
前記第1配線の他端に接続される第1電極と、
第1ビアを介して前記第1電極に接続され、前記第1電極よりも上層の第2電極と、
前記第1電極と同一層に形成され、第2のビアを介して前記第2電極に接続される第3電極と、
一端が前記第3電極に接続されるダイオードと、
一端が前記ダイオードの他端に接続されるテストバスと、
前記テストバスの他端に接続され、前記テストバスを介して前記ダイオードの他端に第1電圧を印加し、前記第1配線に流れる電流の変化を検出して前記第3電極から前記第1配線までの配線がオープンか否かを判定するオープン判定回路と、
を有する配線オープン検出回路。
第1配線の一端に接続され、信号処理した信号を前記第1配線に出力する信号処理回路と、
前記第1配線の他端に接続される第1電極と、
第1ビアを介して前記第1電極に接続され、前記第1電極よりも上層の第2電極と、
前記第1電極と同一層に形成され、第2のビアを介して前記第2電極に接続される第3電極と、
前記第1電極と同一層に形成される第4電極と、
第3ビアを介して前記第4電極に接続され、前記第4電極よりも上層の第5電極と、
前記第4電極と同一層に形成され、第4のビアを介して前記第5電極に接続される第6電極と、
一端が前記第3電極に接続され、他端が前記第6電極に接続されるダイオードと、
一端が前記第4電極に接続されるテストバスと、
前記テストバスの他端に接続され、前記テストバスを介して前記ダイオードの他端に第1電圧を印加し、前記第4電極から前記第1配線に流れる電流の変化を検出して前記第4電極から前記第1配線までの配線がオープンか否かを判定するオープン判定回路と、
を有する配線オープン検出回路。
2 アナログ・デジタルコンバータ
100~104、100a、101a、103a 配線オープン検出回路
BUFF1、BUFF2 バッファ
C1~C4、Cn-1、Cn キャパシタ
ChipA、ChipB 集積回路チップ
D1~D4、Dn-1、Dn、D11、D12、D21、D22、D31~D34、D3n-1、D3n、D1a、D41~D43 ダイオード
DNK1~DNK3、DNK11~DNK14、DNK21、DNK22 電極
DRIV1~DRIV4、DRIVn-1、DRIVn ドライバ
Itest 電流
NMT1、NMT11,NMT12 MOSトランジスタ
MW1~MW4、MWn-1、MWn、MW11、MW21 配線
PAD1~PAD4、PADn-1、PADn、PAD11~PAD14、PAD1a 端子
PMT1、PMT11、PMT12 MOSトランジスタ
R1~R4、Rn-1、Rn 抵抗
Sin 入力信号
Sout 出力信号
SW1、SW2 スイッチ
TB、TB1、TB2、TB11、TB12、TB21、TB22,TBa、TB31~TB33 テストバス
VDD1 電源(高電位側電源)
VIA1、VIA2、VIA11~VIA14 ビア
Vss 接地電位(低電位側電源)
Vtb、Vtb1、Vtb2、Vtb3 テストバス印加電圧
Claims (6)
- 第1配線の一端に接続され、信号処理した信号を前記第1配線に出力する信号処理回路と、
前記第1配線の他端に接続される端子と、
カソードが前記端子に接続される第1ダイオードと、
一端が前記第1ダイオードのアノードに接続される第1テストバスと、
前記第1テストバスの他端に接続され、前記第1テストバスを介して前記第1ダイオードのアノードに電圧を印加する第1オープン判定回路と、
前記端子に接続される第2配線と、
カソードが前記第2配線に接続される第2ダイオードと、
一端が前記第2ダイオードのアノードに接続される第2テストバスと、
前記第2テストバスの他端に接続され、前記第2テストバスを介して前記第2ダイオードのアノードに電圧を印加する第2オープン判定回路を具備し、
前記第1及び第2オープン判定回路が印加する前記電圧は、通常動作時では接地電圧を印加し、第1配線オープンテストのとき、前記第1ダイオードの順方向電圧よりも大きな正の電圧である第1電圧を第1ダイオードに印加し、前記第2ダイオードに接地電圧を印加し、第2配線オープンテストのとき、前記第2ダイオードの順方向よりも大きな正の電圧である第2電圧を第2ダイオードに印加し、前記第1ダイオードに接地電圧を印加する
ことを特徴とする配線オープン検出回路。 - 第1配線の一端に接続され、信号処理した信号を前記第1配線に出力する信号処理回路と、
前記第1配線の他端に接続される端子と、
アノードが前記端子に接続される第1ダイオードと、
一端が前記第1ダイオードのカソードに接続される第1テストバスと、
前記第1テストバスの他端に接続され、前記第1テストバスを介して前記第1ダイオードのカソードに電圧を印加する第1オープン判定回路と、
前記端子に接続される第2配線と、
アノードが前記第2配線に接続される第2ダイオードと、
一端が前記第2ダイオードのカソードに接続される第2テストバスと、
前記第2テストバスの他端に接続され、前記第2テストバスを介して前記第2ダイオードのカソードに電圧を印加する第2オープン判定回路を具備し、
前記第1及び第2オープン判定回路が印加する前記電圧は、通常動作時では接地電圧を印加し、第1配線オープンテストのとき、前記第1ダイオードの耐圧よりも大きな正の第1電圧を印加し、前記第2ダイオードに接地電圧を印加し、第2配線オープンテストのとき、前記第2ダイオードの耐圧よりも大きな正の第2電圧を印加し、前記第1ダイオードに接地電圧を印加する
ことを特徴とする配線オープン検出回路。 - 前記信号処理回路は、出力側が前記第1配線に接続されるドライバを含む
ことを特徴とする請求項1又は2に記載の配線オープン検出回路。 - 前記信号処理回路は、出力側が前記第1配線に接続される出力バッファを含む
ことを特徴とする請求項1又は2に記載の配線オープン検出回路。 - 前記第1配線は、配線長が1mm以上の金属配線である
ことを特徴とする請求項1乃至4のいずれか1項に記載の配線オープン検出回路。 - 前記第2配線は、ビア及び電極を少なくともいずれか1つ含む金属配線である
ことを特徴とする請求項1乃至5のいずれか1項に記載の配線オープン検出回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018130394A JP7241482B2 (ja) | 2018-07-10 | 2018-07-10 | 配線オープン検出回路 |
US16/266,135 US10942225B2 (en) | 2018-07-10 | 2019-02-04 | Wiring open detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018130394A JP7241482B2 (ja) | 2018-07-10 | 2018-07-10 | 配線オープン検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020008444A JP2020008444A (ja) | 2020-01-16 |
JP7241482B2 true JP7241482B2 (ja) | 2023-03-17 |
Family
ID=69140234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018130394A Active JP7241482B2 (ja) | 2018-07-10 | 2018-07-10 | 配線オープン検出回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10942225B2 (ja) |
JP (1) | JP7241482B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001296330A (ja) | 2000-04-11 | 2001-10-26 | Fujitsu Ltd | 断線位置検出機能を備えた電子機器及び断線位置検出方法 |
JP2003029296A (ja) | 2001-07-13 | 2003-01-29 | Toshiba Corp | アレイ基板及びその検査方法並びに液晶表示装置 |
JP2005017099A (ja) | 2003-06-26 | 2005-01-20 | Renesas Technology Corp | マルチチップモジュール |
JP2007147330A (ja) | 2005-11-24 | 2007-06-14 | Fujifilm Corp | 半導体チップおよびその試験方法 |
US20110204910A1 (en) | 2008-11-14 | 2011-08-25 | Teradyne, Inc. | Method and apparatus for testing electrical connections on a printed circuit board |
JP2012042226A (ja) | 2010-08-12 | 2012-03-01 | Rohm Co Ltd | 半導体装置およびその試験方法 |
JP2012127803A (ja) | 2010-12-15 | 2012-07-05 | Denso Corp | 半導体集積回路 |
JP2014095687A (ja) | 2012-10-12 | 2014-05-22 | Institute Of National Colleges Of Technology Japan | はんだ接続部の検査回路および方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4056773A (en) * | 1976-08-25 | 1977-11-01 | Sullivan Donald F | Printed circuit board open circuit tester |
JPH03225233A (ja) * | 1990-01-31 | 1991-10-04 | Hitachi Ltd | 3線式被測定抵抗体のバーンアウト回路 |
US5124660A (en) * | 1990-12-20 | 1992-06-23 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
US6614253B2 (en) * | 2001-08-03 | 2003-09-02 | Northrop Grumman Corporation | On-circuit board continuity tester |
US7030623B1 (en) * | 2004-02-03 | 2006-04-18 | Kevin Carpenter | Electrical short tracing apparatus and method |
JP4337983B2 (ja) | 2005-02-17 | 2009-09-30 | 国立大学法人 東京大学 | 混在型半導体集積回路及びその製造方法 |
JP2010221372A (ja) | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | Memsデバイス及びその検査方法 |
US9043623B2 (en) * | 2012-05-07 | 2015-05-26 | Tesla Motors, Inc. | Host initiated state control of remote client in communications system |
-
2018
- 2018-07-10 JP JP2018130394A patent/JP7241482B2/ja active Active
-
2019
- 2019-02-04 US US16/266,135 patent/US10942225B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001296330A (ja) | 2000-04-11 | 2001-10-26 | Fujitsu Ltd | 断線位置検出機能を備えた電子機器及び断線位置検出方法 |
JP2003029296A (ja) | 2001-07-13 | 2003-01-29 | Toshiba Corp | アレイ基板及びその検査方法並びに液晶表示装置 |
JP2005017099A (ja) | 2003-06-26 | 2005-01-20 | Renesas Technology Corp | マルチチップモジュール |
JP2007147330A (ja) | 2005-11-24 | 2007-06-14 | Fujifilm Corp | 半導体チップおよびその試験方法 |
US20110204910A1 (en) | 2008-11-14 | 2011-08-25 | Teradyne, Inc. | Method and apparatus for testing electrical connections on a printed circuit board |
JP2012042226A (ja) | 2010-08-12 | 2012-03-01 | Rohm Co Ltd | 半導体装置およびその試験方法 |
JP2012127803A (ja) | 2010-12-15 | 2012-07-05 | Denso Corp | 半導体集積回路 |
JP2014095687A (ja) | 2012-10-12 | 2014-05-22 | Institute Of National Colleges Of Technology Japan | はんだ接続部の検査回路および方法 |
Also Published As
Publication number | Publication date |
---|---|
US20200018788A1 (en) | 2020-01-16 |
US10942225B2 (en) | 2021-03-09 |
JP2020008444A (ja) | 2020-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7352547B2 (en) | Semiconductor integrated circuit device | |
US8139330B2 (en) | Semiconductor integrated circuit | |
KR101110942B1 (ko) | 정전기 방전 보호 회로 및 동작 방법 | |
JP2020036530A (ja) | スイッチング素子の駆動制御装置 | |
US20140036401A1 (en) | Semiconductor device, electronic device, and method of testing the semiconductor device | |
US9473133B2 (en) | Control device | |
US9001478B2 (en) | Self-reset transient-to-digital convertor and electronic product utilizing the same | |
JP6200757B2 (ja) | 信号伝送回路を備える駆動回路及び動作方法 | |
US7450358B2 (en) | ESD protective circuit for an electronic circuit having two or more supply voltages | |
JP5509573B2 (ja) | 静電気放電保護回路及びそれを有する集積回路装置 | |
JP6521792B2 (ja) | 半導体装置 | |
JP7271933B2 (ja) | 絶縁ゲート型デバイス駆動装置 | |
US8879220B2 (en) | Electrostatic discharge protection circuit | |
US20090067106A1 (en) | Static electricity discharge circuit | |
US8749244B2 (en) | Circuit for monitoring of accumulator cells connected in series | |
JP5157313B2 (ja) | 半導体装置 | |
JP7241482B2 (ja) | 配線オープン検出回路 | |
JP5435081B2 (ja) | 半導体装置 | |
US9470745B2 (en) | Semiconductor device capable of probe test | |
US7573687B2 (en) | Power semiconductor device | |
US20040160238A1 (en) | Semiconductor apparatus | |
JP5547441B2 (ja) | 保護回路 | |
JP5187740B2 (ja) | 接続検出回路を備えた半導体装置 | |
US8174807B2 (en) | Integrated circuit with device for protection against electrostatic discharges | |
TWI408792B (zh) | 保護電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211102 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20211221 |
|
A603 | Late request for extension of time limit during examination |
Free format text: JAPANESE INTERMEDIATE CODE: A603 Effective date: 20220125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7241482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |