JPH04303960A - ハイブリッド回路用リードなしチップ抵抗コンデンサ担体及びその製造方法 - Google Patents
ハイブリッド回路用リードなしチップ抵抗コンデンサ担体及びその製造方法Info
- Publication number
- JPH04303960A JPH04303960A JP4008724A JP872492A JPH04303960A JP H04303960 A JPH04303960 A JP H04303960A JP 4008724 A JP4008724 A JP 4008724A JP 872492 A JP872492 A JP 872492A JP H04303960 A JPH04303960 A JP H04303960A
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- lcrcc
- forming
- substrate
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000010408 film Substances 0.000 claims abstract description 8
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 23
- 238000001465 metallisation Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 8
- 238000009966 trimming Methods 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000004377 microelectronic Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 claims description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 claims description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 2
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 claims description 2
- 229910052791 calcium Inorganic materials 0.000 claims description 2
- 239000011575 calcium Substances 0.000 claims description 2
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052749 magnesium Inorganic materials 0.000 claims description 2
- 239000011777 magnesium Substances 0.000 claims description 2
- 229910052863 mullite Inorganic materials 0.000 claims description 2
- -1 steatite Chemical compound 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 4
- 238000010168 coupling process Methods 0.000 claims 4
- 238000005859 coupling reaction Methods 0.000 claims 4
- 238000004140 cleaning Methods 0.000 claims 2
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 claims 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims 1
- 239000000969 carrier Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、プリント回路基板へ表
面装着させることの可能なリードレス（リードなし）チ
ップ抵抗コンデンサ担体（ＬＣＲＣＣ）に関するもので
ある。集積回路（ＩＣ）を搭載した場合、ＬＣＲＣＣは
その上のＩＣに対しパッケージを提供する。
面装着させることの可能なリードレス（リードなし）チ
ップ抵抗コンデンサ担体（ＬＣＲＣＣ）に関するもので
ある。集積回路（ＩＣ）を搭載した場合、ＬＣＲＣＣは
その上のＩＣに対しパッケージを提供する。
【０００２】
【従来の技術】ハイブリッド回路は従来公知である。ハ
イブリッド回路は、典型的に、ハイブリッドボード即ち
基板上に装着した複数個の集積回路（ＩＣ）を有してい
る。
イブリッド回路は、典型的に、ハイブリッドボード即ち
基板上に装着した複数個の集積回路（ＩＣ）を有してい
る。
【０００３】ハイブリッドボード上にＩＣを装着する前
に、該ＩＣは、最初に、ワイヤボンディングが施された
プリントアルミナ基板上に配置される。該アルミナ基板
は、次いで、キャリア即ち担体内に配置され且つパッケ
ージ化される。ＩＣをパッケージするために使用される
キャリア即ち担体は、リードを有するチップ担体及びリ
ードなしチップ担体を有している。該ＩＣは、更に、テ
イプパック（ＴａｐｅＰａｋ）担体にパッケージ化させ
ることが可能である。テイプパックは、ナショナルセミ
コンダクタコーポレーションの登録商標であり、且つ本
願出願人に譲渡されている米国特許第４，７０１，７８
１号及び第４，８０１，５６１号に記載されている。Ｉ
Ｃがパッケージ化されると、該担体はハイブリッドボー
ド上に装着すべき準備がなされる。
に、該ＩＣは、最初に、ワイヤボンディングが施された
プリントアルミナ基板上に配置される。該アルミナ基板
は、次いで、キャリア即ち担体内に配置され且つパッケ
ージ化される。ＩＣをパッケージするために使用される
キャリア即ち担体は、リードを有するチップ担体及びリ
ードなしチップ担体を有している。該ＩＣは、更に、テ
イプパック（ＴａｐｅＰａｋ）担体にパッケージ化させ
ることが可能である。テイプパックは、ナショナルセミ
コンダクタコーポレーションの登録商標であり、且つ本
願出願人に譲渡されている米国特許第４，７０１，７８
１号及び第４，８０１，５６１号に記載されている。Ｉ
Ｃがパッケージ化されると、該担体はハイブリッドボー
ド上に装着すべき準備がなされる。
【０００４】図１を参照すると、従来技術に基づく典型
的なリード付きチップキャリアが示されている。このリ
ード付きチップキャリア（担体）２４は、メタリゼーシ
ョン相互接続体及び受動要素を形成したアルミナ基板２
５と、熱伝導性パッドと、複数個のリード２７と、該リ
ードを所定位置に保持するリング２８と、カバー２９と
を有している。１つ又はそれ以上のＩＣがアルミナ基板
２５上に装着され、且つ該ＩＣと相互接続体との間にワ
イヤボンドが形成されている。アルミナ基板は、熱伝導
性パッド２６上に装着されており、且つワイヤボンドは
アルミナ基板上の相互接続体と該キャリア即ち担体のリ
ード２７との間に形成されている。次いで、該カバーが
該キャリア上にシールされて、該キャリアにおけるＩＣ
のパッケージ化を完了する。
的なリード付きチップキャリアが示されている。このリ
ード付きチップキャリア（担体）２４は、メタリゼーシ
ョン相互接続体及び受動要素を形成したアルミナ基板２
５と、熱伝導性パッドと、複数個のリード２７と、該リ
ードを所定位置に保持するリング２８と、カバー２９と
を有している。１つ又はそれ以上のＩＣがアルミナ基板
２５上に装着され、且つ該ＩＣと相互接続体との間にワ
イヤボンドが形成されている。アルミナ基板は、熱伝導
性パッド２６上に装着されており、且つワイヤボンドは
アルミナ基板上の相互接続体と該キャリア即ち担体のリ
ード２７との間に形成されている。次いで、該カバーが
該キャリア上にシールされて、該キャリアにおけるＩＣ
のパッケージ化を完了する。
【０００５】図２を参照すると、従来技術に基づくリー
ドなしチップキャリア即ち担体が示されている。このリ
ードなしチップキャリア３０は、複数個のリード２７が
、キャリア即ち担体３０により所定位置に保持されてい
る複数個の導電性ライン３６により置換されている点を
除いて、リード付きチップキャリア２４と同一である。 複数個のコンタクト（接触）領域３８がキャリア３０の
周辺部周りに配設されている。これら表面コンタクト領
域３８の各々は導電性ライン３６の１つへ結合されてい
る。１つ又はそれ以上のＩＣがアルミナ基板２５上に装
着されており、且つＩＣと相互接続体との間にワイヤボ
ンドが形成されている。該アルミナ基板は、熱伝導性パ
ッド２６上に装着されており、且つアルミナ基板上の相
互接続体とキャリア（担体）の導電性ライン３６との間
にワイヤボンドが形成されている。キャリアの上にカバ
ーでシールされており、該キャリア（担体）内のＩＣの
パッケージ化を完了している。
ドなしチップキャリア即ち担体が示されている。このリ
ードなしチップキャリア３０は、複数個のリード２７が
、キャリア即ち担体３０により所定位置に保持されてい
る複数個の導電性ライン３６により置換されている点を
除いて、リード付きチップキャリア２４と同一である。 複数個のコンタクト（接触）領域３８がキャリア３０の
周辺部周りに配設されている。これら表面コンタクト領
域３８の各々は導電性ライン３６の１つへ結合されてい
る。１つ又はそれ以上のＩＣがアルミナ基板２５上に装
着されており、且つＩＣと相互接続体との間にワイヤボ
ンドが形成されている。該アルミナ基板は、熱伝導性パ
ッド２６上に装着されており、且つアルミナ基板上の相
互接続体とキャリア（担体）の導電性ライン３６との間
にワイヤボンドが形成されている。キャリアの上にカバ
ーでシールされており、該キャリア（担体）内のＩＣの
パッケージ化を完了している。
【０００６】これらの従来技術のキャリアに関しては多
数の欠点が存在している。第一に、ＩＣを装着するため
にアルミナ基板が必要である。第二に、アルミナ基板上
のＩＣをパッケージ化し且つカバーするために別体のリ
ード付き又はリードなしキャリア（担体）が必要とされ
る。第三に、キャリアがカバーされ且つハイブリッド回
路又はＰＣ基板の何れかに装着されると、アルミナ基板
上に形成した受動装置をトリミングすることは不可能で
ある。これらの問題の重要性について以下に詳細に説明
する。
数の欠点が存在している。第一に、ＩＣを装着するため
にアルミナ基板が必要である。第二に、アルミナ基板上
のＩＣをパッケージ化し且つカバーするために別体のリ
ード付き又はリードなしキャリア（担体）が必要とされ
る。第三に、キャリアがカバーされ且つハイブリッド回
路又はＰＣ基板の何れかに装着されると、アルミナ基板
上に形成した受動装置をトリミングすることは不可能で
ある。これらの問題の重要性について以下に詳細に説明
する。
【０００７】アルミナ基板は、厚膜、薄膜又はグリーン
テーププロセス等の多数の製造技術を使用して製造され
る。どの技術が使用される場合であっても、アルミナ基
板の上表面上に相互接続体の導電性区域及び受動要素を
選択的にパターン形成するためには、一連のマスキング
、プリンティング及びファイヤリング（焼成）ステップ
が必要である。
テーププロセス等の多数の製造技術を使用して製造され
る。どの技術が使用される場合であっても、アルミナ基
板の上表面上に相互接続体の導電性区域及び受動要素を
選択的にパターン形成するためには、一連のマスキング
、プリンティング及びファイヤリング（焼成）ステップ
が必要である。
【０００８】リード付き、リードなし及びテイプパック
キャリア（担体）は高価であり且つ製造が困難である。 プラスチックキャリアの場合、該キャリア及びカバーを
形成するために、カスタム化した射出成形用モールドが
必要とされる。ハーメチックシールを必要とするＩＣの
場合、顧客に対して適合させたセラミックキャリア及び
カバーが必要とされる。プラスチック又はセラミックの
キャリアが使用される場合には、リード付き及びリード
なしチップキャリアを製造するためにかなりの工具、装
置及び資金が必要とされる。更に、ハイブリッドの基板
１２も製造されねばならない。従って、キャリア及び基
板１２は、ハイブリッドの全体的コストのうちのかなり
のパーセントを表わしている。
キャリア（担体）は高価であり且つ製造が困難である。 プラスチックキャリアの場合、該キャリア及びカバーを
形成するために、カスタム化した射出成形用モールドが
必要とされる。ハーメチックシールを必要とするＩＣの
場合、顧客に対して適合させたセラミックキャリア及び
カバーが必要とされる。プラスチック又はセラミックの
キャリアが使用される場合には、リード付き及びリード
なしチップキャリアを製造するためにかなりの工具、装
置及び資金が必要とされる。更に、ハイブリッドの基板
１２も製造されねばならない。従って、キャリア及び基
板１２は、ハイブリッドの全体的コストのうちのかなり
のパーセントを表わしている。
【０００９】プラスチックであるかセラミックであるか
に拘らず、キャリアを製造するために使用される物質は
、通常、ハイブリッドの基板１２を形成するために使用
されるアルミナとは異なっている。従って、ハイブリッ
ド操作期間中に、該キャリアが加熱され、該キャリアと
ハイブリッドの基板１２との間に熱的な不整合が発生す
る場合がある。
に拘らず、キャリアを製造するために使用される物質は
、通常、ハイブリッドの基板１２を形成するために使用
されるアルミナとは異なっている。従って、ハイブリッ
ド操作期間中に、該キャリアが加熱され、該キャリアと
ハイブリッドの基板１２との間に熱的な不整合が発生す
る場合がある。
【００１０】キャリアをハイブリッド回路又はＰＣボー
ドの何れかに装着した後に、アルミナ基板上の受動要素
を積極的にトリミングすることは不可能である。トリミ
ングする能力なしで、キャリア内のＩＣの出力パラメー
タを、ハイブリッド回路又はＰＣボード上のその他の電
気的装置の特性と整合させることは不可能である。その
結果、キャリア内のＩＣとハイブリッド回路又はＰＣボ
ード上のその他の装置との間で送信されるデータの一体
性及び速度は理想的なものよりも低下せざるを得ない。
ドの何れかに装着した後に、アルミナ基板上の受動要素
を積極的にトリミングすることは不可能である。トリミ
ングする能力なしで、キャリア内のＩＣの出力パラメー
タを、ハイブリッド回路又はＰＣボード上のその他の電
気的装置の特性と整合させることは不可能である。その
結果、キャリア内のＩＣとハイブリッド回路又はＰＣボ
ード上のその他の装置との間で送信されるデータの一体
性及び速度は理想的なものよりも低下せざるを得ない。
【００１１】キャリア内のＩＣとその他の装置との間に
著しい不整合が存在する場合には、ＩＣの再設計を行な
うことが必要となる場合がある。再設計は費用がかかり
、回路設計、レイアウト及び／又はＩＣ用のマスクセッ
トを変更するためにかなりのエンジニアリング的努力が
必要とされる。更に、このような再設計は完了する迄に
数ヶ月かかる場合があり、そのことは半導体製造業者に
とって市場でのチャンスを著しく減少させる場合がある
。
著しい不整合が存在する場合には、ＩＣの再設計を行な
うことが必要となる場合がある。再設計は費用がかかり
、回路設計、レイアウト及び／又はＩＣ用のマスクセッ
トを変更するためにかなりのエンジニアリング的努力が
必要とされる。更に、このような再設計は完了する迄に
数ヶ月かかる場合があり、そのことは半導体製造業者に
とって市場でのチャンスを著しく減少させる場合がある
。
【００１２】
【課題を解決するための手段】本発明は、リードなしチ
ップ抵抗コンデンサキャリア乃至は担体（ＬＣＲＣＣ）
に関するものである。本ＬＣＲＣＣは、上部及び底部表
面の両方の上に選択的にパターン形成がなされているア
ルミナ基板を有している。ＬＣＲＣＣの底部上にはコン
タクト（接触）領域が設けられており、従って、それは
ハイブリッド又はＰＣボード上に直接的に表面装着する
ことが可能である。熱伝導性ダイパッド領域を包含する
メタリゼーションパターン、複数個の導電性ラインをも
った相互接続体及びトリミング可能な抵抗、コンデンサ
等を包含する受動要素が、ＬＣＲＣＣの上部表面上に形
成されている。貫通孔がＬＣＲＣＣに形成されており、
従って、上部表面上の導電性ラインはＬＣＲＣＣの底部
表面上のコンタクト領域と電気的接触状態にある。
ップ抵抗コンデンサキャリア乃至は担体（ＬＣＲＣＣ）
に関するものである。本ＬＣＲＣＣは、上部及び底部表
面の両方の上に選択的にパターン形成がなされているア
ルミナ基板を有している。ＬＣＲＣＣの底部上にはコン
タクト（接触）領域が設けられており、従って、それは
ハイブリッド又はＰＣボード上に直接的に表面装着する
ことが可能である。熱伝導性ダイパッド領域を包含する
メタリゼーションパターン、複数個の導電性ラインをも
った相互接続体及びトリミング可能な抵抗、コンデンサ
等を包含する受動要素が、ＬＣＲＣＣの上部表面上に形
成されている。貫通孔がＬＣＲＣＣに形成されており、
従って、上部表面上の導電性ラインはＬＣＲＣＣの底部
表面上のコンタクト領域と電気的接触状態にある。
【００１３】ＬＣＲＣＣに搭載させ且つＩＣをパッケー
ジ化させるために、ＩＣをＬＣＲＣＣ上の熱的伝導性領
域へ直接的に取付ける。次いで、該ＩＣと導電性ライン
との間にワイヤボンドを形成する。従って、該ＩＣは互
いに電気的に結合されると共に、導電性ライン及び貫通
孔を介してＬＣＲＣＣの底部表面上のコンタクト領域へ
電気的に結合される。
ジ化させるために、ＩＣをＬＣＲＣＣ上の熱的伝導性領
域へ直接的に取付ける。次いで、該ＩＣと導電性ライン
との間にワイヤボンドを形成する。従って、該ＩＣは互
いに電気的に結合されると共に、導電性ライン及び貫通
孔を介してＬＣＲＣＣの底部表面上のコンタクト領域へ
電気的に結合される。
【００１４】ハイブリッド又はＰＣボード上に装着され
ると、ＬＣＲＣＣを積極的にトリミングすることが可能
である。従って、例えば抵抗及び容量等のようなＬＣＲ
ＣＣ上のＩＣの選択した電気的パラメータを、その他の
電気的装置とマッチングさせることが可能である。本発
明のＬＣＲＣＣは、従来技術と比較して多数の利点を与
えている。第一に、本ＬＣＲＣＣは表面装着可能である
から、従来技術に関して説明した如きキャリア（担体）
に対する必要性が除去されている。従って、従来技術の
キャリアを製造するための時間、努力及び費用は取除か
れている。該キャリアとハイブリッド回路又はＰＣボー
ドとの間の熱的不整合の問題も除去されている。第二に
、ＬＣＲＣＣ上の受動装置は装着した後にトリミングす
ることが可能であるから、ＬＣＲＣＣはより良好な動作
性能を提供すると共に、ＬＣＲＣＣ上のＩＣとその他の
電気的装置との間の電気的不整合問題を取除いている。
ると、ＬＣＲＣＣを積極的にトリミングすることが可能
である。従って、例えば抵抗及び容量等のようなＬＣＲ
ＣＣ上のＩＣの選択した電気的パラメータを、その他の
電気的装置とマッチングさせることが可能である。本発
明のＬＣＲＣＣは、従来技術と比較して多数の利点を与
えている。第一に、本ＬＣＲＣＣは表面装着可能である
から、従来技術に関して説明した如きキャリア（担体）
に対する必要性が除去されている。従って、従来技術の
キャリアを製造するための時間、努力及び費用は取除か
れている。該キャリアとハイブリッド回路又はＰＣボー
ドとの間の熱的不整合の問題も除去されている。第二に
、ＬＣＲＣＣ上の受動装置は装着した後にトリミングす
ることが可能であるから、ＬＣＲＣＣはより良好な動作
性能を提供すると共に、ＬＣＲＣＣ上のＩＣとその他の
電気的装置との間の電気的不整合問題を取除いている。
【００１５】
【実施例】図４を参照すると、本発明に基づいて構成さ
れたリードなしチップ抵抗コンデンサキャリア（ＬＣＲ
ＣＣ）の概略平面図が示されている。ＬＣＲＣＣ４５は
、キャリア（担体）５０と、複数個の導電性ダイパッド
領域５４ａ及び５４ｂで選択的にパターン形成された上
部表面５２と、複数個の導電性ライン５６ａ乃至５６ｈ
と、該キャリアを貫通して形成された複数個のコンタク
ト孔５８ａ乃至５８ｈと、上部表面５２の周辺部周りの
絶縁体６０と、トリミング可能なコンデンサ６２ａ乃至
６２ｇ及びトリミング可能な抵抗６４ａ乃至６４ｇを有
している。
れたリードなしチップ抵抗コンデンサキャリア（ＬＣＲ
ＣＣ）の概略平面図が示されている。ＬＣＲＣＣ４５は
、キャリア（担体）５０と、複数個の導電性ダイパッド
領域５４ａ及び５４ｂで選択的にパターン形成された上
部表面５２と、複数個の導電性ライン５６ａ乃至５６ｈ
と、該キャリアを貫通して形成された複数個のコンタク
ト孔５８ａ乃至５８ｈと、上部表面５２の周辺部周りの
絶縁体６０と、トリミング可能なコンデンサ６２ａ乃至
６２ｇ及びトリミング可能な抵抗６４ａ乃至６４ｇを有
している。
【００１６】例えばＩＣ６６等のような第一マイクロ電
子コンポーネントがダイパッド領域５４ａへ取付けられ
ており、且つ導電性ライン５６ａ，５６ｂ，５６ｃ，５
６ｄへワイヤボンドされている。コンデンサ６２ａ及び
抵抗６４ａ乃至６４ｄは、夫々、導電性ライン５６ａ乃
至５６ｄに沿って形成されている。第二ＩＣ６８は、ダ
イパッド領域５４ｂへ取付けられており、且つ導電性ラ
イン５６ｄ，５６ｅ，５６ｆ，５６ｇ，５６ｈへワイヤ
ボンドされている。抵抗６４ｄ，６４ｅ，６４ｆ，６４
ｇ及びコンデンサ６２ｇは、夫々、導電性ライン５６ｄ
乃至５６ｇに沿って形成されている。注意すべきことで
あるが、導電性ライン５６ｄは、ＩＣ６６と６８との間
に結合されている。抵抗６４ｄは、夫々、ＩＣ６６及び
６８の動作出力と整合させるべく積極的にトリミングす
ることが可能である。受動要素は、導電性ライン５６ｈ
に沿っては形成されていない。
子コンポーネントがダイパッド領域５４ａへ取付けられ
ており、且つ導電性ライン５６ａ，５６ｂ，５６ｃ，５
６ｄへワイヤボンドされている。コンデンサ６２ａ及び
抵抗６４ａ乃至６４ｄは、夫々、導電性ライン５６ａ乃
至５６ｄに沿って形成されている。第二ＩＣ６８は、ダ
イパッド領域５４ｂへ取付けられており、且つ導電性ラ
イン５６ｄ，５６ｅ，５６ｆ，５６ｇ，５６ｈへワイヤ
ボンドされている。抵抗６４ｄ，６４ｅ，６４ｆ，６４
ｇ及びコンデンサ６２ｇは、夫々、導電性ライン５６ｄ
乃至５６ｇに沿って形成されている。注意すべきことで
あるが、導電性ライン５６ｄは、ＩＣ６６と６８との間
に結合されている。抵抗６４ｄは、夫々、ＩＣ６６及び
６８の動作出力と整合させるべく積極的にトリミングす
ることが可能である。受動要素は、導電性ライン５６ｈ
に沿っては形成されていない。
【００１７】重要なことであるが、図４に示したパター
ンは単に例示的なものであるに過ぎない。上部表面５２
は、多様な異なったレイアウトで配設した１つ又はそれ
以上のマイクロ電子コンポーネント及びトリミング可能
な装置で搭載させることが可能である。
ンは単に例示的なものであるに過ぎない。上部表面５２
は、多様な異なったレイアウトで配設した１つ又はそれ
以上のマイクロ電子コンポーネント及びトリミング可能
な装置で搭載させることが可能である。
【００１８】図５を参照すると、ＬＣＲＣＣの底面図が
示されている。ＬＣＲＣＣ４５の下側は、底部表面７０
及び導電性物質から構成されている複数個のコンタクト
（接触）領域７２を有している。コンタクト領域７２ａ
乃至７２ｈの選択されたものは、貫通孔５８ａ乃至５８
ｈ及び導電性ライン５６ａ乃至５６ｈを介してキャリア
（担体）５０の上部表面５２上のＩＣ６６及び６８へ電
気的に結合されている。
示されている。ＬＣＲＣＣ４５の下側は、底部表面７０
及び導電性物質から構成されている複数個のコンタクト
（接触）領域７２を有している。コンタクト領域７２ａ
乃至７２ｈの選択されたものは、貫通孔５８ａ乃至５８
ｈ及び導電性ライン５６ａ乃至５６ｈを介してキャリア
（担体）５０の上部表面５２上のＩＣ６６及び６８へ電
気的に結合されている。
【００１９】図６を参照すると、本発明の別の実施例の
概略斜視図が示されている。複数個のリード７４がＬＣ
ＲＣＣ４５の底部表面上のコンタクト領域７２へ半田付
けされている。従って、リード７４はＬＣＲＣＣ４５を
リード付きキャリア（担体）へ変換させている。
概略斜視図が示されている。複数個のリード７４がＬＣ
ＲＣＣ４５の底部表面上のコンタクト領域７２へ半田付
けされている。従って、リード７４はＬＣＲＣＣ４５を
リード付きキャリア（担体）へ変換させている。
【００２０】図７を参照すると、ＰＣボード上に装着し
たＬＣＲＣＣ４５の概略平面図が示されている。ＰＣボ
ード９０は、選択的にパターン形成した基板９２と、複
数個の導電性ライン９４と、複数個のその他の電気的装
置９６と、ＰＣボードの周辺部周りに形成したコンタク
ト領域９８とを有している。ＬＣＲＣＣをＰＣボード上
に表面装着する期間中に、各ＬＣＲＣＣ４５の選択した
コンタクト領域がＰＣボード上の対応する導電性領域と
整合される（不図示）。導電性ライン９４は、ＬＣＲＣ
Ｃ上のＩＣが、他の電気的装置９６及びＰＣボード上の
コンタクト領域９８と通信することを可能としている。 ＬＣＲＣＣがＰＣボード上に装着されると、抵抗６４ａ
乃至６４ｆ及びコンデンサ６２ａ及び６２ｆをトリミン
グして、ＬＣＲＣＣ上のＩＣの選択した電気的パラメー
タをＰＣボード上のその他の電気的装置９６のパラメー
タと整合させることが可能である。その他の実施例にお
いては、ＬＣＲＣＣは、ハイブリッド回路へ装着させ且
つ同様の態様でトリミングを行なうことが可能である。
たＬＣＲＣＣ４５の概略平面図が示されている。ＰＣボ
ード９０は、選択的にパターン形成した基板９２と、複
数個の導電性ライン９４と、複数個のその他の電気的装
置９６と、ＰＣボードの周辺部周りに形成したコンタク
ト領域９８とを有している。ＬＣＲＣＣをＰＣボード上
に表面装着する期間中に、各ＬＣＲＣＣ４５の選択した
コンタクト領域がＰＣボード上の対応する導電性領域と
整合される（不図示）。導電性ライン９４は、ＬＣＲＣ
Ｃ上のＩＣが、他の電気的装置９６及びＰＣボード上の
コンタクト領域９８と通信することを可能としている。 ＬＣＲＣＣがＰＣボード上に装着されると、抵抗６４ａ
乃至６４ｆ及びコンデンサ６２ａ及び６２ｆをトリミン
グして、ＬＣＲＣＣ上のＩＣの選択した電気的パラメー
タをＰＣボード上のその他の電気的装置９６のパラメー
タと整合させることが可能である。その他の実施例にお
いては、ＬＣＲＣＣは、ハイブリッド回路へ装着させ且
つ同様の態様でトリミングを行なうことが可能である。
【００２１】図８を参照すると、ＬＣＲＣＣの概略斜視
図が示されており、本発明の一実施例に基づいて保護用
の蓋で被覆されている。蓋８８は、ＰＣボード９０上に
装着した後に、ＬＣＲＣＣを被覆し且つ保護するために
使用することが可能である。本発明の好適実施例におい
ては、蓋８８は、金属、エポキシ又はセラミック等から
構成することが可能である。蓋８８の高さは、ＩＣ上に
装着することの可能な例えばヒートシンク等のような任
意のコンポーネントを収容するために１０ミル乃至５０
０ミルの範囲とすることが可能である。本発明の別の実
施例においては、蓋８８は、ＰＣボードへキャリアを装
着する前に、永久的に取付けることが可能である。この
ことは、勿論、ＬＣＲＣＣをＰＣボード上へ取付けた後
に、受動要素をトリミングすることを阻止することとな
る。
図が示されており、本発明の一実施例に基づいて保護用
の蓋で被覆されている。蓋８８は、ＰＣボード９０上に
装着した後に、ＬＣＲＣＣを被覆し且つ保護するために
使用することが可能である。本発明の好適実施例におい
ては、蓋８８は、金属、エポキシ又はセラミック等から
構成することが可能である。蓋８８の高さは、ＩＣ上に
装着することの可能な例えばヒートシンク等のような任
意のコンポーネントを収容するために１０ミル乃至５０
０ミルの範囲とすることが可能である。本発明の別の実
施例においては、蓋８８は、ＰＣボードへキャリアを装
着する前に、永久的に取付けることが可能である。この
ことは、勿論、ＬＣＲＣＣをＰＣボード上へ取付けた後
に、受動要素をトリミングすることを阻止することとな
る。
【００２２】ＬＣＲＣＣの製造
以下にステップ１乃至９としてＬＣＲＣＣ４５を製造す
る好適な実施例について説明する。本発明の一実施例に
おいては、約９６％のアルミナと例えばマグネシウム及
び／又はカルシウム等の４％の不純物を有するブランク
のキャリア５０を使用する。このアルミナと不純物との
比は、高度に絶縁性のキャリア（担体）を与える。更に
、殆どのハイブリッド及びＰＣボードは同一又は類似の
物質から構成されているので、ＬＣＲＣＣとボードとの
間の熱的な不整合の問題が発生することはない。
る好適な実施例について説明する。本発明の一実施例に
おいては、約９６％のアルミナと例えばマグネシウム及
び／又はカルシウム等の４％の不純物を有するブランク
のキャリア５０を使用する。このアルミナと不純物との
比は、高度に絶縁性のキャリア（担体）を与える。更に
、殆どのハイブリッド及びＰＣボードは同一又は類似の
物質から構成されているので、ＬＣＲＣＣとボードとの
間の熱的な不整合の問題が発生することはない。
【００２３】その他の実施例においては、酸化ベリリウ
ム（ＢＥＯ）及び窒化アルミニウム（ＡｌＮ）等の不純
物を、高パワー適用におけるキャリア即ち担体に使用す
ることが可能である。なぜならば、これらの物質は高い
熱伝導性を有しているからである。９９％のアルミナを
含有するキャリア（担体）５０は、高性能ハイブリッド
回路実施例に使用することが可能である。廉価な低性能
ハイブリッド回路の場合には、キャリア５０は、例えば
、ステアタイト及び／又はムライト等のような低グレー
ドのアルミナから構成することが可能である。
ム（ＢＥＯ）及び窒化アルミニウム（ＡｌＮ）等の不純
物を、高パワー適用におけるキャリア即ち担体に使用す
ることが可能である。なぜならば、これらの物質は高い
熱伝導性を有しているからである。９９％のアルミナを
含有するキャリア（担体）５０は、高性能ハイブリッド
回路実施例に使用することが可能である。廉価な低性能
ハイブリッド回路の場合には、キャリア５０は、例えば
、ステアタイト及び／又はムライト等のような低グレー
ドのアルミナから構成することが可能である。
【００２４】第一製造ステップにおいては、ブランクキ
ャリア内にコンタクト孔５８を形成する。該孔は、所定
の位置５８ａ乃至５８ｈにおいて、レーザスクライビン
グ又はグリーンパンチプロセスにより形成する。
ャリア内にコンタクト孔５８を形成する。該孔は、所定
の位置５８ａ乃至５８ｈにおいて、レーザスクライビン
グ又はグリーンパンチプロセスにより形成する。
【００２５】第二製造ステップにおいては、キャリア５
０の裏側表面７０を（１．１．１）トリクロロエタン（
ＴＣＥ）で洗浄する。ＴＣＥは、キャリア７０の表面か
ら付着物及び汚染物を除去し、且つ爾後の製造ステップ
のために裏側表面７０の準備をする。
０の裏側表面７０を（１．１．１）トリクロロエタン（
ＴＣＥ）で洗浄する。ＴＣＥは、キャリア７０の表面か
ら付着物及び汚染物を除去し、且つ爾後の製造ステップ
のために裏側表面７０の準備をする。
【００２６】第三製造ステップにおいては、厚膜、薄膜
又はフォトリソグラフィ技術の何れかを使用して、キャ
リア５０の裏側表面７０上に電気的コンタクト領域７２
を形成する。本発明の厚膜実施例においては、コンタク
ト領域７２は、裏側表面７０上へ選択的にパターン形成
したスクリーンを介して、ガラスを含有する金属ペース
トをシルクスクリーン処理することにより形成する。別
の実施例である薄膜実施例においては、電気的コンタク
ト領域７２は、裏側表面７２上へガラスを含有する金属
ペーストの層をスパッタリングにより付着形成すること
により形成することが可能である。爾後のフォトリソグ
ラフィ手順においては、この金属層をマスクし且つエッ
チングしてコンタクト領域７２を形成する。何れの実施
例においても、金属ペーストは、例えば、金、アルミニ
ウム、銀、プラチナ、銅又はそれらの合金を有すること
が可能である。
又はフォトリソグラフィ技術の何れかを使用して、キャ
リア５０の裏側表面７０上に電気的コンタクト領域７２
を形成する。本発明の厚膜実施例においては、コンタク
ト領域７２は、裏側表面７０上へ選択的にパターン形成
したスクリーンを介して、ガラスを含有する金属ペース
トをシルクスクリーン処理することにより形成する。別
の実施例である薄膜実施例においては、電気的コンタク
ト領域７２は、裏側表面７２上へガラスを含有する金属
ペーストの層をスパッタリングにより付着形成すること
により形成することが可能である。爾後のフォトリソグ
ラフィ手順においては、この金属層をマスクし且つエッ
チングしてコンタクト領域７２を形成する。何れの実施
例においても、金属ペーストは、例えば、金、アルミニ
ウム、銀、プラチナ、銅又はそれらの合金を有すること
が可能である。
【００２７】第三製造ステップ期間中に、金属ペースト
が底部表面７０上へ付着形成される場合に、ＬＣＲＣＣ
４５の上部表面５２へ真空を付与する。該真空は、キャ
リア５０の上部表面５２へ向けて、コンタクト孔５８ａ
乃至５８ｈを介して金属ペーストを吸引する。
が底部表面７０上へ付着形成される場合に、ＬＣＲＣＣ
４５の上部表面５２へ真空を付与する。該真空は、キャ
リア５０の上部表面５２へ向けて、コンタクト孔５８ａ
乃至５８ｈを介して金属ペーストを吸引する。
【００２８】第四製造ステップにおいて、キャリア５０
を乾燥させる。好適実施例においては、該キャリアは、
それを約１５分間の間１５０℃へ加熱することにより乾
燥する。この上昇温度は、金属ペースト内の誘起性バイ
ンダを蒸発させるのに充分である。
を乾燥させる。好適実施例においては、該キャリアは、
それを約１５分間の間１５０℃へ加熱することにより乾
燥する。この上昇温度は、金属ペースト内の誘起性バイ
ンダを蒸発させるのに充分である。
【００２９】第五製造ステップにおいて、本キャリアを
焼成乃至は加熱する。この焼成乃至は加熱ステップ期間
中に上昇される温度は、金属ペースト内のガラスを溶融
させ、従って選択的にパターン形成された金属はキャリ
ア７０の裏側表面へ付着してコンタクト領域７２を形成
する。好適実施例においては、キャリア５０を５分乃至
１５分の間８００乃至１０００℃の温度で焼成する。
焼成乃至は加熱する。この焼成乃至は加熱ステップ期間
中に上昇される温度は、金属ペースト内のガラスを溶融
させ、従って選択的にパターン形成された金属はキャリ
ア７０の裏側表面へ付着してコンタクト領域７２を形成
する。好適実施例においては、キャリア５０を５分乃至
１５分の間８００乃至１０００℃の温度で焼成する。
【００３０】次の処理ステップ６乃至８は、ＬＣＲＣＣ
の上部表面上に選択的なパターンを形成するために使用
される。これらのステップは、形成すべき所望のパター
ンに依存して変更するか及び／又は繰返し行なうことが
可能である。例えば、コンデンサ６２ａ及び６２ｇを形
成するためには、第一メタリゼーションステップを使用
して下側プレートを形成し、第二ステップにおいて絶縁
体を下側プレート上に付着形成し、且つ、最終的に、別
のメタリゼーションステップを使用して上部プレートを
形成する。抵抗６４ａ乃至６４ｇを夫々有する導電性ラ
イン５６ａ乃至５６ｇを形成するためには、該ラインを
形成する金属の延長部をパターン形成して、メタリゼー
ションステップ期間中に該延長部内に物理的な切断部を
形成する。爾後のステップにおいては、該切断部に抵抗
性物質を付着形成して抵抗を形成する。
の上部表面上に選択的なパターンを形成するために使用
される。これらのステップは、形成すべき所望のパター
ンに依存して変更するか及び／又は繰返し行なうことが
可能である。例えば、コンデンサ６２ａ及び６２ｇを形
成するためには、第一メタリゼーションステップを使用
して下側プレートを形成し、第二ステップにおいて絶縁
体を下側プレート上に付着形成し、且つ、最終的に、別
のメタリゼーションステップを使用して上部プレートを
形成する。抵抗６４ａ乃至６４ｇを夫々有する導電性ラ
イン５６ａ乃至５６ｇを形成するためには、該ラインを
形成する金属の延長部をパターン形成して、メタリゼー
ションステップ期間中に該延長部内に物理的な切断部を
形成する。爾後のステップにおいては、該切断部に抵抗
性物質を付着形成して抵抗を形成する。
【００３１】第６製造ステップにおいては、キャリア５
０の上部表面５２を金属で選択的にパターン形成する。 この選択的にパターン形成した金属を使用してダイパッ
ド領域５４ａ及び５４ｂ、ライン５６ａ乃至５６ｇ及び
コンデンサ６２の底部プレート（不図示）を形成する。 上記ステップ２乃至５において説明したのと同一の洗浄
、プリント、乾燥及び焼成シーケンスを使用して、ＬＣ
ＲＣＣの上部表面５２上に金属を選択的にパターン形成
する。好適実施例においては、ダイパッド領域５４ａ及
び５４ｂ及びリード５６を形成するために使用される金
属ペーストは、例えば、金、銅、銀、アルミナ又はそれ
らの合金等のような金属を有している。上部表面５２上
に２つのタイプの金属が所望される場合、即ち金ダイパ
ッド領域５４ａ及び５４ｂとアルミニウムライン５６ａ
乃至５６ｆが所望される場合には、上部表面５２上にお
いてメタリゼーションシーケンスを繰返し行なわねばな
らない。
０の上部表面５２を金属で選択的にパターン形成する。 この選択的にパターン形成した金属を使用してダイパッ
ド領域５４ａ及び５４ｂ、ライン５６ａ乃至５６ｇ及び
コンデンサ６２の底部プレート（不図示）を形成する。 上記ステップ２乃至５において説明したのと同一の洗浄
、プリント、乾燥及び焼成シーケンスを使用して、ＬＣ
ＲＣＣの上部表面５２上に金属を選択的にパターン形成
する。好適実施例においては、ダイパッド領域５４ａ及
び５４ｂ及びリード５６を形成するために使用される金
属ペーストは、例えば、金、銅、銀、アルミナ又はそれ
らの合金等のような金属を有している。上部表面５２上
に２つのタイプの金属が所望される場合、即ち金ダイパ
ッド領域５４ａ及び５４ｂとアルミニウムライン５６ａ
乃至５６ｆが所望される場合には、上部表面５２上にお
いてメタリゼーションシーケンスを繰返し行なわねばな
らない。
【００３２】金属ペーストを上部表面５２上に付着形成
する場合に、キャリア５０の裏側表面７０へ真空を付与
する。該真空は、底部表面７０へ向けてコンタクト孔５
８ａ乃至５８ｆを介して金属ペーストを下方向へ吸引す
る。キャリアの上部及び低部表面を処理しながら金属ペ
ーストを真空吸引することは、コンタクト孔５８ａ乃至
５８ｈの内部領域をメッキするのに充分である。従って
、底部表面７０上の選択した表面コンタクト領域７２ａ
乃至７２ｈとキャリア５０の上部表面５２上の導電性ラ
イン５６ａ乃至５６ｈとの間に電気的コンタクトが形成
される。
する場合に、キャリア５０の裏側表面７０へ真空を付与
する。該真空は、底部表面７０へ向けてコンタクト孔５
８ａ乃至５８ｆを介して金属ペーストを下方向へ吸引す
る。キャリアの上部及び低部表面を処理しながら金属ペ
ーストを真空吸引することは、コンタクト孔５８ａ乃至
５８ｈの内部領域をメッキするのに充分である。従って
、底部表面７０上の選択した表面コンタクト領域７２ａ
乃至７２ｈとキャリア５０の上部表面５２上の導電性ラ
イン５６ａ乃至５６ｈとの間に電気的コンタクトが形成
される。
【００３３】第七製造ステップにおいては、キャリア５
０の上部表面５２上に絶縁性物質が選択的に付着形成さ
れる。該絶縁性物質は、コンデンサ６２ａ及び６２ｇの
底部プレート上に形成した絶縁体（不図示）と、キャリ
アの周辺部周りの絶縁性領域６０を形成する。この絶縁
性物質は、厚膜技術又は薄膜技術の何れかを使用して選
択的に付着形成させることが可能である。好適実施例に
おいては、該絶縁性物質は、例えば、ガラス又はチタン
酸バリウム又は同様の物質を包含することが可能である
。該コンデンサの第二即ち上部プレートは、キャリア５
０の上部表面５２上に別のメタリゼーションシーケンス
を使用して形成される。
０の上部表面５２上に絶縁性物質が選択的に付着形成さ
れる。該絶縁性物質は、コンデンサ６２ａ及び６２ｇの
底部プレート上に形成した絶縁体（不図示）と、キャリ
アの周辺部周りの絶縁性領域６０を形成する。この絶縁
性物質は、厚膜技術又は薄膜技術の何れかを使用して選
択的に付着形成させることが可能である。好適実施例に
おいては、該絶縁性物質は、例えば、ガラス又はチタン
酸バリウム又は同様の物質を包含することが可能である
。該コンデンサの第二即ち上部プレートは、キャリア５
０の上部表面５２上に別のメタリゼーションシーケンス
を使用して形成される。
【００３４】第八製造ステップにおいては、抵抗６４ａ
乃至６４ｇを形成するために厚膜又は薄膜の何れかの技
術を使用して、キャリアの上部表面５２上の導電性ライ
ン５６ａ乃至５６ｇに沿っての切断部間に抵抗性物質を
選択的に付着形成させる。好適実施例においては、該抵
抗性物質は、ルテニウム−ガラス結合、ビスマスルテネ
ート−ガラス結合、又は同様な抵抗性物質を包含するこ
とが可能である。
乃至６４ｇを形成するために厚膜又は薄膜の何れかの技
術を使用して、キャリアの上部表面５２上の導電性ライ
ン５６ａ乃至５６ｇに沿っての切断部間に抵抗性物質を
選択的に付着形成させる。好適実施例においては、該抵
抗性物質は、ルテニウム−ガラス結合、ビスマスルテネ
ート−ガラス結合、又は同様な抵抗性物質を包含するこ
とが可能である。
【００３５】第九製造ステップにおいては、コンデンサ
６２ａ及び６２ｇ及び抵抗６４ａ乃至６４ｇが、ＬＣＲ
ＣＣをポピュレート即ち搭載する前に、受動的にトリミ
ングする。受動的トリミングは、プローブを使用して、
ＬＣＲＣＣ上の抵抗の受動要素（即ち、抵抗）の電気的
特性を測定するステップを包含している。測定した抵抗
値が仕様以下のものであると、ＬＣＲＣＣ上の抵抗はそ
の抵抗値を増加させるべくトリミングすることが可能で
ある。
６２ａ及び６２ｇ及び抵抗６４ａ乃至６４ｇが、ＬＣＲ
ＣＣをポピュレート即ち搭載する前に、受動的にトリミ
ングする。受動的トリミングは、プローブを使用して、
ＬＣＲＣＣ上の抵抗の受動要素（即ち、抵抗）の電気的
特性を測定するステップを包含している。測定した抵抗
値が仕様以下のものであると、ＬＣＲＣＣ上の抵抗はそ
の抵抗値を増加させるべくトリミングすることが可能で
ある。
【００３６】ＬＣＲＣＣのポピュレート、表面装着、能
動的トリミング及びパッケージング 次に、ステップ１０乃至１５において、ＬＣＲＣＣ４５
をポピュレートし、パッケージ化し、回路ボード上に表
面装着し、次いで能動的トリミングを行なうが、それら
について以下に説明する。
動的トリミング及びパッケージング 次に、ステップ１０乃至１５において、ＬＣＲＣＣ４５
をポピュレートし、パッケージ化し、回路ボード上に表
面装着し、次いで能動的トリミングを行なうが、それら
について以下に説明する。
【００３７】製造ステップ１０において、ＩＣチップ６
６及び６８を、夫々、ダイパッド領域５４ａ及び５４ｂ
上に直接的に装着する。ＩＣチップは、エポキシ、半田
及び共晶ダイ取付け等のような多数の公知の方法を使用
して装着させることが可能である。
６及び６８を、夫々、ダイパッド領域５４ａ及び５４ｂ
上に直接的に装着する。ＩＣチップは、エポキシ、半田
及び共晶ダイ取付け等のような多数の公知の方法を使用
して装着させることが可能である。
【００３８】ステップ１１において、ＩＣ６６及び６８
とキャリアリード５６ａ乃至５６ｈとの間のワイヤボン
ドを夫々形成する。１つのＩＣの出力パラメータとＬＣ
ＲＣＣ上の別の装置のパラメータとをマッチングさせる
ために、製造プロセスのこの段階においてＬＣＲＣＣを
能動的に乃至は積極的にトリミングすることが可能であ
る。このことは、テストシーケンスを介してＬＣＲＣＣ
上のＩＣを稼動し且つその出力パラメータを測定するこ
とにより達成される。特定の出力パラメータが所望の値
と等しくない場合には、該パラメータの値は、そのパラ
メータを測定した特定のライン上のコンデンサ及び／又
は抵抗をトリミングすることにより調整することが可能
である。例えば、ライン５６ｄに沿っての抵抗値が低す
ぎる場合には、抵抗６４ｄをレーザによりトリミングし
て、ＩＣ６６と６８との間の抵抗値を増加させることが
可能である。
とキャリアリード５６ａ乃至５６ｈとの間のワイヤボン
ドを夫々形成する。１つのＩＣの出力パラメータとＬＣ
ＲＣＣ上の別の装置のパラメータとをマッチングさせる
ために、製造プロセスのこの段階においてＬＣＲＣＣを
能動的に乃至は積極的にトリミングすることが可能であ
る。このことは、テストシーケンスを介してＬＣＲＣＣ
上のＩＣを稼動し且つその出力パラメータを測定するこ
とにより達成される。特定の出力パラメータが所望の値
と等しくない場合には、該パラメータの値は、そのパラ
メータを測定した特定のライン上のコンデンサ及び／又
は抵抗をトリミングすることにより調整することが可能
である。例えば、ライン５６ｄに沿っての抵抗値が低す
ぎる場合には、抵抗６４ｄをレーザによりトリミングし
て、ＩＣ６６と６８との間の抵抗値を増加させることが
可能である。
【００３９】オプションとしてのステップ１２において
は、リード７４をＬＣＲＣＣ４５の裏側表面７０上へ半
田付けする。ステップ１３において、ＬＣＲＣＣをＰＣ
ボード上へ装着し且つ本ハイブリッドはテスト及び動作
のために準備がなされる。
は、リード７４をＬＣＲＣＣ４５の裏側表面７０上へ半
田付けする。ステップ１３において、ＬＣＲＣＣをＰＣ
ボード上へ装着し且つ本ハイブリッドはテスト及び動作
のために準備がなされる。
【００４０】オプションとしてのステップ１４において
は、ＬＣＲＣＣ上の受動装置を再度積極的にトリミング
することが可能である。製造プロセスのこの段階におい
て、積極的なトリミングを行なう目的は、ＬＣＲＣＣ上
のＩＣの出力パラメータをＰＣボード又はハイブリッド
回路上の電気的装置９６のうちの１つのパラメータと整
合させるためである。
は、ＬＣＲＣＣ上の受動装置を再度積極的にトリミング
することが可能である。製造プロセスのこの段階におい
て、積極的なトリミングを行なう目的は、ＬＣＲＣＣ上
のＩＣの出力パラメータをＰＣボード又はハイブリッド
回路上の電気的装置９６のうちの１つのパラメータと整
合させるためである。
【００４１】オプションとしてのステップ１５において
、ＬＣＲＣＣをＰＣボード９０上に装着する前又は後の
何れかにおいて、ＬＣＲＣＣの上に蓋８８を装着するこ
とが可能である。
、ＬＣＲＣＣをＰＣボード９０上に装着する前又は後の
何れかにおいて、ＬＣＲＣＣの上に蓋８８を装着するこ
とが可能である。
【００４２】図８及び９を参照すると、ＬＣＲＣＣを製
造する好適実施例を図示する目的のために、ＬＣＲＣＣ
４５のマトリクス８０の上表面及び底部表面を示してい
る。この好適実施例においては、ＬＣＲＣＣ４５のマト
リクの裏側表面７０の全ては、上述した製造ステップ１
乃至５に従って同時的に処理される。その後に、該マト
リクスのＬＣＲＣＣの上部表面を、上述したステップ６
乃至９に従って同時的に処理する。次いで、該マトリク
スの個々のＬＣＲＣＣ４５をスクライブし且つマトリク
ス８０から除去して、個別的なユニットのＬＣＲＣＣ４
５を形成し、それらは、ステップ１０乃至１５に従って
装着するための準備がなされている。マトリクス形態で
のこのようなＬＣＲＣＣ４５の大量生産は、ＬＣＲＣＣ
のユニット当たりの製造コストを著しく減少させている
。本発明のＬＣＲＣＣのコストは、従来技術におけるコ
ストの約４分の１であると推定される。
造する好適実施例を図示する目的のために、ＬＣＲＣＣ
４５のマトリクス８０の上表面及び底部表面を示してい
る。この好適実施例においては、ＬＣＲＣＣ４５のマト
リクの裏側表面７０の全ては、上述した製造ステップ１
乃至５に従って同時的に処理される。その後に、該マト
リクスのＬＣＲＣＣの上部表面を、上述したステップ６
乃至９に従って同時的に処理する。次いで、該マトリク
スの個々のＬＣＲＣＣ４５をスクライブし且つマトリク
ス８０から除去して、個別的なユニットのＬＣＲＣＣ４
５を形成し、それらは、ステップ１０乃至１５に従って
装着するための準備がなされている。マトリクス形態で
のこのようなＬＣＲＣＣ４５の大量生産は、ＬＣＲＣＣ
のユニット当たりの製造コストを著しく減少させている
。本発明のＬＣＲＣＣのコストは、従来技術におけるコ
ストの約４分の１であると推定される。
【００４３】
【効果】本発明のＬＣＲＣＣは従来技術と比較して多数
の利点を与えている。第一に、本ＬＣＲＣＣは表面装着
可能であるので、従来技術における如くキャリアに対す
る必要性が除去されている。従来技術のキャリアを製造
するための時間、努力及び費用が除去されている。又、
ハイブリッド回路又はＰＣボードとキャリアとの間の熱
的不整合の問題が解消されている。第二に、ＬＣＲＣＣ
上の受動装置は、装着した後にトリミングすることが可
能であるので、本ＬＣＲＣＣは、より良好な動作性能を
提供することが可能であり且つＬＣＲＣＣ上のＩＣとそ
の他の電気的装置との間の電気的不整合の問題を解消し
ている。
の利点を与えている。第一に、本ＬＣＲＣＣは表面装着
可能であるので、従来技術における如くキャリアに対す
る必要性が除去されている。従来技術のキャリアを製造
するための時間、努力及び費用が除去されている。又、
ハイブリッド回路又はＰＣボードとキャリアとの間の熱
的不整合の問題が解消されている。第二に、ＬＣＲＣＣ
上の受動装置は、装着した後にトリミングすることが可
能であるので、本ＬＣＲＣＣは、より良好な動作性能を
提供することが可能であり且つＬＣＲＣＣ上のＩＣとそ
の他の電気的装置との間の電気的不整合の問題を解消し
ている。
【００４４】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
。
【図１】 従来技術に基づく典型的なリード付きチッ
プキャリアを示した概略図。
プキャリアを示した概略図。
【図２】 従来技術に基づく典型的なリードなしチッ
プキャリアを示した概略図。
プキャリアを示した概略図。
【図３】 本発明に基づくリードなしチップ抵抗コン
デンサキャリア（ＬＣＲＣＣ）を示した概略図。
デンサキャリア（ＬＣＲＣＣ）を示した概略図。
【図４】 本発明に基づくＬＣＲＣＣを示した概略図
。
。
【図５】 本発明の一実施例に基づく蓋を有するＬＣ
ＲＣＣを示した概略図。
ＲＣＣを示した概略図。
【図６】 本発明の別の実施例に基づくリードを有す
るＬＣＲＣＣを示した概略図。
るＬＣＲＣＣを示した概略図。
【図７】 本発明に基づくハイブリッド回路ボード上
に装着した幾つかのＬＣＲＣＣを示した概略図。
に装着した幾つかのＬＣＲＣＣを示した概略図。
【図８】 本発明の一実施例に基づいて製造したＬＣ
ＲＣＣのマトリクスを示した概略図。
ＲＣＣのマトリクスを示した概略図。
【図９】 本発明に基づいて図８に示した如くＬＣＲ
ＣＣのマトリクスを示した概略図。
ＣＣのマトリクスを示した概略図。
４５ ＬＣＲＣＣ
５０ キャリア
５２ 上部表面
５４ 導電性ダイパッド領域
５６ 導電性ライン
５８ コンタクト孔
６０ 絶縁体
６２ コンデンサ
６４ 抵抗
６６，６８ ＩＣ
７０ 底部表面
７２ コンタクト領域
８８ 蓋
Claims (39)
- 【請求項１】 集積回路を担持するためのリードなし
チップ抵抗コンデンサ担体（ＬＣＲＣＣ）において、上
部及び底部表面をもった担体が設けられており、前記担
体の前記上部表面上にメタリゼーション相互接続体が形
成されており、前記担体の前記底部表面上に少なくとも
１つの表面接触部が設けられており、前記表面接触部は
前記ＬＣＲＣＣを表面装着可能なものとしており、前記
担体の前記上部表面上に形成された前記メタリゼーショ
ン相互接続体を前記担体の前記底部表面上の前記表面接
触部と電気的に結合させる手段が設けられていることを
特徴とするＬＣＲＣＣ。 - 【請求項２】 請求項１において、更に、前記担体の
前記上部表面上に装着した１個又はそれ以上のマイクロ
電子コンポーネントが設けられていることを特徴とする
ＬＣＲＣＣ。 - 【請求項３】 請求項１において、前記メタリゼーシ
ョン相互接続体及び前記表面接触部を電気的に結合する
手段が、前記担体を貫通して形成された少なくとも１個
の導電性貫通孔を有することを特徴とするＬＣＲＣＣ。 - 【請求項４】 請求項１において、前記担体がアルミ
ナを有することを特徴とするＬＣＲＣＣ。 - 【請求項５】 請求項４において、前記担体が、更に
、マグネシウム、カルシウム、酸化ベリリウム、窒化ア
ルミニウム、ステアタイト及びムライトからなるグルー
プから選択した不純物を有することを特徴とするＬＣＲ
ＣＣ。 - 【請求項６】 請求項１において、前記メタリゼーシ
ョン相互接続体が、更に、少なくとも１個のトリミング
可能な装置を有することを特徴とするＬＣＲＣＣ。 - 【請求項７】 請求項１において、前記メタリゼーシ
ョン相互接続体が少なくとも１個のダイパッド領域及び
少なくとも１個の導電線を有することを特徴とするＬＣ
ＲＣＣ。 - 【請求項８】 請求項７において、前記ダイパッド領
域が金であることを特徴とするＬＣＲＣＣ。 - 【請求項９】 請求項７において、前記導電線がアル
ミニウムであることを特徴とするＬＣＲＣＣ。 - 【請求項１０】 請求項６において、前記トリミング
可能な装置が抵抗であることを特徴とするＬＣＲＣＣ。 - 【請求項１１】 請求項６において、前記トリミング
可能な装置がコンデンサであることを特徴とするＬＣＲ
ＣＣ。 - 【請求項１２】 請求項１において、更に、前記担体
の前記上部表面を被覆するための蓋が設けられているこ
とを特徴とするＬＣＲＣＣ。 - 【請求項１３】 請求項１において、更に、前記担体
の前記底部表面上の前記表面接触部へ取付けたリードが
設けられていることを特徴とするＬＣＲＣＣ。 - 【請求項１４】 リードなしチップ抵抗コンデンサ担
体（ＬＣＲＣＣ）を製造する方法において、上部及び底
部表面をもった担体を形成し、前記担体の前記上部表面
上にメタリゼーション相互接続体を形成し、前記担体の
前記底部表面上に少なくとも１個の表面接触部を形成し
、前記表面接触部は前記ＬＣＲＣＣを表面装着可能なも
のとしており、前記担体の前記上部表面上に形成した前
記メタリゼーション相互接続体を前記担体の前記底部表
面上の前記表面接触部と電気的に結合させる、上部各ス
テップを有することを特徴とする方法。 - 【請求項１５】 請求項１３において、前記メタリゼ
ーション相互接続体を形成するステップが、前記担体の
前記上部表面上に導電性金属を選択的にパターン形成し
、前記選択的にパターン形成した導電性金属が前記担体
の前記上部表面上に少なくとも１個のダイパッド領域と
少なくとも１個の導電線とを形成することを特徴とする
方法。 - 【請求項１６】 請求項１５において、前記選択的に
パターン形成した導電性金属が、薄膜処理技術を使用し
て前記担体の前記上部表面上に形成されることを特徴と
する方法。 - 【請求項１７】 請求項１５において、前記選択的に
パターン形成される導電性金属が、厚膜処理技術を使用
して前記担体の前記上部表面上に形成されることを特徴
とする方法。 - 【請求項１８】 請求項１５において、前記メタリゼ
ーション相互接続体を形成するステップが、更に、前記
担体を所定時間の間予め選択した上昇温度に加熱し、従
って前記選択的にパターン形成した導電性金属が前記担
体の前記上部表面へ付着することを特徴とする方法。 - 【請求項１９】 請求項１４において、前記メタリゼ
ーション相互接続体を形成するステップが、更に、前記
担体の前記上部表面上に受動要素を形成するステップを
有することを特徴とする方法。 - 【請求項２０】 請求項１９において、前記受動要素
が抵抗であることを特徴とする方法。 - 【請求項２１】 請求項１９において、前記受動要素
がコンデンサであることを特徴とする方法。 - 【請求項２２】 請求項１９において、更に、前記受
動要素を積極的にトリミングするステップを有すること
を特徴とする方法。 - 【請求項２３】 請求項１４において、前記担体の底
部表面上に少なくとも１個の表面接触部を形成するステ
ップが、前記担体の前記底部表面上に導電性金属を選択
的にパターン形成するステップを有することを特徴とす
る方法。 - 【請求項２４】 請求項１４において、更に、前記担
体を回路基板へ装着するステップを有することを特徴と
する方法。 - 【請求項２５】 請求項１４において、更に、前記担
体の前記上部表面上に１つ又はそれ以上の集積回路を装
着するステップを有することを特徴とする方法。 - 【請求項２６】 請求項２５において、更に、前記担
体の前記上部表面上に蓋を配置させるステップを有する
ことを特徴とする方法。 - 【請求項２７】 請求項１４において、更に、前記担
体の前記底部表面上の前記表面接触部へリードを取付け
るステップを有することを特徴とする方法。 - 【請求項２８】 １つ又はそれ以上の集積回路を担持
する担体を製造する方法において、上部及び底部表面を
もったブランク基板の選択した位置に貫通孔を形成し、
プリントシーケンスを使用して前記担体の前記底部表面
上に選択的にパターン形成した電気的表面接触部を形成
し、前記プリントシーケンスを使用して前記担体の前記
上部表面上に選択的にパターン形成したメタリゼーショ
ン相互接続体を形成し、前記担体の前記上部表面上の前
記メタリゼーション相互接続体へ電気的に結合した受動
要素を形成し、前記担体の前記貫通孔を介して前記底部
表面上の前記電気的表面接触部へ前記上部表面上の前記
メタリゼーション相互接続体を電気的に結合させる、上
記各ステップを有することを特徴とする方法。 - 【請求項２９】 請求項２８において、前記貫通孔を
形成するステップが、前記ブランク基板をレーザでスク
ライブするステップを有することを特徴とする方法。 - 【請求項３０】 請求項２８において、前記貫通孔を
形成するステップがグリーンパンチプロセスを有するこ
とを特徴とする方法。 - 【請求項３１】 請求項２８において、前記プリント
シーケンスが、更に、前記基板を洗浄して不純物を除去
し、前記基板を選択的にプリントして前記電気的表面接
触部及びメタリゼーション相互接続体を形成し、充分な
温度において充分な時間の間前記基板を加熱し従って前
記プリントした表面接触部及びメタリゼーション相互接
続体が前記基板へ付着する、上記各ステップを有するこ
とを特徴とする方法。 - 【請求項３２】 請求項３１において、前記基板を洗
浄するステップが（１．１．１）トリクロロエタンを有
することを特徴とする方法。 - 【請求項３３】 請求項３１において、前記プリント
ステップが、更に、薄膜プリント技術を有することを特
徴とする方法。 - 【請求項３４】 請求項３１において、前記プリント
ステップが、更に、厚膜技術を有することを特徴とする
方法。 - 【請求項３５】 請求項３１において、前記基板が５
乃至１５分の間８００乃至１０００℃において加熱する
ことを特徴とする方法。 - 【請求項３６】 請求項２８において、前記受動要素
が抵抗を有することを特徴とする方法。 - 【請求項３７】 請求項３６において、前記抵抗が、
前記基板の前記上部表面上に抵抗性物質を選択的に付着
形成するステップにより形成されることを特徴とする方
法。 - 【請求項３８】 請求項２８において、前記受動要素
がコンデンサを有することを特徴とする方法。 - 【請求項３９】 請求項３８において、前記コンデン
サが、第一プリントシーケンス期間中に前記基板上に第
一コンデンサプレートを形成し、前記第一プレート上に
絶縁性物質を付着形成し、第二プリントシーケンス期間
中に前記絶縁性物質上に第二コンデンサプレートを形成
する、上記各ステップを有することを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US64363591A | 1991-01-22 | 1991-01-22 | |
| US643635 | 1991-01-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04303960A true JPH04303960A (ja) | 1992-10-27 |
| JP3181654B2 JP3181654B2 (ja) | 2001-07-03 |
Family
ID=24581663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00872492A Expired - Fee Related JP3181654B2 (ja) | 1991-01-22 | 1992-01-21 | ハイブリッド回路用リードなしチップ抵抗コンデンサ担体及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5371029A (ja) |
| EP (1) | EP0496491A1 (ja) |
| JP (1) | JP3181654B2 (ja) |
| KR (1) | KR920015969A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69524855T2 (de) * | 1994-08-25 | 2002-08-14 | Nat Semiconductor Corp | Bauelementstapel in mehrchiphalbleiterpackungen |
| US5534465A (en) * | 1995-01-10 | 1996-07-09 | At&T Corp. | Method for making multichip circuits using active semiconductor substrates |
| US6100787A (en) * | 1997-05-28 | 2000-08-08 | Motorola, Inc. | Multilayer ceramic package with low-variance embedded resistors |
| JP4032459B2 (ja) * | 1997-08-05 | 2008-01-16 | 株式会社デンソー | 混成集積回路用基板及びその製造方法 |
| US6542379B1 (en) | 1999-07-15 | 2003-04-01 | International Business Machines Corporation | Circuitry with integrated passive components and method for producing |
| FI19992361A (fi) * | 1999-11-01 | 2001-05-02 | Nokia Mobile Phones Ltd | Integroitujen piirien valmistusmenetelmä |
| US6641860B1 (en) | 2000-01-03 | 2003-11-04 | T-Ink, L.L.C. | Method of manufacturing printed circuit boards |
| FR2806529B1 (fr) * | 2000-03-14 | 2005-03-04 | St Microelectronics Sa | Procede d'ajustage d'un parametre electrique sur un composant electronique integre |
| ES2263625T3 (es) * | 2000-03-22 | 2006-12-16 | Societe Des Produits Nestle S.A. | Composicion alimenticia para animales de compañia y procedimiento de fabricacion. |
| TW498602B (en) * | 2000-05-30 | 2002-08-11 | Alps Electric Co Ltd | Circuit unit |
| US6812564B1 (en) * | 2000-09-05 | 2004-11-02 | Hewlett-Packard Development Company, L.P. | Monolithic common carrier |
| TWM274641U (en) * | 2005-04-01 | 2005-09-01 | Lingsen Precision Ind Ltd | Packaging carrier for integrated circuit |
| TWI681524B (zh) | 2017-01-27 | 2020-01-01 | 日商村田製作所股份有限公司 | 半導體晶片 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3926746A (en) * | 1973-10-04 | 1975-12-16 | Minnesota Mining & Mfg | Electrical interconnection for metallized ceramic arrays |
| JPS5613394B2 (ja) * | 1974-11-29 | 1981-03-27 | ||
| US4372037A (en) * | 1975-03-03 | 1983-02-08 | Hughes Aircraft Company | Large area hybrid microcircuit assembly |
| US4195326A (en) * | 1977-09-12 | 1980-03-25 | Beckman Instruments, Inc. | Predetermined temperature coefficient capacitor |
| US4295271A (en) * | 1978-09-15 | 1981-10-20 | Honeywell Information Systems Inc. | Method of soldering a lead to a sintered lead pad |
| JPS55130198A (en) * | 1979-03-30 | 1980-10-08 | Hitachi Ltd | Hybrid integrated circuit board for tuner |
| US4288841A (en) * | 1979-09-20 | 1981-09-08 | Bell Telephone Laboratories, Incorporated | Double cavity semiconductor chip carrier |
| US4419818A (en) * | 1981-10-26 | 1983-12-13 | Amp Incorporated | Method for manufacturing substrate with selectively trimmable resistors between signal leads and ground structure |
| JPS5957973A (ja) * | 1982-09-25 | 1984-04-03 | 日本特殊陶業株式会社 | 金属・セラミツクス複合体 |
| US4551747A (en) * | 1982-10-05 | 1985-11-05 | Mayo Foundation | Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation |
| JPS5980946A (ja) * | 1982-10-30 | 1984-05-10 | Ngk Insulators Ltd | セラミツクリ−ドレスパツケ−ジおよびその製造法 |
| US4681656A (en) * | 1983-02-22 | 1987-07-21 | Byrum James E | IC carrier system |
| JPS601847A (ja) * | 1983-06-20 | 1985-01-08 | Toshiba Corp | 混成集積回路 |
| FR2556503B1 (fr) * | 1983-12-08 | 1986-12-12 | Eurofarad | Substrat d'interconnexion en alumine pour composant electronique |
| US4783697A (en) * | 1985-01-07 | 1988-11-08 | Motorola, Inc. | Leadless chip carrier for RF power transistors or the like |
| JPS61242030A (ja) * | 1985-04-19 | 1986-10-28 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US4724021A (en) * | 1986-07-23 | 1988-02-09 | E. I. Du Pont De Nemours And Company | Method for making porous bottom-layer dielectric composite structure |
| JPS6476747A (en) * | 1987-09-17 | 1989-03-22 | Ibiden Co Ltd | Semiconductor mounting board |
| JP2612455B2 (ja) * | 1987-09-30 | 1997-05-21 | イビデン株式会社 | 半導体素子搭載用基板 |
| JPH01138791A (ja) * | 1987-11-25 | 1989-05-31 | Nec Corp | 混成集積回路装置 |
| US4906802A (en) * | 1988-02-18 | 1990-03-06 | Neal Castleman | Molded chip carrier |
| US4870746A (en) * | 1988-11-07 | 1989-10-03 | Litton Systems, Inc. | Method of making a multilayer printed circuit board having screened-on resistors |
-
1992
- 1992-01-07 EP EP92300102A patent/EP0496491A1/en not_active Ceased
- 1992-01-21 KR KR1019920000815A patent/KR920015969A/ko not_active Application Discontinuation
- 1992-01-21 JP JP00872492A patent/JP3181654B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-24 US US08/037,487 patent/US5371029A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR920015969A (ko) | 1992-08-27 |
| EP0496491A1 (en) | 1992-07-29 |
| JP3181654B2 (ja) | 2001-07-03 |
| US5371029A (en) | 1994-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3368451B2 (ja) | 回路基板の製造方法と回路検査装置 | |
| US4737236A (en) | Method of making microwave integrated circuits | |
| US6707680B2 (en) | Surface applied passives | |
| EP0070380B1 (en) | Discrete thin film capacitor | |
| JP3181654B2 (ja) | ハイブリッド回路用リードなしチップ抵抗コンデンサ担体及びその製造方法 | |
| US6287894B1 (en) | Acoustic device packaged at wafer level | |
| US5079835A (en) | Method of forming a carrierless surface mounted integrated circuit die | |
| US5138115A (en) | Carrierles surface mounted integrated circuit die | |
| JPH0452623B2 (ja) | ||
| US20230207509A1 (en) | Multi-layer semiconductor package with stacked passive components | |
| WO2009023649A1 (en) | Packaged integrated circuits and methods to form a packaged integrated circuit | |
| JP3394696B2 (ja) | 半導体装置及びその製造方法 | |
| US5887338A (en) | Method for producing a temperature sensor with temperature-dependent resistance | |
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| EP0117211B1 (en) | Method for fabricating a package for an integrated circuit | |
| US20070138240A1 (en) | Method for forming leadframe assemblies | |
| JPH0365034B2 (ja) | ||
| JP2746234B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JPS6290938A (ja) | 半導体装置 | |
| JPS6329414B2 (ja) | ||
| EP0343379A2 (en) | Thin film package for mixed bonding of a chip | |
| JP2002151805A (ja) | 多数個取りセラミック配線基板 | |
| JPH0376190A (ja) | 薄膜回路基板 | |
| JPH02116152A (ja) | 混成集積回路装置 | |
| JPS6235552A (ja) | 半導体搭載装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |