JPH04298117A - 励振回路 - Google Patents
励振回路Info
- Publication number
- JPH04298117A JPH04298117A JP3188474A JP18847491A JPH04298117A JP H04298117 A JPH04298117 A JP H04298117A JP 3188474 A JP3188474 A JP 3188474A JP 18847491 A JP18847491 A JP 18847491A JP H04298117 A JPH04298117 A JP H04298117A
- Authority
- JP
- Japan
- Prior art keywords
- output
- excitation circuit
- voltage
- output terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005284 excitation Effects 0.000 title claims abstract description 95
- 230000005669 field effect Effects 0.000 claims description 5
- 238000009738 saturating Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 1
- 230000007246 mechanism Effects 0.000 description 13
- 238000003780 insertion Methods 0.000 description 9
- 230000037431 insertion Effects 0.000 description 9
- 230000001052 transient effect Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
- H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/001—Arrangements for reducing power consumption in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00353—Modifications for eliminating interference or parasitic voltages or currents in bipolar transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は論理信号を母線を経て伝
送するための励振回路に関し、特にこのような励振回路
が同時に接続される母線に関する。
送するための励振回路に関し、特にこのような励振回路
が同時に接続される母線に関する。
【０００２】
【従来の技術】従来形の励振回路は、母線に接続するた
めの出力端子と、第１電圧線に接続するための第１供給
端子と、励振回路の第１の状態で出力を導通させるため
に出力端子から第１供給端子まで電流経路を確立する第
１励振器と、第１励振装置に制御電流を供給するための
制御装置とを備えている。
めの出力端子と、第１電圧線に接続するための第１供給
端子と、励振回路の第１の状態で出力を導通させるため
に出力端子から第１供給端子まで電流経路を確立する第
１励振器と、第１励振装置に制御電流を供給するための
制御装置とを備えている。
【０００３】このような回路は母線のキャパシタンス、
電圧変動の大きさ及び出力電流の大きさによって定めら
れる期間中に母線上で所望の電圧変動を生ずることがで
きる。通信速度を高めるために利用できる３つの手段と
は、ｉ）励振器の電流容量を高め、ｉｉ）母線のキャパ
シタンスを縮減し、ｉｉｉ ）必要な電圧変動を縮減す
ることである。
電圧変動の大きさ及び出力電流の大きさによって定めら
れる期間中に母線上で所望の電圧変動を生ずることがで
きる。通信速度を高めるために利用できる３つの手段と
は、ｉ）励振器の電流容量を高め、ｉｉ）母線のキャパ
シタンスを縮減し、ｉｉｉ ）必要な電圧変動を縮減す
ることである。
【０００４】これらの３つの手段の組合せによってより
高い動作速度を追求する標準的な母線システムの例はＩ
ＥＥＥ規格８９６．１に規定のフューチャー母線＋シス
テムである。これらの手段の一つ又は組合せによって高
速度通信を行うために他の多くの標準形の適正な母線シ
ステムが追求されており、将来にわたって追求され続け
るであろう。
高い動作速度を追求する標準的な母線システムの例はＩ
ＥＥＥ規格８９６．１に規定のフューチャー母線＋シス
テムである。これらの手段の一つ又は組合せによって高
速度通信を行うために他の多くの標準形の適正な母線シ
ステムが追求されており、将来にわたって追求され続け
るであろう。
【０００５】このようなシステムでは、一層高い出力電
流が指定される。このような高い電流によって不可避的
に生ずる電力（熱）散逸は単一の集積回路（チップ）内
に単数又は複数の励振回路を含めることを望む場合には
制約になる。制御回路によって電力散逸が付加され、前
記の制約が更に厳しくなることがある。例えば、双極ト
ランジスタによってコンパクトな、高電流励振器が可能
になるが、そのオン状態を維持するにはかなりの制御電
流が必要になる。このような制御電流を供給する際の電
力散逸はチップの全電力散逸の大部分に達する場合があ
る。
流が指定される。このような高い電流によって不可避的
に生ずる電力（熱）散逸は単一の集積回路（チップ）内
に単数又は複数の励振回路を含めることを望む場合には
制約になる。制御回路によって電力散逸が付加され、前
記の制約が更に厳しくなることがある。例えば、双極ト
ランジスタによってコンパクトな、高電流励振器が可能
になるが、そのオン状態を維持するにはかなりの制御電
流が必要になる。このような制御電流を供給する際の電
力散逸はチップの全電力散逸の大部分に達する場合があ
る。
【０００６】個々の励振回路が起動していない場合は、
それは母線に接続された別の励振回路の付加の一部にな
る。残念なことに高電流励振装置と、双極トランジスタ
は特に大きい出力キャパシタンスを有する傾向がある。 これらのキャパシタンスを母線に結合すると高い出力電
流から利得される速度上の利点が消失する。正に、個々
の回路の出力キャパシタンスは母線の全キャパシタンス
に負の貢献しかもたらさないので、母線の性能は接続さ
れるモジュールの数には関わりない。
それは母線に接続された別の励振回路の付加の一部にな
る。残念なことに高電流励振装置と、双極トランジスタ
は特に大きい出力キャパシタンスを有する傾向がある。 これらのキャパシタンスを母線に結合すると高い出力電
流から利得される速度上の利点が消失する。正に、個々
の回路の出力キャパシタンスは母線の全キャパシタンス
に負の貢献しかもたらさないので、母線の性能は接続さ
れるモジュールの数には関わりない。
【０００７】励振回路の出力キャパシタンスのその他の
結果として、励振回路を“起動時”母線（すなわち別の
励振器と受信器が通信している励振器）に接続する場合
に必ずある程度のノイズを誘発することがある。従って
起動時母線に急速に接続された新たな回路モジュールに
よって別のモジュール用のデータの損失、もしくはシス
テム全体の故障すら生ずることがある。多くのモジュラ
・データ処理システムは処理制御及び電話交換のような
精密な、実時間の用途で利用されるので、新たなモジュ
ールの帯電したままの挿入が望ましいが、一方、データ
損失又はシステムの故障の結果は極めて重大である。母
線上での論理レベル間の電圧変動を縮減すると、受信モ
ジュールの固有のノイズ耐性が縮減するという犠牲だけ
で速度が高まることに注目されたい。
結果として、励振回路を“起動時”母線（すなわち別の
励振器と受信器が通信している励振器）に接続する場合
に必ずある程度のノイズを誘発することがある。従って
起動時母線に急速に接続された新たな回路モジュールに
よって別のモジュール用のデータの損失、もしくはシス
テム全体の故障すら生ずることがある。多くのモジュラ
・データ処理システムは処理制御及び電話交換のような
精密な、実時間の用途で利用されるので、新たなモジュ
ールの帯電したままの挿入が望ましいが、一方、データ
損失又はシステムの故障の結果は極めて重大である。母
線上での論理レベル間の電圧変動を縮減すると、受信モ
ジュールの固有のノイズ耐性が縮減するという犠牲だけ
で速度が高まることに注目されたい。
【０００８】米国特許明細書第４，４１５，８１７ 号
は双極励振トランジスタと、双極制御トランジスタと複
数個の出力ダイオードを備えた論理回路を開示している
。各々の出力ダイオードが出力電流をそれぞれの別の論
理回路へと搬送する。出力ダイオードはこれらの別の回
路を互いに絶縁し、かつ、論理回路の高度の“論理出力
”（論理回路により励振可能である入力数）を提供する
ために備えられる。
は双極励振トランジスタと、双極制御トランジスタと複
数個の出力ダイオードを備えた論理回路を開示している
。各々の出力ダイオードが出力電流をそれぞれの別の論
理回路へと搬送する。出力ダイオードはこれらの別の回
路を互いに絶縁し、かつ、論理回路の高度の“論理出力
”（論理回路により励振可能である入力数）を提供する
ために備えられる。
【０００９】
【発明が解決しようとする課題】本発明の課題は前述の
問題点のひとつ又はそれ以上を解決し、母線用の改良さ
れた励振回路を提供することである。
問題点のひとつ又はそれ以上を解決し、母線用の改良さ
れた励振回路を提供することである。
【００１０】
【課題を解決するための手段】本発明は第１の側面では
多重レベルのデータ信号を搬送する母線に接続するため
の出力端子と、該出力端子を母線に接続する前に出力端
子にて、励振回路の動作中に出力端子にある電圧レベル
範囲にほぼ等しい電圧レベルに電圧を設定するためのプ
レ・バイアス装置とを備えるものである。
多重レベルのデータ信号を搬送する母線に接続するため
の出力端子と、該出力端子を母線に接続する前に出力端
子にて、励振回路の動作中に出力端子にある電圧レベル
範囲にほぼ等しい電圧レベルに電圧を設定するためのプ
レ・バイアス装置とを備えるものである。
【００１１】このような励振回路の起動状態での挿入中
に発生するノイズは中間電圧と母線に実際にある電圧と
の間での電圧振動の縮減により減小する。このような励
振回路が母線からの出力電流を回路を供給端子に導通す
るための励振器を備えている場合、回路の出力キャパシ
タンスは励振器と直列である第１部品と、励振器と並列
である第２部品とを備えた励振回路の出力キャパシタン
スとを備え、一方、バイアス装置は出力キャパシタンス
の第１と第２部品の間の電荷の分割によって出力端子が
中間レベルに充電されるように出力キャパシタンスの第
１及び第２部品を所定のレベルまで直列に充電する装置
を備えている。
に発生するノイズは中間電圧と母線に実際にある電圧と
の間での電圧振動の縮減により減小する。このような励
振回路が母線からの出力電流を回路を供給端子に導通す
るための励振器を備えている場合、回路の出力キャパシ
タンスは励振器と直列である第１部品と、励振器と並列
である第２部品とを備えた励振回路の出力キャパシタン
スとを備え、一方、バイアス装置は出力キャパシタンス
の第１と第２部品の間の電荷の分割によって出力端子が
中間レベルに充電されるように出力キャパシタンスの第
１及び第２部品を所定のレベルまで直列に充電する装置
を備えている。
【００１２】出力キャパシタンスの第１部品は例えば励
振器と出力端子との間の出力電流の経路に接続された出
力ダイオードの逆バイアス・キャパシタコンスを含んで
いる。出力キャパシタンスの第２部品は例えば静電放電
防護素子のキャパシタンスを含んでいる。
振器と出力端子との間の出力電流の経路に接続された出
力ダイオードの逆バイアス・キャパシタコンスを含んで
いる。出力キャパシタンスの第２部品は例えば静電放電
防護素子のキャパシタンスを含んでいる。
【００１３】本発明は第２の側面では、冒頭の第２節に
記載された素子を備え、かつ、励振回路の第２状態で出
力端子から第１励振器を絶縁するために出力電流の経路
に接続された出力ダイオードとを備え、制御装置は出力
端子から第１励振器用の制御電流を引き込むように出力
ダイオードを越えて出力端子に接続されている。出力ダ
イオードは第２状態で逆バイアス状態になり、それによ
って励振器の大キャパシタンスと直列の小キャパシタン
スとして機能し、回路の全体の出力キャパシタンスを縮
減する。同時に、制御電圧が出力ダイオードを越えて出
力端子から引き込まれることは、制御電流による電力散
逸の一部又は全部が励振回路の外部で生じ、集積回路に
おいて励振回路をパッケージする上での制約がある程度
弱まることを意味する。
記載された素子を備え、かつ、励振回路の第２状態で出
力端子から第１励振器を絶縁するために出力電流の経路
に接続された出力ダイオードとを備え、制御装置は出力
端子から第１励振器用の制御電流を引き込むように出力
ダイオードを越えて出力端子に接続されている。出力ダ
イオードは第２状態で逆バイアス状態になり、それによ
って励振器の大キャパシタンスと直列の小キャパシタン
スとして機能し、回路の全体の出力キャパシタンスを縮
減する。同時に、制御電圧が出力ダイオードを越えて出
力端子から引き込まれることは、制御電流による電力散
逸の一部又は全部が励振回路の外部で生じ、集積回路に
おいて励振回路をパッケージする上での制約がある程度
弱まることを意味する。
【００１４】これに対して、米国特許明細書第４，４１
５，８１７ 号の論理回路内の制御トランジスタは励振
トランジスタ用の制御電流を抵抗を介して論理回路の出
力端子からではなく、内部の電流供給端子から引き込む
。従って、前記の公知の論理回路内の制御電流は論理回
路パッケージ内での電力の散逸に完全に加担する。公知
の論理回路は単一の出力ダイオードを経て高速母線を励
振するのに適しているものとは記載されていない。出力
ダイオードの高周波（容量）特性は米国特許明細書第４
，４１５，８１７ 号には記載されていない。
５，８１７ 号の論理回路内の制御トランジスタは励振
トランジスタ用の制御電流を抵抗を介して論理回路の出
力端子からではなく、内部の電流供給端子から引き込む
。従って、前記の公知の論理回路内の制御電流は論理回
路パッケージ内での電力の散逸に完全に加担する。公知
の論理回路は単一の出力ダイオードを経て高速母線を励
振するのに適しているものとは記載されていない。出力
ダイオードの高周波（容量）特性は米国特許明細書第４
，４１５，８１７ 号には記載されていない。
【００１５】出力ダイオードはショットキ・ダイオード
でよい。ショットキ・ダイオードのキャパシタンスはｐ
−ｎダイオードのそれよりも低いので、絶縁がより優れ
ている。ショットキ・ダイオードの順方向電圧低下が低
いことによってもある種の設計上の制約がなくなり、オ
ン・チップ電力散逸の縮減役立つ。制御装置は双極トラ
ンジスタが第１の状態で飽和することが防止され、むし
ろ第１電圧源に対する所定の電圧を出力端子で保持する
ような特性抵抗を有することができる。この電圧設定機
構は出力電圧の動揺を低くすることを補助することがで
きる。
でよい。ショットキ・ダイオードのキャパシタンスはｐ
−ｎダイオードのそれよりも低いので、絶縁がより優れ
ている。ショットキ・ダイオードの順方向電圧低下が低
いことによってもある種の設計上の制約がなくなり、オ
ン・チップ電力散逸の縮減役立つ。制御装置は双極トラ
ンジスタが第１の状態で飽和することが防止され、むし
ろ第１電圧源に対する所定の電圧を出力端子で保持する
ような特性抵抗を有することができる。この電圧設定機
構は出力電圧の動揺を低くすることを補助することがで
きる。
【００１６】ドレン・ソース経路が出力端子と双極トラ
ンジスタのベースの間に接続されている絶縁ゲート電界
効果形トランジスタから制御装置が構成されている実施
例では、ドレン・ソースのオン抵抗は制御装置の特性イ
ンピーダンスを構成することができる。絶縁ゲート・ト
ランジスタを使用することによって、付加的な電力散逸
を縮減することができ、かつ、所定の電圧の温度補償を
行うように設計することができる。
ンジスタのベースの間に接続されている絶縁ゲート電界
効果形トランジスタから制御装置が構成されている実施
例では、ドレン・ソースのオン抵抗は制御装置の特性イ
ンピーダンスを構成することができる。絶縁ゲート・ト
ランジスタを使用することによって、付加的な電力散逸
を縮減することができ、かつ、所定の電圧の温度補償を
行うように設計することができる。
【００１７】回路は更に第２の状態で双極トランジスタ
のベースをそのトランジスタのエミッタの電圧の方向に
引っ張るための能動オフ・切り換え装置を備えることが
できる。それによって、励振トランジスタの急速なオフ
切り換えが可能である。能動オフ切り換え装置はトラン
ジスタを再び急速にオンに切り換えることができるよう
に双極トランジスタのベースの所定電圧を☆するための
装置を備えることができる。
のベースをそのトランジスタのエミッタの電圧の方向に
引っ張るための能動オフ・切り換え装置を備えることが
できる。それによって、励振トランジスタの急速なオフ
切り換えが可能である。能動オフ切り換え装置はトラン
ジスタを再び急速にオンに切り換えることができるよう
に双極トランジスタのベースの所定電圧を☆するための
装置を備えることができる。
【００１８】励振回路は更に第２電圧源に接続される第
２供給端子と、第２の状態で出力端子から離れている出
力ダイオードの電極での電圧を第２電圧源の方向に引っ
張り、出力ダイオードに逆バイアスをかけるための第２
励振器とを備えることができる。第２の能動励振器は例
えば単なる抵抗器よりも迅速に回路を第２の状態にする
ことができる。第２励振器は第２の状態での出力ダイオ
ードにかけられる逆バイアスを制限する装置を含むこと
ができる。
２供給端子と、第２の状態で出力端子から離れている出
力ダイオードの電極での電圧を第２電圧源の方向に引っ
張り、出力ダイオードに逆バイアスをかけるための第２
励振器とを備えることができる。第２の能動励振器は例
えば単なる抵抗器よりも迅速に回路を第２の状態にする
ことができる。第２励振器は第２の状態での出力ダイオ
ードにかけられる逆バイアスを制限する装置を含むこと
ができる。
【００１９】本発明は第３の側面では、−母線に接続す
るための出力端子と、 −第１電圧源に接続するための第１供給端子と、−励振
回路の第１状態で出力電流を導通させるために出力端子
から第１供給端子への電流経路を確立するための第１励
振器と、 −励振回路の第２状態で出力端子から第１励振器を絶縁
するために出力電流の経路に接続された出力ダイオード
と、 −出力端子を母線に接続する前に出力ダイオードに逆バ
イアスをくわえるプレバイアス装置とから成る励振回路
である。
るための出力端子と、 −第１電圧源に接続するための第１供給端子と、−励振
回路の第１状態で出力電流を導通させるために出力端子
から第１供給端子への電流経路を確立するための第１励
振器と、 −励振回路の第２状態で出力端子から第１励振器を絶縁
するために出力電流の経路に接続された出力ダイオード
と、 −出力端子を母線に接続する前に出力ダイオードに逆バ
イアスをくわえるプレバイアス装置とから成る励振回路
である。
【００２０】母線への接続の前に出力ダイオードに確実
に逆バイアスを加えることによって、プレバイアス装置
は起動状態での挿入中にダイオードが励振器の大きいキ
ャパシタンスを母線から絶縁できるようにする。プレバ
イアス装置はバイアス電圧源に接続するためのバイアス
供給端子を備えることができ、このバイアス電圧源は出
力端子を母線に接続する前に接続され、起動する。バイ
アス電圧源は例えばバッテリー、又は回路モジュールを
起動中の母線システムに接続中に別のコネクタ・ピンが
接触する前に接触するように設計されたコネクタ・ピン
から成ることができる。
に逆バイアスを加えることによって、プレバイアス装置
は起動状態での挿入中にダイオードが励振器の大きいキ
ャパシタンスを母線から絶縁できるようにする。プレバ
イアス装置はバイアス電圧源に接続するためのバイアス
供給端子を備えることができ、このバイアス電圧源は出
力端子を母線に接続する前に接続され、起動する。バイ
アス電圧源は例えばバッテリー、又は回路モジュールを
起動中の母線システムに接続中に別のコネクタ・ピンが
接触する前に接触するように設計されたコネクタ・ピン
から成ることができる。
【００２１】このような励振回路は更に主供給電流の導
通が確立されるとバイアス供給端子を回路の別の部分か
ら絶縁するための装置及びプレバイアスに適するバイア
ス電圧源がバイアス供給端子に接続されていない場合、
バイアス供給端子を回路の残りの部分から絶縁する装置
の双方又は一方を備えることができる。本発明は更に母
線システムに接続するための回路モジュールを提供する
ものであり、この回路モジュールには本発明の前述の側
面に従った励振回路が含まれる。
通が確立されるとバイアス供給端子を回路の別の部分か
ら絶縁するための装置及びプレバイアスに適するバイア
ス電圧源がバイアス供給端子に接続されていない場合、
バイアス供給端子を回路の残りの部分から絶縁する装置
の双方又は一方を備えることができる。本発明は更に母
線システムに接続するための回路モジュールを提供する
ものであり、この回路モジュールには本発明の前述の側
面に従った励振回路が含まれる。
【００２２】本発明の前述の第１、第２及び第３の側面
は別個に、又は本発明の励振回路と組み合わせて利用す
ることができる。
は別個に、又は本発明の励振回路と組み合わせて利用す
ることができる。
【００２３】
【実施例】図１は入力端子１０（Ｖ１ ）と出力端子１
２（Ｖ０ ）の間に接続された励振回路を示している。 出力端子は図１ではそれぞれの抵抗１８及び２０で終端
する伝送線１４及び１６によってモデル化された母線１
３上の中間点に接続されている。伝送線１４及び１６は
特性インピーダンスＺ０ を有しており、一方、終端抵
抗１８及び２０は母線を各々抵抗Ｒｔ を有する終端電
圧Ｖｔ に接続する。出力電圧１２（Ｖ０）は励振回路
を含む集積回路パッケージの出力ピン及び更に母線１３
への接続用のコネクタであってもよい。
２（Ｖ０ ）の間に接続された励振回路を示している。 出力端子は図１ではそれぞれの抵抗１８及び２０で終端
する伝送線１４及び１６によってモデル化された母線１
３上の中間点に接続されている。伝送線１４及び１６は
特性インピーダンスＺ０ を有しており、一方、終端抵
抗１８及び２０は母線を各々抵抗Ｒｔ を有する終端電
圧Ｖｔ に接続する。出力電圧１２（Ｖ０）は励振回路
を含む集積回路パッケージの出力ピン及び更に母線１３
への接続用のコネクタであってもよい。
【００２４】励振回路は２つの主供給端子２２（ＶＣＣ
）及び２４（ＶＧＮ Ｄ）と、バイアス端子２６（ＶＢ
Ｉ ＡＳ ）とを有している。供給端子２２、２４及び
２６は集積回路パッケージの供給ピンであることができ
、これには幾つかの同一の励振回路が含まれる。供給端
子２２（ＶＣＣ）と供給端子２４（ＶＧＮ Ｄ）との間
には第１抵抗Ｒ１と、上部ＮＰＮトランジスタＱ１と、
２つのｐ−ｎダイオードＤ１及びＤ２と、下部ＮＰＮト
ランジスタＱ２とが直列に接続されている。ＮＰＮトラ
ンジスタＱ１及びＱ２は端子２４（ＶＧＮ Ｄ）方向へ
のエミッタを有し、ダイオードＤ１及びＤ２は端子２４
（ＶＧＮ Ｄ）方向への陰極を有している。下部ＮＰＮ
トランジスタＱ２のコレクタは第１ショットキ・ダイオ
ードＳ１の陰極に接続され、その陽極は出力端子１２（
Ｖ０ ）に接続されている。
）及び２４（ＶＧＮ Ｄ）と、バイアス端子２６（ＶＢ
Ｉ ＡＳ ）とを有している。供給端子２２、２４及び
２６は集積回路パッケージの供給ピンであることができ
、これには幾つかの同一の励振回路が含まれる。供給端
子２２（ＶＣＣ）と供給端子２４（ＶＧＮ Ｄ）との間
には第１抵抗Ｒ１と、上部ＮＰＮトランジスタＱ１と、
２つのｐ−ｎダイオードＤ１及びＤ２と、下部ＮＰＮト
ランジスタＱ２とが直列に接続されている。ＮＰＮトラ
ンジスタＱ１及びＱ２は端子２４（ＶＧＮ Ｄ）方向へ
のエミッタを有し、ダイオードＤ１及びＤ２は端子２４
（ＶＧＮ Ｄ）方向への陰極を有している。下部ＮＰＮ
トランジスタＱ２のコレクタは第１ショットキ・ダイオ
ードＳ１の陰極に接続され、その陽極は出力端子１２（
Ｖ０ ）に接続されている。
【００２５】インバータ端子１０（Ｖ１ ）はＣＭＯＳ
インバータ２８の入力に接続され、かつ、Ｎ−チャネル
絶縁ゲート電界効果形トランジスタＮ１のゲートにも接
続されている。“ＣＭＯＳ”という用語はここでは広義
に用いられ、特にトランジスタ・ゲートが金属ではなく
ポリシリコンから成っている絶縁ゲート・トランジスタ
技術を含んでいる。トランジスタＮ１のドレンは出力端
子１２（Ｖ０ ）に接続され、一方、トランジスタＮ１
のソースは下部ＮＰＮトランジスタＱ２のベースに接続
されている。素子Ｎ１，Ｑ２及びＳ１は互いに励振回路
の下部励振機構３０を形成している。
インバータ２８の入力に接続され、かつ、Ｎ−チャネル
絶縁ゲート電界効果形トランジスタＮ１のゲートにも接
続されている。“ＣＭＯＳ”という用語はここでは広義
に用いられ、特にトランジスタ・ゲートが金属ではなく
ポリシリコンから成っている絶縁ゲート・トランジスタ
技術を含んでいる。トランジスタＮ１のドレンは出力端
子１２（Ｖ０ ）に接続され、一方、トランジスタＮ１
のソースは下部ＮＰＮトランジスタＱ２のベースに接続
されている。素子Ｎ１，Ｑ２及びＳ１は互いに励振回路
の下部励振機構３０を形成している。
【００２６】インバータ２８の出力は上部ＮＰＮトラン
ジスタＱ１のベースに接続され、かつ、別のＮ−チャネ
ル絶縁ゲート・トランジスタＮ２に接続されている。ト
ランジスタＮ２のドレンは第２抵抗Ｒ２と第２ショット
キ・ダイオードＳ２（Ｒ２への陰極）を経て下部ＮＰＮ
トランジスタＱ２のベースに接続されている。トランジ
スタＮ２のソースと供給端子２４（ＶＧＮ Ｄ）に接続
されている。素子Ｎ２、Ｒ２及びＳ２は下部ＮＰＮトラ
ンジスタＱ２用のベース・プルオフ機構３２を形成する
。Ｐ−チャネル絶縁ゲート・トランジスタＰ１のソース
及びゲートは上部ＮＰＮトランジスタＱ１のエミッタ及
びコレクタにそれぞれ接続されている。トランジスタＱ
２のコレクタは第３ショットキ・ダイオードＳ３を経て
バイアス供給端子２６（ＶＢＩ ＡＳ ）に接続されて
いる。
ジスタＱ１のベースに接続され、かつ、別のＮ−チャネ
ル絶縁ゲート・トランジスタＮ２に接続されている。ト
ランジスタＮ２のドレンは第２抵抗Ｒ２と第２ショット
キ・ダイオードＳ２（Ｒ２への陰極）を経て下部ＮＰＮ
トランジスタＱ２のベースに接続されている。トランジ
スタＮ２のソースと供給端子２４（ＶＧＮ Ｄ）に接続
されている。素子Ｎ２、Ｒ２及びＳ２は下部ＮＰＮトラ
ンジスタＱ２用のベース・プルオフ機構３２を形成する
。Ｐ−チャネル絶縁ゲート・トランジスタＰ１のソース
及びゲートは上部ＮＰＮトランジスタＱ１のエミッタ及
びコレクタにそれぞれ接続されている。トランジスタＱ
２のコレクタは第３ショットキ・ダイオードＳ３を経て
バイアス供給端子２６（ＶＢＩ ＡＳ ）に接続されて
いる。
【００２７】図２はフューチャー母線＋システム内の背
板励振器として使用するのに適した図１の回路の通常動
作の電圧レベルＶＣＣ及びＶＧＮ Ｄ等を示している。 この回路のバージョンは例示してあるに過ぎない。本発
明はフューチャー母線＋又はその他の標準型の母線シス
テムへの使用に決して限定されるものではない。通常動
作では、正の供給電圧ＶＣＣ＝５．０Ｖが端子２２に印
加され、一方、アース供給電圧ＶＧＮ Ｄが端子２４に
供給される。 ＶＣＣに等しい正のバイアス電圧ＶＢＩ ＡＳ は端子
２６に印加される。このように、定常動作ではＰ−チャ
ネル・トランジスタがオフ切り換え（非導通）されるの
で、素子Ｐ１及びＳ３は無視することができる。素子Ｐ
１及びＳ３は図３を参照しつつ後述する励振回路の“起
動時の挿入”において役割を果たす。
板励振器として使用するのに適した図１の回路の通常動
作の電圧レベルＶＣＣ及びＶＧＮ Ｄ等を示している。 この回路のバージョンは例示してあるに過ぎない。本発
明はフューチャー母線＋又はその他の標準型の母線シス
テムへの使用に決して限定されるものではない。通常動
作では、正の供給電圧ＶＣＣ＝５．０Ｖが端子２２に印
加され、一方、アース供給電圧ＶＧＮ Ｄが端子２４に
供給される。 ＶＣＣに等しい正のバイアス電圧ＶＢＩ ＡＳ は端子
２６に印加される。このように、定常動作ではＰ−チャ
ネル・トランジスタがオフ切り換え（非導通）されるの
で、素子Ｐ１及びＳ３は無視することができる。素子Ｐ
１及びＳ３は図３を参照しつつ後述する励振回路の“起
動時の挿入”において役割を果たす。
【００２８】励振回路はその入力１０で従来のＣＭＯＳ
レベルでの論理信号Ｖ１ を受け、その出力１２でフュ
ーチャー母線＋システムの論理レベルでの対応する反転
出力信号Ｖ０ を生成する。このシステムでは、低い論
理レベルはＶ１ が高い場合はＶ０ ＝ＶＯＬ＝１．０
Ｖで表され、一方、Ｖ１ が低い場合は、高いレベルは
Ｖ０＝ＶＯＨ＝２．０Ｖで表される。論理レベルを区別
するために、母線１３に接続された受信器回路では臨界
電圧ＶＴＨ＝１．５５Ｖが用いれらる。この基準は事実
上次の許容差範囲（最小、最大）を特定する。ＶＯＬ（
０．７５、１．１Ｖ）；ＶＯＨ（１．９Ｖ、２．０Ｖ）
；ＶＴＨ（１．４７Ｖ、１．６２Ｖ）；ＶＣＣ（４．５
Ｖ、５．５Ｖ）Ｖ１ が低い場合（ＶＯＨ状態を表す）
、インバータ２８の出力は高い（ＶＣＣ）。次ぎにトラ
ンジスタＮ１がオフ切り換えられ、一方、トランジスタ
Ｎ２と上部ＮＰＮトランジスタＱ１は双方ともオンに切
り換えられる。（導通）従って、この状態では、プルオ
フ機構３２は下部ＮＰＮトランジスタＱ２を能動的にオ
フに切り換える。ショットキ・ダイオードＳ２はＮＰＮ
トランジスタＱ２の特性ベース・エミッタ順方向電圧Ｖ
ＢＥよりも僅かに少ない特性順方向電圧降下ＶＳ２を有
する。それによってトランジスタＱ２のベースに固有の
キャパシタンスはＮＰＮトランジスタＱ２がオンに切り
換わる前にＶＳ２からＶＢＥ Ｕ変わるだけですむの
で、後続のＶＯＬ状態への移行での切り換え速度が向上
する。
レベルでの論理信号Ｖ１ を受け、その出力１２でフュ
ーチャー母線＋システムの論理レベルでの対応する反転
出力信号Ｖ０ を生成する。このシステムでは、低い論
理レベルはＶ１ が高い場合はＶ０ ＝ＶＯＬ＝１．０
Ｖで表され、一方、Ｖ１ が低い場合は、高いレベルは
Ｖ０＝ＶＯＨ＝２．０Ｖで表される。論理レベルを区別
するために、母線１３に接続された受信器回路では臨界
電圧ＶＴＨ＝１．５５Ｖが用いれらる。この基準は事実
上次の許容差範囲（最小、最大）を特定する。ＶＯＬ（
０．７５、１．１Ｖ）；ＶＯＨ（１．９Ｖ、２．０Ｖ）
；ＶＴＨ（１．４７Ｖ、１．６２Ｖ）；ＶＣＣ（４．５
Ｖ、５．５Ｖ）Ｖ１ が低い場合（ＶＯＨ状態を表す）
、インバータ２８の出力は高い（ＶＣＣ）。次ぎにトラ
ンジスタＮ１がオフ切り換えられ、一方、トランジスタ
Ｎ２と上部ＮＰＮトランジスタＱ１は双方ともオンに切
り換えられる。（導通）従って、この状態では、プルオ
フ機構３２は下部ＮＰＮトランジスタＱ２を能動的にオ
フに切り換える。ショットキ・ダイオードＳ２はＮＰＮ
トランジスタＱ２の特性ベース・エミッタ順方向電圧Ｖ
ＢＥよりも僅かに少ない特性順方向電圧降下ＶＳ２を有
する。それによってトランジスタＱ２のベースに固有の
キャパシタンスはＮＰＮトランジスタＱ２がオンに切り
換わる前にＶＳ２からＶＢＥ Ｕ変わるだけですむの
で、後続のＶＯＬ状態への移行での切り換え速度が向上
する。
【００２９】同時に、トランジスタＱ１は導通し、ダイ
オードＤ１及びＤ２は順方向バイアスがかけられる。ト
ランジスタＱ１及びダイオードＤ１及びＤ２でのＶＣＣ
からの電圧降下は出力ショットキ・ダイオードＳ１の陰
極が３Ｖ程度の電圧、すなわちＶＯＨとＶＣＣの間のい
ずれかの電圧に引き上げられることを意味している。従
って出力ショットキ・ダイオードＳ１は逆にバイアスが
かけられ、かつトランジスタＱ２がオフに切り換わるの
で、ＶＯＨ状態の励振回路には静電流は流れない。ＶＯ
Ｈ状態では、回路は必然的に受動回路であるので、母線
１３は終端抵抗１８と２０を経て起動する終端電圧Ｖｔ
によってＶＯＨに保持される。ＶＯＬ状態からＶＯＨ
状態への移行に際しては、出力ピン１２のキャパシタン
スＣＳ１は母線１３への急速な移行を補助する。
オードＤ１及びＤ２は順方向バイアスがかけられる。ト
ランジスタＱ１及びダイオードＤ１及びＤ２でのＶＣＣ
からの電圧降下は出力ショットキ・ダイオードＳ１の陰
極が３Ｖ程度の電圧、すなわちＶＯＨとＶＣＣの間のい
ずれかの電圧に引き上げられることを意味している。従
って出力ショットキ・ダイオードＳ１は逆にバイアスが
かけられ、かつトランジスタＱ２がオフに切り換わるの
で、ＶＯＨ状態の励振回路には静電流は流れない。ＶＯ
Ｈ状態では、回路は必然的に受動回路であるので、母線
１３は終端抵抗１８と２０を経て起動する終端電圧Ｖｔ
によってＶＯＨに保持される。ＶＯＬ状態からＶＯＨ
状態への移行に際しては、出力ピン１２のキャパシタン
スＣＳ１は母線１３への急速な移行を補助する。
【００３０】図３はＣＳ１及び図１の励振回路にあるそ
の他のキャパシタンスを示している。トランジスタＱ２
はサイズが大きいので大きいコレクタ・エミッタ実効キ
ャパシタンスＣＱ２を有し、実際のコレクタ・ベース・
キャパシタンスをトランジスタの電流利得β（ベータ）
で乗算するミラー効果を有している。この大きいキャパ
シタンスＣＱ２は逆バイアスをかけられた出力ショット
キ・ダイオードＳ１のより小さいキャパシタンスＣＣ１
によってＶＯＨ状態での出力ピン１２から減結合される
。出力ピン１２には更にベースとエミッタが双方ともＶ
ＧＮ Ｄに接続されたもう一つのＮＰＮトランジスタと
して表される静電放電（ＥＳＤ）防護素子Ｅ１が接続さ
れている。ＥＳＤ素子Ｅ１はベース・エミッタの接続故
にミラー効果によって増強されない寄生キャパシタンス
ＣＥ１を有している。出力ピン１２及びそこから母線１
３への接続線に固有のキャパシタンスＣＰ もある。励
振回路の全出力キャパシタンスＣ０ は約ＣＳ１＋ＣＥ
１＋ＣＰ であり、特に下部ＮＰＮトランジスタＱ２の
大きいキャパシタンスＣＱ２を含んでいない。従って回
路は低い出力キャパシタンスＣ０ を有するように設計
することができる。フューチャー母線＋システムには最
大Ｃ０ ＝５ピコファラッド（５ｐＦ）が指定されてい
る。
の他のキャパシタンスを示している。トランジスタＱ２
はサイズが大きいので大きいコレクタ・エミッタ実効キ
ャパシタンスＣＱ２を有し、実際のコレクタ・ベース・
キャパシタンスをトランジスタの電流利得β（ベータ）
で乗算するミラー効果を有している。この大きいキャパ
シタンスＣＱ２は逆バイアスをかけられた出力ショット
キ・ダイオードＳ１のより小さいキャパシタンスＣＣ１
によってＶＯＨ状態での出力ピン１２から減結合される
。出力ピン１２には更にベースとエミッタが双方ともＶ
ＧＮ Ｄに接続されたもう一つのＮＰＮトランジスタと
して表される静電放電（ＥＳＤ）防護素子Ｅ１が接続さ
れている。ＥＳＤ素子Ｅ１はベース・エミッタの接続故
にミラー効果によって増強されない寄生キャパシタンス
ＣＥ１を有している。出力ピン１２及びそこから母線１
３への接続線に固有のキャパシタンスＣＰ もある。励
振回路の全出力キャパシタンスＣ０ は約ＣＳ１＋ＣＥ
１＋ＣＰ であり、特に下部ＮＰＮトランジスタＱ２の
大きいキャパシタンスＣＱ２を含んでいない。従って回
路は低い出力キャパシタンスＣ０ を有するように設計
することができる。フューチャー母線＋システムには最
大Ｃ０ ＝５ピコファラッド（５ｐＦ）が指定されてい
る。
【００３１】引き続いてＶ１ が（ＶＣＣへと）高レベ
ルになると、ＶＯＬ状態への移行が開始される。インバ
ータ２８の出力は（ＶＧＮ Ｄへと）低レベルになる。 このようにしてトランジスタＱ１とＮ１はオフに切り換
わり、一方、Ｎ−チャネル・ベース制御トランジスタＮ
１はオンに切り換わる。この時点ではＶ０ は依然とし
てＶＯＨと等しいので、トランジスタＮ１はベース電流
ＩＱ２ Ｂを下部ＮＰＮトランジスタＱ２へと供給可能
である。このベース電流はトランジスタＱ２をオンに切
り換え、これは出力電流Ｉ０ を目下順方向バイアスを
かけられたショットキ・ダイオードＳ１を経て引込み、
出力ピン１２と母線１３とをＶＧＮ Ｄの方向へと引っ
張る。
ルになると、ＶＯＬ状態への移行が開始される。インバ
ータ２８の出力は（ＶＧＮ Ｄへと）低レベルになる。 このようにしてトランジスタＱ１とＮ１はオフに切り換
わり、一方、Ｎ−チャネル・ベース制御トランジスタＮ
１はオンに切り換わる。この時点ではＶ０ は依然とし
てＶＯＨと等しいので、トランジスタＮ１はベース電流
ＩＱ２ Ｂを下部ＮＰＮトランジスタＱ２へと供給可能
である。このベース電流はトランジスタＱ２をオンに切
り換え、これは出力電流Ｉ０ を目下順方向バイアスを
かけられたショットキ・ダイオードＳ１を経て引込み、
出力ピン１２と母線１３とをＶＧＮ Ｄの方向へと引っ
張る。
【００３２】しかし、出力電圧Ｖ０ はＶＧＮ Ｄには
到達しない。トランジスタＮ１は一定のオン抵抗ＲＤＳ
Ｎ１ を有するように設計され、それによってＶ０
は所望のレベルＶＯＬ（フューチャー母線＋用の１．０
Ｖ）に制限され、一方Ｉ０ は定態値ＩＯＬに定着する
。ＶＯＬとＩＯＬの所望の組合せを付与するのに必要な
値ＲＤＳ Ｎ１ は次ぎの関係式に従ってＮＰＮトラン
ジスタＱ２用のＶＢＥ及びβを知ることによって定める
ことができる。
到達しない。トランジスタＮ１は一定のオン抵抗ＲＤＳ
Ｎ１ を有するように設計され、それによってＶ０
は所望のレベルＶＯＬ（フューチャー母線＋用の１．０
Ｖ）に制限され、一方Ｉ０ は定態値ＩＯＬに定着する
。ＶＯＬとＩＯＬの所望の組合せを付与するのに必要な
値ＲＤＳ Ｎ１ は次ぎの関係式に従ってＮＰＮトラン
ジスタＱ２用のＶＢＥ及びβを知ることによって定める
ことができる。
【００３３】ＲＤＳ Ｎ１ ＝β（ＶＯＬ−ＶＢＥ）／
ＩＯＬＮＰＮトランジスタＱ２のＶＢＥが温度上昇とと
もに減少するとＮ−チャネル・トランジスタＮ１の利得
が減少すると、ＶＯＬの所望の設定は広い温度範囲に及
ぶ。ＶＯＬ状態では、励振回路は母線１３上のレベルの
能動的制御を行う。それによって、配線されたＡＮＤ構
造内で母線１３に接続された多くの励振回路の一つによ
る制御が可能である。
ＩＯＬＮＰＮトランジスタＱ２のＶＢＥが温度上昇とと
もに減少するとＮ−チャネル・トランジスタＮ１の利得
が減少すると、ＶＯＬの所望の設定は広い温度範囲に及
ぶ。ＶＯＬ状態では、励振回路は母線１３上のレベルの
能動的制御を行う。それによって、配線されたＡＮＤ構
造内で母線１３に接続された多くの励振回路の一つによ
る制御が可能である。
【００３４】フューチャー母線１３＋システムの場合は
、静出力電圧ＩＯＬは公称で８０ミリアンペア（ｍＡ）
である。ＩＯＬ＝８０ｍＡによって、総キャパシタンス
が１５０ｐＦである母線は丁度２ナノ秒（ｎｓ）未満で
１ボルトの振動（すなわちＶＯＨからＶＯＬへの振動）
によって励振可能である。２ｎｓが母線システムの所望
の切り換え速度である場合は、高度の電流励振能力があ
るにも係わらず５ｐＦのような制限が母線に配設された
各受動励振器の出力キャパシタンスに加えられなければ
ならない理由が明らかにある。１５０ｐＦは母線自体の
ために例えば１００ｐＦでもよく、又、同じ母線に接続
されている別の励振器のために５０ｐＦでもよい。
、静出力電圧ＩＯＬは公称で８０ミリアンペア（ｍＡ）
である。ＩＯＬ＝８０ｍＡによって、総キャパシタンス
が１５０ｐＦである母線は丁度２ナノ秒（ｎｓ）未満で
１ボルトの振動（すなわちＶＯＨからＶＯＬへの振動）
によって励振可能である。２ｎｓが母線システムの所望
の切り換え速度である場合は、高度の電流励振能力があ
るにも係わらず５ｐＦのような制限が母線に配設された
各受動励振器の出力キャパシタンスに加えられなければ
ならない理由が明らかにある。１５０ｐＦは母線自体の
ために例えば１００ｐＦでもよく、又、同じ母線に接続
されている別の励振器のために５０ｐＦでもよい。
【００３５】下部ＮＰＮトランジスタＱ２はＶＯＬ状態
の継続期間中に大きい電流ＩＯＬを供給するのに充分な
大きさを有していなければならず、その結果、必然的に
ＶＯＬ状態での励振器チップ内の大きい電力散逸（ＶＯ
Ｌ×ＩＯＬ＝１．０×０．０８＝０．０８ワット）が生
ずる。ピン１２（ＶＯ ）及び２４（ＶＧＮ Ｄ）及び
対応する内部の相互接続は大きい電流を搬送するように
構成されなければならない。このような励振回路を９回
路有する集積回路では、ピン２４（ＶＧＮ Ｄ）を経た
静のアース供給電流は７−８ワットのオン・チップ電力
散逸を伴いつつ、７００−８００ｍＡに達するであろう
。最悪の状態に対処するように設計された回路は１００
ｍＡるも達するＩＯＬを供給することが予期されよう。
の継続期間中に大きい電流ＩＯＬを供給するのに充分な
大きさを有していなければならず、その結果、必然的に
ＶＯＬ状態での励振器チップ内の大きい電力散逸（ＶＯ
Ｌ×ＩＯＬ＝１．０×０．０８＝０．０８ワット）が生
ずる。ピン１２（ＶＯ ）及び２４（ＶＧＮ Ｄ）及び
対応する内部の相互接続は大きい電流を搬送するように
構成されなければならない。このような励振回路を９回
路有する集積回路では、ピン２４（ＶＧＮ Ｄ）を経た
静のアース供給電流は７−８ワットのオン・チップ電力
散逸を伴いつつ、７００−８００ｍＡに達するであろう
。最悪の状態に対処するように設計された回路は１００
ｍＡるも達するＩＯＬを供給することが予期されよう。
【００３６】この文脈では、回路用の付加的なオン・チ
ップ電力散逸又は電流供給の要求は全く不必要である。 図１の回路内の特に低い励振機構３０は低いオン・チッ
プ電力散逸に関与する。特に、Ｎ−チャネル・トランジ
スタＮ１のドレンを出力ショットキ・ダイオードＳ１を
越えて出力ピン１２に接続すると、ベース電流ＩＱ２
Ｂ（ＩＯＬ／βに等しい）はチップ自体の正の供給端子
２２（ＶＣＣ）からではなく母線１３から引き込まれる
。 βの値を１００とし、ＩＯＬ＝８０ｍＡとすると、少な
くとも３．４ミリワット（ｍＷ）のオン・チップ電力散
逸（ＶＣＣ −ＶＢＥ×ＩＱ２ Ｂ）が励振回路毎に回
避される。 実際に、従来の制御構造では、動作温度と供給電圧の最
悪の変動に対してＶＯＬを補償する必要があるので、Ｉ
Ｑ２ Ｂの定常値の数倍を生成しなければならないであ
ろう。双極トランジスタＱ２の利得βは例えば代表的な
動作温度範囲を超えて６０ないし２００に変動するであ
ろう。単一のチップ上に９個の励振回路が集積されてい
るものと再度仮定すると、１５０−２００ｍＷの潜在的
オン・チップ電力散逸が回避されることになる。更に、
ＩＯＬはそれが制御電流ＩＱ２ Ｂを含んでいてもいな
くても同一であるので、背板又はその他のいずれかのオ
フ−チップでの対応する電力散逸の増大はみられない。
ップ電力散逸又は電流供給の要求は全く不必要である。 図１の回路内の特に低い励振機構３０は低いオン・チッ
プ電力散逸に関与する。特に、Ｎ−チャネル・トランジ
スタＮ１のドレンを出力ショットキ・ダイオードＳ１を
越えて出力ピン１２に接続すると、ベース電流ＩＱ２
Ｂ（ＩＯＬ／βに等しい）はチップ自体の正の供給端子
２２（ＶＣＣ）からではなく母線１３から引き込まれる
。 βの値を１００とし、ＩＯＬ＝８０ｍＡとすると、少な
くとも３．４ミリワット（ｍＷ）のオン・チップ電力散
逸（ＶＣＣ −ＶＢＥ×ＩＱ２ Ｂ）が励振回路毎に回
避される。 実際に、従来の制御構造では、動作温度と供給電圧の最
悪の変動に対してＶＯＬを補償する必要があるので、Ｉ
Ｑ２ Ｂの定常値の数倍を生成しなければならないであ
ろう。双極トランジスタＱ２の利得βは例えば代表的な
動作温度範囲を超えて６０ないし２００に変動するであ
ろう。単一のチップ上に９個の励振回路が集積されてい
るものと再度仮定すると、１５０−２００ｍＷの潜在的
オン・チップ電力散逸が回避されることになる。更に、
ＩＯＬはそれが制御電流ＩＱ２ Ｂを含んでいてもいな
くても同一であるので、背板又はその他のいずれかのオ
フ−チップでの対応する電力散逸の増大はみられない。
【００３７】トランジスタＱ２について、出力端子から
ベース・電流を引き込むもう一つの利点は、正の供給端
子２２（ＶＣＣ）がいずれの状態でも相当の静電流を導
通させる必要がないことである。ＶＯＬ状態からＶＯＨ
状態への移行中に過渡電流だけが引き込まれる。基本的
な励振機構３０の他に励振回路の多くの変更例が可能で
あることが当業者には明らかであろう。このような励振
機構がフューチャー母線＋背板以外の別の用途に利用さ
れる場合は必然的に、このような変更例が生ずる。種々
のトランジスタとダイオードの極性が反転し、異なる電
圧レベルと電流需要が生ずる等である。別の用途では相
補的な一対の前記励振機構が必要になる場合もある。回
路はＢｉＣＭＯＳ技術で構成される必要はない。Ｎ−チ
ャネル・ベース制御トランジスタＮ１は双極トランジス
タで代用することができる。但し、これはＶＣＣ又は入
力端子１０から極めて少ないベース電流が引き込まれる
ことが必要である。
ベース・電流を引き込むもう一つの利点は、正の供給端
子２２（ＶＣＣ）がいずれの状態でも相当の静電流を導
通させる必要がないことである。ＶＯＬ状態からＶＯＨ
状態への移行中に過渡電流だけが引き込まれる。基本的
な励振機構３０の他に励振回路の多くの変更例が可能で
あることが当業者には明らかであろう。このような励振
機構がフューチャー母線＋背板以外の別の用途に利用さ
れる場合は必然的に、このような変更例が生ずる。種々
のトランジスタとダイオードの極性が反転し、異なる電
圧レベルと電流需要が生ずる等である。別の用途では相
補的な一対の前記励振機構が必要になる場合もある。回
路はＢｉＣＭＯＳ技術で構成される必要はない。Ｎ−チ
ャネル・ベース制御トランジスタＮ１は双極トランジス
タで代用することができる。但し、これはＶＣＣ又は入
力端子１０から極めて少ないベース電流が引き込まれる
ことが必要である。
【００３８】図４はいわゆる起動時の挿入のための励振
回路の機構を利用したより大型の回路モジュール４２の
一部として図１に示した励振回路（図４では参照番号４
０で表示）を示してある。励振回路４０の端子及び信号
は図１と同一の参照番号で表示している。モジュール４
２は例えば単一の集積回路と、多重チップ・パッケージ
又は印刷配線板から成ることができる。モジュール４２
は動作時には背板４４の形態の母線システムを経て他の
モジュールと接続され、“ａ”及び“ｂ”を付した適合
する一対の接点を有するコネクタ４６によって背板４４
と取り外し自在に接続されている。背板４４は図１の母
線１３と供給線４８（ＶＣＣ’ ）と５０（ＶＧＮ Ｄ
’）とを含んでいる。背板内の母線１３の直列データだ
けを搬送する単一の母線でもよく、又は並列データを搬
送する何十、何百の母線の一つでもよい。
回路の機構を利用したより大型の回路モジュール４２の
一部として図１に示した励振回路（図４では参照番号４
０で表示）を示してある。励振回路４０の端子及び信号
は図１と同一の参照番号で表示している。モジュール４
２は例えば単一の集積回路と、多重チップ・パッケージ
又は印刷配線板から成ることができる。モジュール４２
は動作時には背板４４の形態の母線システムを経て他の
モジュールと接続され、“ａ”及び“ｂ”を付した適合
する一対の接点を有するコネクタ４６によって背板４４
と取り外し自在に接続されている。背板４４は図１の母
線１３と供給線４８（ＶＣＣ’ ）と５０（ＶＧＮ Ｄ
’）とを含んでいる。背板内の母線１３の直列データだ
けを搬送する単一の母線でもよく、又は並列データを搬
送する何十、何百の母線の一つでもよい。
【００３９】コネクタ４６内には、モジュール４２を背
板のＶＣＣ’ 供給線４８に接続するための一群の適合
する一対の接点５２ａ／５２ｂが設けられている。モジ
ュール４２をＶＧＮ Ｄ’供給線５０に接続するための
別の一群の適合する一対の接点５４ａ／５４ｂが設けら
れている。単一の一対の接点５６ａ／５６ｂはモジュー
ル４２を母線１３に接続する。群５２ａ／５２ｂとは別
の付加的な一対の接点５８ａ／５８ｂもモジュールをＶ
ＣＣ’ に接続する。一対の接点５８ａ／５８ｂと接点
群５４ａ／５４ｂ内の少なくとも一対の接点はコネクタ
４６の連結中に一対の接点５２ａ／５２ｂ及び５６ａ／
５６ｂの前に接触するように構成されている。コネクタ
４６は図４では一対の接点５８ａ／５８ｂと接点群５４
ａ／５４ｂの少なくとも一対の接点が接触する挿入の中
間状態で図示されている。
板のＶＣＣ’ 供給線４８に接続するための一群の適合
する一対の接点５２ａ／５２ｂが設けられている。モジ
ュール４２をＶＧＮ Ｄ’供給線５０に接続するための
別の一群の適合する一対の接点５４ａ／５４ｂが設けら
れている。単一の一対の接点５６ａ／５６ｂはモジュー
ル４２を母線１３に接続する。群５２ａ／５２ｂとは別
の付加的な一対の接点５８ａ／５８ｂもモジュールをＶ
ＣＣ’ に接続する。一対の接点５８ａ／５８ｂと接点
群５４ａ／５４ｂ内の少なくとも一対の接点はコネクタ
４６の連結中に一対の接点５２ａ／５２ｂ及び５６ａ／
５６ｂの前に接触するように構成されている。コネクタ
４６は図４では一対の接点５８ａ／５８ｂと接点群５４
ａ／５４ｂの少なくとも一対の接点が接触する挿入の中
間状態で図示されている。
【００４０】回路モジュール４２内で励振回路４０と、
受信器回路６０とデータ処理（ＤＰ）回路６２は全て動
作用にモジュール供給線６４（ＶＣＣ）及び６６（ＶＧ
Ｎ Ｄ）と接続されている。ＶＧＮ Ｄ供給線６６はコ
ネクタ４６の接点５４ａに直接接続され、一方、ＶＣＣ
供給線６４はスイッチ６８を経て接点５２ａに接続され
ている。励振回路４０のバイアス供給端子２６（ＶＢＩ
ＡＳ ）は接点５８ａに接続されている。ＤＰ回路６
２は受信器回路６０を経て接点５６ａ（母線１３）から
のデータを受信するように接続されている。ＤＰ回路は
データを励振回路４０の入力端子１０に伝送するために
接続されており、その出力１２（Ｖ０ ）も接点５６ａ
に接続されている。
受信器回路６０とデータ処理（ＤＰ）回路６２は全て動
作用にモジュール供給線６４（ＶＣＣ）及び６６（ＶＧ
Ｎ Ｄ）と接続されている。ＶＧＮ Ｄ供給線６６はコ
ネクタ４６の接点５４ａに直接接続され、一方、ＶＣＣ
供給線６４はスイッチ６８を経て接点５２ａに接続され
ている。励振回路４０のバイアス供給端子２６（ＶＢＩ
ＡＳ ）は接点５８ａに接続されている。ＤＰ回路６
２は受信器回路６０を経て接点５６ａ（母線１３）から
のデータを受信するように接続されている。ＤＰ回路は
データを励振回路４０の入力端子１０に伝送するために
接続されており、その出力１２（Ｖ０ ）も接点５６ａ
に接続されている。
【００４１】起動時の挿入とは背板が起動中に回路モジ
ュール４２を背板４４に接続する動作である。モジュー
ル４２用の主電圧供給線６４及び６６は一対の接点の群
を経て接続されるが、それはモジュール用の供給電流は
単一の接点の対偶には大き過ぎるからである。スイッチ
６８と起動時の挿入中に主供給電流を阻止するために使
用されるが、それは、各群の接点の対偶が先ず不可避的
に結合しないと、大きい電流によって損傷又は破壊され
てしまうからである。全ての接点の対偶が完全に結合す
ると、スイッチは手動又は自動的に綴じて回路モジュー
ル４２を起動させる。
ュール４２を背板４４に接続する動作である。モジュー
ル４２用の主電圧供給線６４及び６６は一対の接点の群
を経て接続されるが、それはモジュール用の供給電流は
単一の接点の対偶には大き過ぎるからである。スイッチ
６８と起動時の挿入中に主供給電流を阻止するために使
用されるが、それは、各群の接点の対偶が先ず不可避的
に結合しないと、大きい電流によって損傷又は破壊され
てしまうからである。全ての接点の対偶が完全に結合す
ると、スイッチは手動又は自動的に綴じて回路モジュー
ル４２を起動させる。
【００４２】起動時の挿入中、休止中の励振回路出力１
２が母線１３と急激に接続すると母線１３に過渡負荷が
加わり、一方、励振回路の出力キャパシタンスは母線１
３上で未知のレベルに充電する。この出力キャパシタン
スが双極トランジスタＱ２（図１及び図３）の大きいミ
ラー・キャパシタンスＣＱ２を含むとすると、母線上に
生ずるノイズは容易にデータ損失又は恐らくはシステム
全体の故障の原因になり易い。スイッチ６８は未だ閉じ
ていないので、正の主供給線ＶＣＣは出力ショットキ・
ダイオードＳ１に逆バイアスをかけて出力端子からＣＱ
２を絶縁するのに利用できない。
２が母線１３と急激に接続すると母線１３に過渡負荷が
加わり、一方、励振回路の出力キャパシタンスは母線１
３上で未知のレベルに充電する。この出力キャパシタン
スが双極トランジスタＱ２（図１及び図３）の大きいミ
ラー・キャパシタンスＣＱ２を含むとすると、母線上に
生ずるノイズは容易にデータ損失又は恐らくはシステム
全体の故障の原因になり易い。スイッチ６８は未だ閉じ
ていないので、正の主供給線ＶＣＣは出力ショットキ・
ダイオードＳ１に逆バイアスをかけて出力端子からＣＱ
２を絶縁するのに利用できない。
【００４３】しかし、回路モジュール４２内では、励振
回路４０のバイアス供給端子２６（ＶＢＩ ＡＳ ）は
主電圧供給線ＶＣＣとは独立して、かつ母線１３との接
触がなされる前にバイアス電圧ＶＢＩ ＡＳ を受ける
ように構成されている。このバイアス電圧供給は励振回
路４０内で励振回路の出力１２に次のようにプレバイア
スをかけるために利用される。
回路４０のバイアス供給端子２６（ＶＢＩ ＡＳ ）は
主電圧供給線ＶＣＣとは独立して、かつ母線１３との接
触がなされる前にバイアス電圧ＶＢＩ ＡＳ を受ける
ように構成されている。このバイアス電圧供給は励振回
路４０内で励振回路の出力１２に次のようにプレバイア
スをかけるために利用される。
【００４４】回路に電力が供給される前に、全てのポイ
ントは共通のレベルＶＧＮ Ｄまで放電されるものと想
定することができる。特にＶＣＣ供給ピン２２はＶＧＮ
Ｄのレベルにあるものと想定される。絶縁又は大気に
よる漏れにより一般に確実にこの状態になる。必要なら
ば、図１の破線で示すように付加的なショットキ・ダイ
オードＳ４とＳ５を加えることができ、その場合はこれ
らのダイオードは定常動作に影響を及ぼすことなく回路
内のそれぞれの節点をほぼＶＧＮ Ｄまで放電する。
ントは共通のレベルＶＧＮ Ｄまで放電されるものと想
定することができる。特にＶＣＣ供給ピン２２はＶＧＮ
Ｄのレベルにあるものと想定される。絶縁又は大気に
よる漏れにより一般に確実にこの状態になる。必要なら
ば、図１の破線で示すように付加的なショットキ・ダイ
オードＳ４とＳ５を加えることができ、その場合はこれ
らのダイオードは定常動作に影響を及ぼすことなく回路
内のそれぞれの節点をほぼＶＧＮ Ｄまで放電する。
【００４５】図４に示すようにＶＢＩ ＡＳ がＶＣＣ
の前に供給されると、Ｐ−チャネル・トランジスタＰ１
はそのゲートが抵抗Ｒ１を経てＶＣＣピンに接続される
ことによってオンに切り換わる。それによってＶＢＩ
ＡＳ ピン２６から下部ＮＰＮトランジスタＱ２のコレ
クタとショットキ・ダイオードＳ１の陰極の接合点への
電流経路が確立される。この電流経路は図３に示され、
ダイオードＤ１、Ｄ２及びＳ３を含んでいる。従ってこ
の経路を流れる電流はトランジスタＱ２のコレクタを前
記ダイオードでの順方向電圧降下の総計に等しい量だけ
ＶＢＩ ＡＳ 以下に定められた電圧ＶＣ へと引き込
む。ＶＢＩ ＡＳ ＝５．０Ｖであるとすると、ＶＣ
は３ボルトを僅かに超える。
の前に供給されると、Ｐ−チャネル・トランジスタＰ１
はそのゲートが抵抗Ｒ１を経てＶＣＣピンに接続される
ことによってオンに切り換わる。それによってＶＢＩ
ＡＳ ピン２６から下部ＮＰＮトランジスタＱ２のコレ
クタとショットキ・ダイオードＳ１の陰極の接合点への
電流経路が確立される。この電流経路は図３に示され、
ダイオードＤ１、Ｄ２及びＳ３を含んでいる。従ってこ
の経路を流れる電流はトランジスタＱ２のコレクタを前
記ダイオードでの順方向電圧降下の総計に等しい量だけ
ＶＢＩ ＡＳ 以下に定められた電圧ＶＣ へと引き込
む。ＶＢＩ ＡＳ ＝５．０Ｖであるとすると、ＶＣ
は３ボルトを僅かに超える。
【００４６】このようにトランジスタＱ２のコレクタが
ＶＯＨ以上であると、出力ピン１２（Ｖ０ ）と母線と
の接触がなされる場合にトランジスタＱ２のミラー・キ
ャパシタンスＣＱ２を充電するために母線１３から過渡
電流が引き込まれる必要がない。更に、ショットキ・ダ
イオードＳ１は逆バイアスをかけられる。（ＶＣ はＶ
ＯＨ及びＶｔ よりも大きい。）従って励振回路の低い
動作出力キャパシタンスＣ０ （約ＣＳ１＋ＣＥ１＋Ｃ
Ｐ ）は出力端子１２が母線１３に接続される前に大き
い過渡電流の障壁の役割を果たす。
ＶＯＨ以上であると、出力ピン１２（Ｖ０ ）と母線と
の接触がなされる場合にトランジスタＱ２のミラー・キ
ャパシタンスＣＱ２を充電するために母線１３から過渡
電流が引き込まれる必要がない。更に、ショットキ・ダ
イオードＳ１は逆バイアスをかけられる。（ＶＣ はＶ
ＯＨ及びＶｔ よりも大きい。）従って励振回路の低い
動作出力キャパシタンスＣ０ （約ＣＳ１＋ＣＥ１＋Ｃ
Ｐ ）は出力端子１２が母線１３に接続される前に大き
い過渡電流の障壁の役割を果たす。
【００４７】総出力キャパシタンスは第２成分と直列の
第１成分（主としてＣＳ１）から成るものとみなされる
。 トランジスタＱ２を充電し、出力ピン１２からキャパシ
タンスＣＱ２を絶縁することに加えて、ＶＢＩ ＡＳ
ピン２６からの電流は更に出力キャパシタンスＣ０ の
前記の二つの成分に形成された容量性の分圧器を充電す
る。ＣＳ１がおよそＣＥ１＋ＣＰ と等しくなるように
設計されている場合は、出力ピン１２（Ｖ０ ）はＶＧ
Ｎ ＤとＶＣ の中間の電圧まで充電される。ＶＣ は
本実施例では３ボルトの僅かに上の値であるので、出力
ピン１２は臨界電圧ＶＴＨ＝１．５５Ｖに近いフューチ
ャー母線＋の論理レベルＶＯＨ及びＶＯＬの間に電圧ま
で充電されることになる。その結果、母線１３からの過
渡電流は接触がなされた時にＶＴＨから母線１３にある
レベルＶＯＨ又はＶＯＬへのＣ０ を充電するだけでよ
い。このようにして、接点の対偶５６ａ／５６ｂの結合
の起因するノイズは母線１３に接続された別のモジュー
ルのデータ損失を生ずる恐れが極めて少ないレベルまで
更に縮減される。
第１成分（主としてＣＳ１）から成るものとみなされる
。 トランジスタＱ２を充電し、出力ピン１２からキャパシ
タンスＣＱ２を絶縁することに加えて、ＶＢＩ ＡＳ
ピン２６からの電流は更に出力キャパシタンスＣ０ の
前記の二つの成分に形成された容量性の分圧器を充電す
る。ＣＳ１がおよそＣＥ１＋ＣＰ と等しくなるように
設計されている場合は、出力ピン１２（Ｖ０ ）はＶＧ
Ｎ ＤとＶＣ の中間の電圧まで充電される。ＶＣ は
本実施例では３ボルトの僅かに上の値であるので、出力
ピン１２は臨界電圧ＶＴＨ＝１．５５Ｖに近いフューチ
ャー母線＋の論理レベルＶＯＨ及びＶＯＬの間に電圧ま
で充電されることになる。その結果、母線１３からの過
渡電流は接触がなされた時にＶＴＨから母線１３にある
レベルＶＯＨ又はＶＯＬへのＣ０ を充電するだけでよ
い。このようにして、接点の対偶５６ａ／５６ｂの結合
の起因するノイズは母線１３に接続された別のモジュー
ルのデータ損失を生ずる恐れが極めて少ないレベルまで
更に縮減される。
【００４８】スイッチ６８が最終的に閉じられ、励振回
路４０の端子２２が背板供給線４８に接続されると、Ｐ
−チャネル・トランジスタＰ１はオフに取り換わり、励
振回路の定常動作を開始できる。下部トランジスタＱ２
のコレクタはＶＯＨ以上の電圧ＶＯ に予充電されてい
るので、回路は必然的に既に受動的なＶＯＨのレベルに
ある。 このようにしてモジュール４２はシステムにそれ以上の
ノイズを誘導することなく母線１３からのデータの受信
を開始することができる。
路４０の端子２２が背板供給線４８に接続されると、Ｐ
−チャネル・トランジスタＰ１はオフに取り換わり、励
振回路の定常動作を開始できる。下部トランジスタＱ２
のコレクタはＶＯＨ以上の電圧ＶＯ に予充電されてい
るので、回路は必然的に既に受動的なＶＯＨのレベルに
ある。 このようにしてモジュール４２はシステムにそれ以上の
ノイズを誘導することなく母線１３からのデータの受信
を開始することができる。
【００４９】ショットキ・ダイオードＳ３はＶ０ を設
定するという役割に加えて更に別の目的をも果たす。起
動時挿入の機能が利用中ではなく、又はＶＢ１ ＡＳ
供給がなされない場合は、ショットキ・ダイオードＳ３
又はトランジスタＰ１のいずれかがＶＢＩ ＡＳ 端子
２６を回路の残りの部分から絶縁し、その際にその端子
はＶＣＣに結合され、ＶＧＮ Ｄに結合され、又は浮動
端子に留まる。
定するという役割に加えて更に別の目的をも果たす。起
動時挿入の機能が利用中ではなく、又はＶＢ１ ＡＳ
供給がなされない場合は、ショットキ・ダイオードＳ３
又はトランジスタＰ１のいずれかがＶＢＩ ＡＳ 端子
２６を回路の残りの部分から絶縁し、その際にその端子
はＶＣＣに結合され、ＶＧＮ Ｄに結合され、又は浮動
端子に留まる。
【００５０】説明してきたプレバイアス機構には多くの
変更が可能であることが当業者には明らかであろう。例
えば、バイアス供給電圧ＶＢＩ ＡＳ は背板コネクタ
４６内の接点の特別の構成によってではなく、回路モジ
ュール４２内のバッテリーによって供給されることも可
能であろう。当業者は更に所与の用途での低ノイズの起
動時挿入を可能にするための種々のキャパシタンスの予
充電の調整方法も理解するであろう。予充電電流経路の
電圧降下は必要に応じて変更でき、必要ならば勿論他の
制約なしでキャパシタンスをも変更可能である。特に、
ショットキ・ダイオードＳ１のようなダイオードのキャ
パシタンスはダイオード自体のサイズ又は性質を変化さ
せ、かつ（又は）予充電中にダイオードに供給される逆
バイアス電圧の大きさを変化させることによって変更可
能である。
変更が可能であることが当業者には明らかであろう。例
えば、バイアス供給電圧ＶＢＩ ＡＳ は背板コネクタ
４６内の接点の特別の構成によってではなく、回路モジ
ュール４２内のバッテリーによって供給されることも可
能であろう。当業者は更に所与の用途での低ノイズの起
動時挿入を可能にするための種々のキャパシタンスの予
充電の調整方法も理解するであろう。予充電電流経路の
電圧降下は必要に応じて変更でき、必要ならば勿論他の
制約なしでキャパシタンスをも変更可能である。特に、
ショットキ・ダイオードＳ１のようなダイオードのキャ
パシタンスはダイオード自体のサイズ又は性質を変化さ
せ、かつ（又は）予充電中にダイオードに供給される逆
バイアス電圧の大きさを変化させることによって変更可
能である。
【００５１】特定の下部励振機構３０を備えることとそ
の効用は起動時挿入用のプレバイアス機構とは別個であ
り、又、その逆も当てはまることが理解されよう。
の効用は起動時挿入用のプレバイアス機構とは別個であ
り、又、その逆も当てはまることが理解されよう。
【００５２】
【発明の効果】励振回路が回路を起動時の母線に接続中
に出力にバイアスをかけ、母線に接続された別の回路の
ノイズを縮減する装置を備えることによって、制御電流
に起因する励振回路内の電力（熱）散逸が縮減される。
に出力にバイアスをかけ、母線に接続された別の回路の
ノイズを縮減する装置を備えることによって、制御電流
に起因する励振回路内の電力（熱）散逸が縮減される。
【図１】本発明に従った励振回路の構成図である。
【図２】図１の励振回路の特定の実施例の種々の電圧レ
ベルを示す図面である。
ベルを示す図面である。
【図３】図１の励振回路の寄生キャパシタンスを示す図
面である。
面である。
【図４】図１の励振回路を含む回路モジュールの構成図
である。
である。
１０ 入力端子（Ｖ１ ）
１２ 出力端子（Ｖ０ ）
１３ 母線
１４ 伝送線
１６ 伝送線
１８ 抵抗
２０ 抵抗
２２ 主供給端子（ＶＣＣ）
２４ 主供給端子（ＶＧＮ Ｄ）
２６ バイアス供給端子（ＶＢＩ ＡＳ ）２８
インバータ ３０ 下部励振機構 ３２ ベース・プルオフ機構 ４０ 励振回路 ４２ 回路モジュール ４４ 背板 ４６ コネクタ ４８ 供給線ＶＣＣ’ ５０ 供給線ＶＧＮ Ｄ’ ５２ａ、５２ｂ 接点対偶群 ５４ａ、５４ｂ 接点対偶群 ５６ａ、５６ｂ 単一の接点対偶 ５８ａ、５８ｂ 単一の接点対偶 ６０ 受信器回路 ６２ データ処理回路 ６４ モジュール供給線（ＶＣＣ） ６６ モジュール供給線（ＶＧＮ Ｄ）６８ スイ
ッチ Ｑ１ 上部ＮＰＮトランジスタ Ｑ２ 下部ＮＰＮトランジスタ Ｄ１ ｐ−ｎダイオード Ｄ２ ｐ−ｎダイオード Ｎ１ 絶縁ゲート電界効果形トランジスタＮ２ Ｎ
−チャネル絶縁ゲート・トランジスタＲ１ 第１抵抗 Ｒ２ 第２抵抗 Ｓ１ 第１ショットキ・ダイオード Ｓ２ 第２ショットキ・ダイオード Ｓ３ 第３ショットキ・ダイオード Ｅ１ 静電放電防護素子
インバータ ３０ 下部励振機構 ３２ ベース・プルオフ機構 ４０ 励振回路 ４２ 回路モジュール ４４ 背板 ４６ コネクタ ４８ 供給線ＶＣＣ’ ５０ 供給線ＶＧＮ Ｄ’ ５２ａ、５２ｂ 接点対偶群 ５４ａ、５４ｂ 接点対偶群 ５６ａ、５６ｂ 単一の接点対偶 ５８ａ、５８ｂ 単一の接点対偶 ６０ 受信器回路 ６２ データ処理回路 ６４ モジュール供給線（ＶＣＣ） ６６ モジュール供給線（ＶＧＮ Ｄ）６８ スイ
ッチ Ｑ１ 上部ＮＰＮトランジスタ Ｑ２ 下部ＮＰＮトランジスタ Ｄ１ ｐ−ｎダイオード Ｄ２ ｐ−ｎダイオード Ｎ１ 絶縁ゲート電界効果形トランジスタＮ２ Ｎ
−チャネル絶縁ゲート・トランジスタＲ１ 第１抵抗 Ｒ２ 第２抵抗 Ｓ１ 第１ショットキ・ダイオード Ｓ２ 第２ショットキ・ダイオード Ｓ３ 第３ショットキ・ダイオード Ｅ１ 静電放電防護素子
Claims (15)
- 【請求項１】 多重レベルのデータ信号を搬送する母
線に接続するための出力端子と、該出力端子を母線に接
続する前に出力端子にて、励振回路の動作中に出力端子
にある電圧レベル範囲にほぼ等しい電圧レベルに電圧を
設定するためのプレ・バイアス装置とを備えたことを特
徴とする励振回路。 - 【請求項２】 該プレ・バイアス装置がバイアス電圧
源に接続するためのバイアス電圧供給端子を備え、該バ
イアス電圧源は出力端子が母線に接続される前に接続さ
れ、起動することを特徴とする請求項１に記載の励振回
路。 - 【請求項３】 励振回路の第１の状態で励振回路が完
全に接続されると出力を導通させるために出力端子から
第１供給端子まで電流経路を確立する第１励振器と、励
振器と直列である第１部品と、励振器と並列である第２
部品とを備えた励振回路の出力キャパシタンスと、出力
キャパシタンスの第１と第２部品の間の電荷の分割によ
って出力端子が中間レベルに充電されるように出力キャ
パシタンスの第１及び第２部品を所定のレベルまで充電
する装置を備えたプレ・パイアス装置、とを備えたこと
を特徴とする請求項１又は２に記載の励振回路。 - 【請求項４】 励振回路の第２状態で第１励振器を出
力端子から絶縁するために出力ダイオードが出力電流の
経路に接続されており、該出力ダイオードの逆バイアス
・キャパシタンスは出力キャパシタンスの該第１部品に
含まれることを特徴とする請求項３に記載の励振回路。 - 【請求項５】 出力キャパシタンスの第２部品は静電
放電防護装置のキャパシタンスを含むことを特徴とする
請求項３又は４に記載の励振回路。 - 【請求項６】 電圧供給線と少なくとも一つのデータ
母線を含む母線システムに取り外し自在に接続された端
子を有する励振回路モジュールにおいて、出力端子がデ
ータ母線に接続されるように配置された前記請求項のい
ずれか一つに記載の励振回路と、励振回路モジュールを
励動時母線システムに接続中に出力端子を母線に接続す
る前にバイアス電圧が励振回路のバイアス供給端子に確
実に印加されるようにする装置とを備えたことを特徴と
する励振回路モジュール。 - 【請求項７】 バイアス電圧が確実に印加されるよう
にする装置は母線システムへの接続とは独立した電圧源
を備えたことを特徴とする請求項６に記載の回路モジュ
ール。 - 【請求項８】 バイアス電圧が確実に印加されるよう
にする装置は母線コネクタが全体として連結中に励振回
路のバイアス供給端子のバイアス供給端子と母線システ
ムの供給線との間に結合された第１対の接点が励振回路
の出力端子とデータ母線との間に結合された第２対の接
点の前で連結するように構成された母線コネクタを備え
たことを特徴とする請求項６に記載の回路モジュール。 - 【請求項９】 第１電圧源に接続するための第１供給
端子と、励振回路の第１状態で出力電流を導通させるた
めに出力端子から第１供給端子への電流経路を確立する
ための第１励振器と、第１励振器に制御電流を供給する
ための制御装置と、励振回路の第２状態で出力端子から
第１励振器を絶縁するために出力電流の経路に接続され
た出力ダイオードとを備え、制御装置は出力端子から第
１励振器用の制御電流を引き込むように出力ダイオード
を越えて出力端子に接続されたことを特徴とする請求項
１又は２に記載の励振回路。 - 【請求項１０】 第１励振器はベース電流が制御電流
である双極トランジスタを備えたことを特徴とする請求
項９に記載の励振回路。 - 【請求項１１】 制御装置は双極トランジスタが第１
状態で飽和することが防止され、その代わりに出力端子
で第１電圧源に対する所定の電圧を保持するような特性
抵抗を有することを特徴とする請求項１０に記載の励振
回路。 - 【請求項１２】 制御装置はそのドレン・ソース経路
が出力端子と双極トランジスタのベースとの間に接続さ
れ、そのドレン・ソースの負荷時抵抗が制御装置の特性
インピーダンスを形成する絶縁されたゲートを有する電
界効果形トランジスタを備えたことを特徴とする請求項
１１に記載の励振回路。 - 【請求項１３】 双極トランジスタのベースに結合さ
れ、第２状態で双極トランジスタを該双極トランジスタ
のエミッタ電圧の方向に引き込むための能動オフ切り換
え装置を更に備え、該能動オフ切り換え装置はエミッタ
に対する双極トランジスタのベース上の所定の電圧を保
持するための能動オフ切り換え装置を備え、該電圧はゼ
ロと、双極トランジスタの特性ベース・エミッタ電圧と
の中間であることを特徴とする請求項１０、１１又は１
２項に記載の励振回路。 - 【請求項１４】 第２電圧源に接続するための第２供
給端子と、第２供給端子と出力端子から離れた出力ダイ
オードの電極との間に結合され、第２状態で該電極を第
２電圧源の方向に引き込んで、出力ダイオードに逆バイ
アスをかけるようにされた第２励振器とを更に備えたこ
とを特徴とする請求項４、９、１０、１１、１２又は１
３項のいずれか一つに記載の励振回路。 - 【請求項１５】 出力ダイオードがショットキ・ダイ
オードであることを特徴とする請求項４、９又は１０に
記載の励振回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US558935 | 1990-07-27 | ||
| US07/558,935 US5132564A (en) | 1990-07-27 | 1990-07-27 | Bus driver circuit with low on-chip dissipation and/or pre-biasing of output terminal during live insertion |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04298117A true JPH04298117A (ja) | 1992-10-21 |
| JP3308564B2 JP3308564B2 (ja) | 2002-07-29 |
Family
ID=24231604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18847491A Expired - Fee Related JP3308564B2 (ja) | 1990-07-27 | 1991-07-29 | 励振回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5132564A (ja) |
| EP (1) | EP0468583B1 (ja) |
| JP (1) | JP3308564B2 (ja) |
| KR (1) | KR100264497B1 (ja) |
| DE (1) | DE69132642T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4133764C1 (ja) * | 1991-10-11 | 1993-02-18 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
| JP3025118B2 (ja) * | 1992-10-26 | 2000-03-27 | 株式会社日立製作所 | 半導体集積回路装置と情報処理システム |
| DE69434906T2 (de) * | 1993-11-29 | 2007-08-30 | Fujitsu Ltd., Kawasaki | Integrierte Halbleiterschaltung und Abschlussvorrichtung |
| JP3102253B2 (ja) * | 1994-03-18 | 2000-10-23 | 株式会社日立製作所 | メモリシステム |
| JP3598530B2 (ja) * | 1994-04-21 | 2004-12-08 | 株式会社日立製作所 | 活栓挿抜装置 |
| US5574865A (en) * | 1994-12-01 | 1996-11-12 | Unisys Corporation | System for data transfer protection during module connection/disconnection onto live bus |
| US5485107A (en) * | 1995-01-09 | 1996-01-16 | Unisys Corporation | Backplane driver circuit |
| US5696773A (en) * | 1996-04-25 | 1997-12-09 | Credence Systems Corporation | Apparatus for performing logic and leakage current tests on a digital logic circuit |
| US5959481A (en) * | 1997-02-18 | 1999-09-28 | Rambus Inc. | Bus driver circuit including a slew rate indicator circuit having a one shot circuit |
| JPH10326131A (ja) * | 1997-05-26 | 1998-12-08 | Nec Corp | バスドライバ |
| US6163202A (en) * | 1998-10-05 | 2000-12-19 | Lucent Technologies Inc. | Temperature compensation circuit for semiconductor switch and method of operation thereof |
| US6600356B1 (en) * | 1999-04-30 | 2003-07-29 | Analog Devices, Inc. | ESD protection circuit with controlled breakdown voltage |
| US6380772B1 (en) | 2000-05-17 | 2002-04-30 | Marvell International, Ltd. | Self-limiting pad driver |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3614467A (en) * | 1970-06-22 | 1971-10-19 | Cogar Corp | Nonsaturated logic circuits compatible with ttl and dtl circuits |
| US4263645A (en) * | 1979-04-30 | 1981-04-21 | Gte Automatic Electric Laboratories, Inc. | Self-starting carrier subscriber power supply |
| US4415817A (en) * | 1981-10-08 | 1983-11-15 | Signetics Corporation | Bipolar logic gate including circuitry to prevent turn-off and deep saturation of pull-down transistor |
| JPS60177723A (ja) * | 1984-02-24 | 1985-09-11 | Hitachi Ltd | 出力回路 |
| US4746818A (en) * | 1985-03-12 | 1988-05-24 | Pitney Bowes Inc. | Circuit for maintaining the state of an output despite changes in the state of input |
| GB2185648A (en) * | 1985-12-04 | 1987-07-22 | Plessey Co Plc | Electronic interface circuit |
| JPS62154917A (ja) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | デジタル回路 |
| US4682050A (en) * | 1986-01-08 | 1987-07-21 | International Business Machines Corporation | Small signal swing driver circuit |
| FR2598871B1 (fr) * | 1986-05-14 | 1988-09-30 | Bendix Electronics Sa | Circuit d'interface bidirectionnel presentant un acces unipolaire et un acces bipolaire pour des signaux logiques |
| JPS63112893A (ja) * | 1986-10-28 | 1988-05-17 | Mitsubishi Electric Corp | 半導体集積回路 |
| KR960009249B1 (ko) * | 1987-04-24 | 1996-07-16 | 미다 가쓰시게 | 반도체 메모리 |
| JPH01251655A (ja) * | 1988-03-30 | 1989-10-06 | Matsushita Electron Corp | 半導体集積回路 |
| US4918329B1 (en) * | 1988-07-25 | 1993-06-01 | Data transmission system | |
| US5028809A (en) * | 1989-03-07 | 1991-07-02 | Hewlett-Packard Company | Computer bus structure permitting replacement of modules during operation |
-
1990
- 1990-07-27 US US07/558,935 patent/US5132564A/en not_active Expired - Fee Related
-
1991
- 1991-07-18 EP EP91201893A patent/EP0468583B1/en not_active Expired - Lifetime
- 1991-07-18 DE DE69132642T patent/DE69132642T2/de not_active Expired - Fee Related
- 1991-07-24 KR KR1019910012656A patent/KR100264497B1/ko not_active IP Right Cessation
- 1991-07-29 JP JP18847491A patent/JP3308564B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3308564B2 (ja) | 2002-07-29 |
| US5132564A (en) | 1992-07-21 |
| DE69132642T2 (de) | 2002-04-18 |
| KR100264497B1 (ko) | 2000-09-01 |
| KR920003660A (ko) | 1992-02-29 |
| EP0468583B1 (en) | 2001-06-20 |
| EP0468583A1 (en) | 1992-01-29 |
| DE69132642D1 (de) | 2001-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818209A (en) | Bootstrap line power supply regulator with no filter capacitor | |
| US5004936A (en) | Non-loading output driver circuit | |
| US6194952B1 (en) | Transmission gate circuit | |
| EP0530159A2 (en) | Zero-consumption power-on reset circuit | |
| JPH04298117A (ja) | 励振回路 | |
| JP2585599B2 (ja) | 出力インタ−フエ−ス回路 | |
| CA2201853A1 (en) | High voltage level shifter for switching high voltage in non-volatile memory integrated circuits | |
| US5994921A (en) | Universal sender device | |
| US4717847A (en) | TTL compatible CMOS input buffer | |
| JPH02222216A (ja) | ＢｉＣＭＯＳドライバ回路 | |
| JPS58123223A (ja) | Ｍｏｓパワ−オンリセツト回路 | |
| US5206546A (en) | Logic circuit including variable impedance means | |
| JPH09167958A (ja) | 混合電圧システムのための出力ドライバ | |
| US5146116A (en) | Ecl circuit with a reduced power active pulldown | |
| JP2800461B2 (ja) | 零入力電流が低減された高速論理回路およびその方法 | |
| US5126595A (en) | Bi-mos semiconductor integrated circuit | |
| US4855624A (en) | Low-power bipolar-CMOS interface circuit | |
| US6737906B2 (en) | Semiconductor integrated circuit device including a negative power supply circuit | |
| US5896058A (en) | High speed totem pole FET driver circuit with differential cross conduction prevention | |
| US4841172A (en) | Bipolar-MOS logic circuit with high speed operation | |
| JPH07508143A (ja) | Ｃｍｏｓ電流ステアリング回路 | |
| US6002269A (en) | TTL logic driver circuit | |
| US5430398A (en) | BiCMOS buffer circuit | |
| EP0344613B1 (en) | TTL current sinking circuit with transient performance enhancement during output transition from high to low | |
| US5434517A (en) | ECL output buffer with a MOS transistor used for tristate enable |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |