JP3308564B2 - 励振回路 - Google Patents
励振回路Info
- Publication number
- JP3308564B2 JP3308564B2 JP18847491A JP18847491A JP3308564B2 JP 3308564 B2 JP3308564 B2 JP 3308564B2 JP 18847491 A JP18847491 A JP 18847491A JP 18847491 A JP18847491 A JP 18847491A JP 3308564 B2 JP3308564 B2 JP 3308564B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- excitation circuit
- bus
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
- H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/001—Arrangements for reducing power consumption in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00353—Modifications for eliminating interference or parasitic voltages or currents in bipolar transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は論理信号を母線を経て伝
送するための励振回路に関し、特にこのような励振回路
が同時に接続される母線に関する。
送するための励振回路に関し、特にこのような励振回路
が同時に接続される母線に関する。
【０００２】
【従来の技術】従来形の励振回路は、母線に接続するた
めの出力端子と、第１電圧線に接続するための第１供給
端子と、励振回路の第１の状態で出力を導通させるため
に出力端子から第１供給端子まで電流経路を確立する第
１励振器と、第１励振装置に制御電流を供給するための
制御装置とを備えている。
めの出力端子と、第１電圧線に接続するための第１供給
端子と、励振回路の第１の状態で出力を導通させるため
に出力端子から第１供給端子まで電流経路を確立する第
１励振器と、第１励振装置に制御電流を供給するための
制御装置とを備えている。
【０００３】このような回路は母線のキャパシタンス、
電圧変動の大きさ及び出力電流の大きさによって定めら
れる期間中に母線上で所望の電圧変動を生ずることがで
きる。通信速度を高めるために利用できる３つの手段と
は、ｉ）励振器の電流容量を高め、ii）母線のキャパシ
タンスを縮減し、iii ）必要な電圧変動を縮減すること
である。
電圧変動の大きさ及び出力電流の大きさによって定めら
れる期間中に母線上で所望の電圧変動を生ずることがで
きる。通信速度を高めるために利用できる３つの手段と
は、ｉ）励振器の電流容量を高め、ii）母線のキャパシ
タンスを縮減し、iii ）必要な電圧変動を縮減すること
である。
【０００４】これらの３つの手段の組合せによってより
高い動作速度を追求する標準的な母線システムの例はＩ
ＥＥＥ規格８９6.１に規定のフューチャー母線＋システ
ムである。これらの手段の一つ又は組合せによって高速
度通信を行うために他の多くの標準形の適正な母線シス
テムが追求されており、将来にわたって追求され続ける
であろう。
高い動作速度を追求する標準的な母線システムの例はＩ
ＥＥＥ規格８９6.１に規定のフューチャー母線＋システ
ムである。これらの手段の一つ又は組合せによって高速
度通信を行うために他の多くの標準形の適正な母線シス
テムが追求されており、将来にわたって追求され続ける
であろう。
【０００５】このようなシステムでは、一層高い出力電
流が指定される。このような高い電流によって不可避的
に生ずる電力（熱）散逸は単一の集積回路（チップ）内
に単数又は複数の励振回路を含めることを望む場合には
制約になる。制御回路によって電力散逸が付加され、前
記の制約が更に厳しくなることがある。例えば、双極ト
ランジスタによってコンパクトな、高電流励振器が可能
になるが、そのオン状態を維持するにはかなりの制御電
流が必要になる。このような制御電流を供給する際の電
力散逸はチップの全電力散逸の大部分に達する場合があ
る。
流が指定される。このような高い電流によって不可避的
に生ずる電力（熱）散逸は単一の集積回路（チップ）内
に単数又は複数の励振回路を含めることを望む場合には
制約になる。制御回路によって電力散逸が付加され、前
記の制約が更に厳しくなることがある。例えば、双極ト
ランジスタによってコンパクトな、高電流励振器が可能
になるが、そのオン状態を維持するにはかなりの制御電
流が必要になる。このような制御電流を供給する際の電
力散逸はチップの全電力散逸の大部分に達する場合があ
る。
【０００６】個々の励振回路が起動していない場合は、
それは母線に接続された別の励振回路の付加の一部にな
る。残念なことに高電流励振装置と、双極トランジスタ
は特に大きい出力キャパシタンスを有する傾向がある。
これらのキャパシタンスを母線に結合すると高い出力電
流から利得される速度上の利点が消失する。正に、個々
の回路の出力キャパシタンスは母線の全キャパシタンス
に負の貢献しかもたらさないので、母線の性能は接続さ
れるモジュールの数には関わりない。
それは母線に接続された別の励振回路の付加の一部にな
る。残念なことに高電流励振装置と、双極トランジスタ
は特に大きい出力キャパシタンスを有する傾向がある。
これらのキャパシタンスを母線に結合すると高い出力電
流から利得される速度上の利点が消失する。正に、個々
の回路の出力キャパシタンスは母線の全キャパシタンス
に負の貢献しかもたらさないので、母線の性能は接続さ
れるモジュールの数には関わりない。
【０００７】励振回路の出力キャパシタンスのその他の
結果として、励振回路を“起動時”母線（すなわち別の
励振器と受信器が通信している励振器）に接続する場合
に必ずある程度のノイズを誘発することがある。従って
起動時母線に急速に接続された新たな回路モジュールに
よって別のモジュール用のデータの損失、もしくはシス
テム全体の故障すら生ずることがある。多くのモジュラ
・データ処理システムは処理制御及び電話交換のような
精密な、実時間の用途で利用されるので、新たなモジュ
ールの帯電したままの挿入が望ましいが、一方、データ
損失又はシステムの故障の結果は極めて重大である。母
線上での論理レベル間の電圧変動を縮減すると、受信モ
ジュールの固有のノイズ耐性が縮減するという犠牲だけ
で速度が高まることに注目されたい。
結果として、励振回路を“起動時”母線（すなわち別の
励振器と受信器が通信している励振器）に接続する場合
に必ずある程度のノイズを誘発することがある。従って
起動時母線に急速に接続された新たな回路モジュールに
よって別のモジュール用のデータの損失、もしくはシス
テム全体の故障すら生ずることがある。多くのモジュラ
・データ処理システムは処理制御及び電話交換のような
精密な、実時間の用途で利用されるので、新たなモジュ
ールの帯電したままの挿入が望ましいが、一方、データ
損失又はシステムの故障の結果は極めて重大である。母
線上での論理レベル間の電圧変動を縮減すると、受信モ
ジュールの固有のノイズ耐性が縮減するという犠牲だけ
で速度が高まることに注目されたい。
【０００８】米国特許明細書第4,415,817 号は双極励振
トランジスタと、双極制御トランジスタと複数個の出力
ダイオードを備えた論理回路を開示している。各々の出
力ダイオードが出力電流をそれぞれの別の論理回路へと
搬送する。出力ダイオードはこれらの別の回路を互いに
絶縁し、かつ、論理回路の高度の“論理出力”（論理回
路により励振可能である入力数）を提供するために備え
られる。
トランジスタと、双極制御トランジスタと複数個の出力
ダイオードを備えた論理回路を開示している。各々の出
力ダイオードが出力電流をそれぞれの別の論理回路へと
搬送する。出力ダイオードはこれらの別の回路を互いに
絶縁し、かつ、論理回路の高度の“論理出力”（論理回
路により励振可能である入力数）を提供するために備え
られる。
【０００９】
【発明が解決しようとする課題】本発明の課題は前述の
問題点のひとつ又はそれ以上を解決し、母線用の改良さ
れた励振回路を提供することである。
問題点のひとつ又はそれ以上を解決し、母線用の改良さ
れた励振回路を提供することである。
【００１０】
【課題を解決するための手段】本発明は第１の側面では
多重レベルのデータ信号を搬送する母線に接続するため
の出力端子と、該出力端子を母線に接続する前に出力端
子にて、励振回路の動作中に出力端子にある電圧レベル
範囲にほぼ等しい電圧レベルに電圧を設定するためのプ
レ・バイアス装置とを備えるものである。
多重レベルのデータ信号を搬送する母線に接続するため
の出力端子と、該出力端子を母線に接続する前に出力端
子にて、励振回路の動作中に出力端子にある電圧レベル
範囲にほぼ等しい電圧レベルに電圧を設定するためのプ
レ・バイアス装置とを備えるものである。
【００１１】このような励振回路の起動状態での挿入中
に発生するノイズは中間電圧と母線に実際にある電圧と
の間での電圧振動の縮減により減小する。このような励
振回路が母線からの出力電流を回路を供給端子に導通す
るための励振器を備えている場合、回路の出力キャパシ
タンスは励振器と直列である第１部品と、励振器と並列
である第２部品とを備えた励振回路の出力キャパシタン
スとを備え、一方、バイアス装置は出力キャパシタンス
の第１と第２部品の間の電荷の分割によって出力端子が
中間レベルに充電されるように出力キャパシタンスの第
１及び第２部品を所定のレベルまで直列に充電する装置
を備えている。
に発生するノイズは中間電圧と母線に実際にある電圧と
の間での電圧振動の縮減により減小する。このような励
振回路が母線からの出力電流を回路を供給端子に導通す
るための励振器を備えている場合、回路の出力キャパシ
タンスは励振器と直列である第１部品と、励振器と並列
である第２部品とを備えた励振回路の出力キャパシタン
スとを備え、一方、バイアス装置は出力キャパシタンス
の第１と第２部品の間の電荷の分割によって出力端子が
中間レベルに充電されるように出力キャパシタンスの第
１及び第２部品を所定のレベルまで直列に充電する装置
を備えている。
【００１２】出力キャパシタンスの第１部品は例えば励
振器と出力端子との間の出力電流の経路に接続された出
力ダイオードの逆バイアス・キャパシタコンスを含んで
いる。出力キャパシタンスの第２部品は例えば静電放電
防護素子のキャパシタンスを含んでいる。
振器と出力端子との間の出力電流の経路に接続された出
力ダイオードの逆バイアス・キャパシタコンスを含んで
いる。出力キャパシタンスの第２部品は例えば静電放電
防護素子のキャパシタンスを含んでいる。
【００１３】本発明は第２の側面では、冒頭の第２節に
記載された素子を備え、かつ、励振回路の第２状態で出
力端子から第１励振器を絶縁するために出力電流の経路
に接続された出力ダイオードとを備え、制御装置は出力
端子から第１励振器用の制御電流を引き込むように出力
ダイオードを越えて出力端子に接続されている。出力ダ
イオードは第２状態で逆バイアス状態になり、それによ
って励振器の大キャパシタンスと直列の小キャパシタン
スとして機能し、回路の全体の出力キャパシタンスを縮
減する。同時に、制御電圧が出力ダイオードを越えて出
力端子から引き込まれることは、制御電流による電力散
逸の一部又は全部が励振回路の外部で生じ、集積回路に
おいて励振回路をパッケージする上での制約がある程度
弱まることを意味する。
記載された素子を備え、かつ、励振回路の第２状態で出
力端子から第１励振器を絶縁するために出力電流の経路
に接続された出力ダイオードとを備え、制御装置は出力
端子から第１励振器用の制御電流を引き込むように出力
ダイオードを越えて出力端子に接続されている。出力ダ
イオードは第２状態で逆バイアス状態になり、それによ
って励振器の大キャパシタンスと直列の小キャパシタン
スとして機能し、回路の全体の出力キャパシタンスを縮
減する。同時に、制御電圧が出力ダイオードを越えて出
力端子から引き込まれることは、制御電流による電力散
逸の一部又は全部が励振回路の外部で生じ、集積回路に
おいて励振回路をパッケージする上での制約がある程度
弱まることを意味する。
【００１４】これに対して、米国特許明細書第4,415,81
7 号の論理回路内の制御トランジスタは励振トランジス
タ用の制御電流を抵抗を介して論理回路の出力端子から
ではなく、内部の電流供給端子から引き込む。従って、
前記の公知の論理回路内の制御電流は論理回路パッケー
ジ内での電力の散逸に完全に加担する。公知の論理回路
は単一の出力ダイオードを経て高速母線を励振するのに
適しているものとは記載されていない。出力ダイオード
の高周波（容量）特性は米国特許明細書第4,415,817 号
には記載されていない。
7 号の論理回路内の制御トランジスタは励振トランジス
タ用の制御電流を抵抗を介して論理回路の出力端子から
ではなく、内部の電流供給端子から引き込む。従って、
前記の公知の論理回路内の制御電流は論理回路パッケー
ジ内での電力の散逸に完全に加担する。公知の論理回路
は単一の出力ダイオードを経て高速母線を励振するのに
適しているものとは記載されていない。出力ダイオード
の高周波（容量）特性は米国特許明細書第4,415,817 号
には記載されていない。
【００１５】出力ダイオードはショットキ・ダイオード
でよい。ショットキ・ダイオードのキャパシタンスはｐ
−ｎダイオードのそれよりも低いので、絶縁がより優れ
ている。ショットキ・ダイオードの順方向電圧低下が低
いことによってもある種の設計上の制約がなくなり、オ
ン・チップ電力散逸の縮減役立つ。制御装置は双極トラ
ンジスタが第１の状態で飽和することが防止され、むし
ろ第１電圧源に対する所定の電圧を出力端子で保持する
ような特性抵抗を有することができる。この電圧設定機
構は出力電圧の動揺を低くすることを補助することがで
きる。
でよい。ショットキ・ダイオードのキャパシタンスはｐ
−ｎダイオードのそれよりも低いので、絶縁がより優れ
ている。ショットキ・ダイオードの順方向電圧低下が低
いことによってもある種の設計上の制約がなくなり、オ
ン・チップ電力散逸の縮減役立つ。制御装置は双極トラ
ンジスタが第１の状態で飽和することが防止され、むし
ろ第１電圧源に対する所定の電圧を出力端子で保持する
ような特性抵抗を有することができる。この電圧設定機
構は出力電圧の動揺を低くすることを補助することがで
きる。
【００１６】ドレン・ソース経路が出力端子と双極トラ
ンジスタのベースの間に接続されている絶縁ゲート電界
効果形トランジスタから制御装置が構成されている実施
例では、ドレン・ソースのオン抵抗は制御装置の特性イ
ンピーダンスを構成することができる。絶縁ゲート・ト
ランジスタを使用することによって、付加的な電力散逸
を縮減することができ、かつ、所定の電圧の温度補償を
行うように設計することができる。
ンジスタのベースの間に接続されている絶縁ゲート電界
効果形トランジスタから制御装置が構成されている実施
例では、ドレン・ソースのオン抵抗は制御装置の特性イ
ンピーダンスを構成することができる。絶縁ゲート・ト
ランジスタを使用することによって、付加的な電力散逸
を縮減することができ、かつ、所定の電圧の温度補償を
行うように設計することができる。
【００１７】回路は更に第２の状態で双極トランジスタ
のベースをそのトランジスタのエミッタの電圧の方向に
引っ張るための能動オフ・切り換え装置を備えることが
できる。それによって、励振トランジスタの急速なオフ
切り換えが可能である。能動オフ切り換え装置はトラン
ジスタを再び急速にオンに切り換えることができるよう
に双極トランジスタのベースの所定電圧を維持するため
の装置を備えることができる。
のベースをそのトランジスタのエミッタの電圧の方向に
引っ張るための能動オフ・切り換え装置を備えることが
できる。それによって、励振トランジスタの急速なオフ
切り換えが可能である。能動オフ切り換え装置はトラン
ジスタを再び急速にオンに切り換えることができるよう
に双極トランジスタのベースの所定電圧を維持するため
の装置を備えることができる。
【００１８】励振回路は更に第２電圧源に接続される第
２供給端子と、第２の状態で出力端子から離れている出
力ダイオードの電極での電圧を第２電圧源の方向に引っ
張り、出力ダイオードに逆バイアスをかけるための第２
励振器とを備えることができる。第２の能動励振器は例
えば単なる抵抗器よりも迅速に回路を第２の状態にする
ことができる。第２励振器は第２の状態での出力ダイオ
ードにかけられる逆バイアスを制限する装置を含むこと
ができる。
２供給端子と、第２の状態で出力端子から離れている出
力ダイオードの電極での電圧を第２電圧源の方向に引っ
張り、出力ダイオードに逆バイアスをかけるための第２
励振器とを備えることができる。第２の能動励振器は例
えば単なる抵抗器よりも迅速に回路を第２の状態にする
ことができる。第２励振器は第２の状態での出力ダイオ
ードにかけられる逆バイアスを制限する装置を含むこと
ができる。
【００１９】本発明は第３の側面では、 −母線に接続するための出力端子と、 −第１電圧源に接続するための第１供給端子と、 −励振回路の第１状態で出力電流を導通させるために出
力端子から第１供給端子への電流経路を確立するための
第１励振器と、 −励振回路の第２状態で出力端子から第１励振器を絶縁
するために出力電流の経路に接続された出力ダイオード
と、 −出力端子を母線に接続する前に出力ダイオードに逆バ
イアスをくわえるプレバイアス装置とから成る励振回路
である。
力端子から第１供給端子への電流経路を確立するための
第１励振器と、 −励振回路の第２状態で出力端子から第１励振器を絶縁
するために出力電流の経路に接続された出力ダイオード
と、 −出力端子を母線に接続する前に出力ダイオードに逆バ
イアスをくわえるプレバイアス装置とから成る励振回路
である。
【００２０】母線への接続の前に出力ダイオードに確実
に逆バイアスを加えることによって、プレバイアス装置
は起動状態での挿入中にダイオードが励振器の大きいキ
ャパシタンスを母線から絶縁できるようにする。プレバ
イアス装置はバイアス電圧源に接続するためのバイアス
供給端子を備えることができ、このバイアス電圧源は出
力端子を母線に接続する前に接続され、起動する。バイ
アス電圧源は例えばバッテリー、又は回路モジュールを
起動中の母線システムに接続中に別のコネクタ・ピンが
接触する前に接触するように設計されたコネクタ・ピン
から成ることができる。
に逆バイアスを加えることによって、プレバイアス装置
は起動状態での挿入中にダイオードが励振器の大きいキ
ャパシタンスを母線から絶縁できるようにする。プレバ
イアス装置はバイアス電圧源に接続するためのバイアス
供給端子を備えることができ、このバイアス電圧源は出
力端子を母線に接続する前に接続され、起動する。バイ
アス電圧源は例えばバッテリー、又は回路モジュールを
起動中の母線システムに接続中に別のコネクタ・ピンが
接触する前に接触するように設計されたコネクタ・ピン
から成ることができる。
【００２１】このような励振回路は更に主供給電流の導
通が確立されるとバイアス供給端子を回路の別の部分か
ら絶縁するための装置及びプレバイアスに適するバイア
ス電圧源がバイアス供給端子に接続されていない場合、
バイアス供給端子を回路の残りの部分から絶縁する装置
の双方又は一方を備えることができる。本発明は更に母
線システムに接続するための回路モジュールを提供する
ものであり、この回路モジュールには本発明の前述の側
面に従った励振回路が含まれる。
通が確立されるとバイアス供給端子を回路の別の部分か
ら絶縁するための装置及びプレバイアスに適するバイア
ス電圧源がバイアス供給端子に接続されていない場合、
バイアス供給端子を回路の残りの部分から絶縁する装置
の双方又は一方を備えることができる。本発明は更に母
線システムに接続するための回路モジュールを提供する
ものであり、この回路モジュールには本発明の前述の側
面に従った励振回路が含まれる。
【００２２】本発明の前述の第１、第２及び第３の側面
は別個に、又は本発明の励振回路と組み合わせて利用す
ることができる。
は別個に、又は本発明の励振回路と組み合わせて利用す
ることができる。
【００２３】
【実施例】図１は入力端子１０（Ｖ1 ）と出力端子１２
（Ｖ0 ）の間に接続された励振回路を示している。出力
端子は図１ではそれぞれの抵抗１８及び２０で終端する
伝送線１４及び１６によってモデル化された母線１３上
の中間点に接続されている。伝送線１４及び１６は特性
インピーダンスＺ0 を有しており、一方、終端抵抗１８
及び２０は母線を各々抵抗Ｒt を有する終端電圧Ｖt に
接続する。出力電圧１２（Ｖ0）は励振回路を含む集積
回路パッケージの出力ピン及び更に母線１３への接続用
のコネクタであってもよい。
（Ｖ0 ）の間に接続された励振回路を示している。出力
端子は図１ではそれぞれの抵抗１８及び２０で終端する
伝送線１４及び１６によってモデル化された母線１３上
の中間点に接続されている。伝送線１４及び１６は特性
インピーダンスＺ0 を有しており、一方、終端抵抗１８
及び２０は母線を各々抵抗Ｒt を有する終端電圧Ｖt に
接続する。出力電圧１２（Ｖ0）は励振回路を含む集積
回路パッケージの出力ピン及び更に母線１３への接続用
のコネクタであってもよい。
【００２４】励振回路は２つの主供給端子２２（ＶCC）
及び２４（ＶGN D）と、バイアス端子２６（ＶBI AS ）
とを有している。供給端子２２、２４及び２６は集積回
路パッケージの供給ピンであることができ、これには幾
つかの同一の励振回路が含まれる。供給端子２２
（ＶCC）と供給端子２４（ＶGN D）との間には第１抵抗
Ｒ１と、上部ＮＰＮトランジスタＱ１と、２つのｐ−ｎ
ダイオードＤ１及びＤ２と、下部ＮＰＮトランジスタＱ
２とが直列に接続されている。ＮＰＮトランジスタＱ１
及びＱ２は端子２４（ＶGN D）方向へのエミッタを有
し、ダイオードＤ１及びＤ２は端子２４（ＶGN D）方向
への陰極を有している。下部ＮＰＮトランジスタＱ２の
コレクタは第１ショットキ・ダイオードＳ１の陰極に接
続され、その陽極は出力端子１２（Ｖ0 ）に接続されて
いる。
及び２４（ＶGN D）と、バイアス端子２６（ＶBI AS ）
とを有している。供給端子２２、２４及び２６は集積回
路パッケージの供給ピンであることができ、これには幾
つかの同一の励振回路が含まれる。供給端子２２
（ＶCC）と供給端子２４（ＶGN D）との間には第１抵抗
Ｒ１と、上部ＮＰＮトランジスタＱ１と、２つのｐ−ｎ
ダイオードＤ１及びＤ２と、下部ＮＰＮトランジスタＱ
２とが直列に接続されている。ＮＰＮトランジスタＱ１
及びＱ２は端子２４（ＶGN D）方向へのエミッタを有
し、ダイオードＤ１及びＤ２は端子２４（ＶGN D）方向
への陰極を有している。下部ＮＰＮトランジスタＱ２の
コレクタは第１ショットキ・ダイオードＳ１の陰極に接
続され、その陽極は出力端子１２（Ｖ0 ）に接続されて
いる。
【００２５】インバータ端子１０（Ｖ1 ）はＣＭＯＳイ
ンバータ２８の入力に接続され、かつ、Ｎ−チャネル絶
縁ゲート電界効果形トランジスタＮ１のゲートにも接続
されている。“ＣＭＯＳ”という用語はここでは広義に
用いられ、特にトランジスタ・ゲートが金属ではなくポ
リシリコンから成っている絶縁ゲート・トランジスタ技
術を含んでいる。トランジスタＮ１のドレンは出力端子
１２（Ｖ0 ）に接続され、一方、トランジスタＮ１のソ
ースは下部ＮＰＮトランジスタＱ２のベースに接続され
ている。素子Ｎ１，Ｑ２及びＳ１は互いに励振回路の下
部励振機構３０を形成している。
ンバータ２８の入力に接続され、かつ、Ｎ−チャネル絶
縁ゲート電界効果形トランジスタＮ１のゲートにも接続
されている。“ＣＭＯＳ”という用語はここでは広義に
用いられ、特にトランジスタ・ゲートが金属ではなくポ
リシリコンから成っている絶縁ゲート・トランジスタ技
術を含んでいる。トランジスタＮ１のドレンは出力端子
１２（Ｖ0 ）に接続され、一方、トランジスタＮ１のソ
ースは下部ＮＰＮトランジスタＱ２のベースに接続され
ている。素子Ｎ１，Ｑ２及びＳ１は互いに励振回路の下
部励振機構３０を形成している。
【００２６】インバータ２８の出力は上部ＮＰＮトラン
ジスタＱ１のベースに接続され、かつ、別のＮ−チャネ
ル絶縁ゲート・トランジスタＮ２に接続されている。ト
ランジスタＮ２のドレンは第２抵抗Ｒ２と第２ショット
キ・ダイオードＳ２（Ｒ２への陰極）を経て下部ＮＰＮ
トランジスタＱ２のベースに接続されている。トランジ
スタＮ２のソースと供給端子２４（ＶGN D）に接続され
ている。素子Ｎ２、Ｒ２及びＳ２は下部ＮＰＮトランジ
スタＱ２用のベース・プルオフ機構３２を形成する。Ｐ
−チャネル絶縁ゲート・トランジスタＰ１のソース及び
ゲートは上部ＮＰＮトランジスタＱ１のエミッタ及びコ
レクタにそれぞれ接続されている。トランジスタＱ２の
コレクタは第３ショットキ・ダイオードＳ３を経てバイ
アス供給端子２６（ＶBI AS ）に接続されている。
ジスタＱ１のベースに接続され、かつ、別のＮ−チャネ
ル絶縁ゲート・トランジスタＮ２に接続されている。ト
ランジスタＮ２のドレンは第２抵抗Ｒ２と第２ショット
キ・ダイオードＳ２（Ｒ２への陰極）を経て下部ＮＰＮ
トランジスタＱ２のベースに接続されている。トランジ
スタＮ２のソースと供給端子２４（ＶGN D）に接続され
ている。素子Ｎ２、Ｒ２及びＳ２は下部ＮＰＮトランジ
スタＱ２用のベース・プルオフ機構３２を形成する。Ｐ
−チャネル絶縁ゲート・トランジスタＰ１のソース及び
ゲートは上部ＮＰＮトランジスタＱ１のエミッタ及びコ
レクタにそれぞれ接続されている。トランジスタＱ２の
コレクタは第３ショットキ・ダイオードＳ３を経てバイ
アス供給端子２６（ＶBI AS ）に接続されている。
【００２７】図２はフューチャー母線＋システム内の背
板励振器として使用するのに適した図１の回路の通常動
作の電圧レベルＶCC及びＶGN D等を示している。この回
路のバージョンは例示してあるに過ぎない。本発明はフ
ューチャー母線＋又はその他の標準型の母線システムへ
の使用に決して限定されるものではない。通常動作で
は、正の供給電圧ＶCC＝5.０Ｖが端子２２に印加され、
一方、アース供給電圧ＶGN Dが端子２４に供給される。
ＶCCに等しい正のバイアス電圧ＶBI AS は端子２６に印
加される。このように、定常動作ではＰ−チャネル・ト
ランジスタがオフ切り換え（非導通）されるので、素子
Ｐ１及びＳ３は無視することができる。素子Ｐ１及びＳ
３は図３を参照しつつ後述する励振回路の“起動時の挿
入”において役割を果たす。
板励振器として使用するのに適した図１の回路の通常動
作の電圧レベルＶCC及びＶGN D等を示している。この回
路のバージョンは例示してあるに過ぎない。本発明はフ
ューチャー母線＋又はその他の標準型の母線システムへ
の使用に決して限定されるものではない。通常動作で
は、正の供給電圧ＶCC＝5.０Ｖが端子２２に印加され、
一方、アース供給電圧ＶGN Dが端子２４に供給される。
ＶCCに等しい正のバイアス電圧ＶBI AS は端子２６に印
加される。このように、定常動作ではＰ−チャネル・ト
ランジスタがオフ切り換え（非導通）されるので、素子
Ｐ１及びＳ３は無視することができる。素子Ｐ１及びＳ
３は図３を参照しつつ後述する励振回路の“起動時の挿
入”において役割を果たす。
【００２８】励振回路はその入力１０で従来のＣＭＯＳ
レベルでの論理信号Ｖ1 を受け、その出力１２でフュー
チャー母線＋システムの論理レベルでの対応する反転出
力信号Ｖ0 を生成する。このシステムでは、低い論理レ
ベルはＶ1 が高い場合はＶ0 ＝ＶOL＝1.０Ｖで表され、
一方、Ｖ1 が低い場合は、高いレベルはＶ0＝ＶOH＝2.
０Ｖで表される。論理レベルを区別するために、母線１
３に接続された受信器回路では臨界電圧ＶTH＝1.５５Ｖ
が用いれらる。この基準は事実上次の許容差範囲（最
小、最大）を特定する。ＶOL（0.７５、1.１Ｖ）；ＶOH
（1.９Ｖ、2.０Ｖ）；ＶTH（1.４７Ｖ、1.６２Ｖ）；Ｖ
CC（4.５Ｖ、5.５Ｖ）Ｖ1 が低い場合（ＶOH状態を表
す）、インバータ２８の出力は高い（ＶCC）。次ぎにト
ランジスタＮ１がオフ切り換えられ、一方、トランジス
タＮ２と上部ＮＰＮトランジスタＱ１は双方ともオンに
切り換えられる。（導通）従って、この状態では、プル
オフ機構３２は下部ＮＰＮトランジスタＱ２を能動的に
オフに切り換える。ショットキ・ダイオードＳ２はＮＰ
ＮトランジスタＱ２の特性ベース・エミッタ順方向電圧
ＶBEよりも僅かに少ない特性順方向電圧降下ＶS2を有す
る。それによってトランジスタＱ２のベースに固有のキ
ャパシタンスはＮＰＮトランジスタＱ２がオンに切り換
わる前にＶS2からＶBE Ｕ変わるだけですむので、後続
のＶOL状態への移行での切り換え速度が向上する。
レベルでの論理信号Ｖ1 を受け、その出力１２でフュー
チャー母線＋システムの論理レベルでの対応する反転出
力信号Ｖ0 を生成する。このシステムでは、低い論理レ
ベルはＶ1 が高い場合はＶ0 ＝ＶOL＝1.０Ｖで表され、
一方、Ｖ1 が低い場合は、高いレベルはＶ0＝ＶOH＝2.
０Ｖで表される。論理レベルを区別するために、母線１
３に接続された受信器回路では臨界電圧ＶTH＝1.５５Ｖ
が用いれらる。この基準は事実上次の許容差範囲（最
小、最大）を特定する。ＶOL（0.７５、1.１Ｖ）；ＶOH
（1.９Ｖ、2.０Ｖ）；ＶTH（1.４７Ｖ、1.６２Ｖ）；Ｖ
CC（4.５Ｖ、5.５Ｖ）Ｖ1 が低い場合（ＶOH状態を表
す）、インバータ２８の出力は高い（ＶCC）。次ぎにト
ランジスタＮ１がオフ切り換えられ、一方、トランジス
タＮ２と上部ＮＰＮトランジスタＱ１は双方ともオンに
切り換えられる。（導通）従って、この状態では、プル
オフ機構３２は下部ＮＰＮトランジスタＱ２を能動的に
オフに切り換える。ショットキ・ダイオードＳ２はＮＰ
ＮトランジスタＱ２の特性ベース・エミッタ順方向電圧
ＶBEよりも僅かに少ない特性順方向電圧降下ＶS2を有す
る。それによってトランジスタＱ２のベースに固有のキ
ャパシタンスはＮＰＮトランジスタＱ２がオンに切り換
わる前にＶS2からＶBE Ｕ変わるだけですむので、後続
のＶOL状態への移行での切り換え速度が向上する。
【００２９】同時に、トランジスタＱ１は導通し、ダイ
オードＤ１及びＤ２は順方向バイアスがかけられる。ト
ランジスタＱ１及びダイオードＤ１及びＤ２でのＶCCか
らの電圧降下は出力ショットキ・ダイオードＳ１の陰極
が３Ｖ程度の電圧、すなわちＶOHとＶCCの間のいずれか
の電圧に引き上げられることを意味している。従って出
力ショットキ・ダイオードＳ１は逆にバイアスがかけら
れ、かつトランジスタＱ２がオフに切り換わるので、Ｖ
OH状態の励振回路には静電流は流れない。ＶOH状態で
は、回路は必然的に受動回路であるので、母線１３は終
端抵抗１８と２０を経て起動する終端電圧Ｖt によって
ＶOHに保持される。ＶOL状態からＶOH状態への移行に際
しては、出力ピン１２のキャパシタンスＣS1は母線１３
への急速な移行を補助する。
オードＤ１及びＤ２は順方向バイアスがかけられる。ト
ランジスタＱ１及びダイオードＤ１及びＤ２でのＶCCか
らの電圧降下は出力ショットキ・ダイオードＳ１の陰極
が３Ｖ程度の電圧、すなわちＶOHとＶCCの間のいずれか
の電圧に引き上げられることを意味している。従って出
力ショットキ・ダイオードＳ１は逆にバイアスがかけら
れ、かつトランジスタＱ２がオフに切り換わるので、Ｖ
OH状態の励振回路には静電流は流れない。ＶOH状態で
は、回路は必然的に受動回路であるので、母線１３は終
端抵抗１８と２０を経て起動する終端電圧Ｖt によって
ＶOHに保持される。ＶOL状態からＶOH状態への移行に際
しては、出力ピン１２のキャパシタンスＣS1は母線１３
への急速な移行を補助する。
【００３０】図３はＣS1及び図１の励振回路にあるその
他のキャパシタンスを示している。トランジスタＱ２は
サイズが大きいので大きいコレクタ・エミッタ実効キャ
パシタンスＣQ2を有し、実際のコレクタ・ベース・キャ
パシタンスをトランジスタの電流利得β（ベータ）で乗
算するミラー効果を有している。この大きいキャパシタ
ンスＣQ2は逆バイアスをかけられた出力ショットキ・ダ
イオードＳ１のより小さいキャパシタンスＣC1によって
ＶOH状態での出力ピン１２から減結合される。出力ピン
１２には更にベースとエミッタが双方ともＶGN Dに接続
されたもう一つのＮＰＮトランジスタとして表される静
電放電（ＥＳＤ）防護素子Ｅ１が接続されている。ＥＳ
Ｄ素子Ｅ１はベース・エミッタの接続故にミラー効果に
よって増強されない寄生キャパシタンスＣE1を有してい
る。出力ピン１２及びそこから母線１３への接続線に固
有のキャパシタンスＣP もある。励振回路の全出力キャ
パシタンスＣ0 は約ＣS1＋ＣE1＋ＣP であり、特に下部
ＮＰＮトランジスタＱ２の大きいキャパシタンスＣQ2を
含んでいない。従って回路は低い出力キャパシタンスＣ
0 を有するように設計することができる。フューチャー
母線＋システムには最大Ｃ0 ＝５ピコファラッド（５ｐ
Ｆ）が指定されている。
他のキャパシタンスを示している。トランジスタＱ２は
サイズが大きいので大きいコレクタ・エミッタ実効キャ
パシタンスＣQ2を有し、実際のコレクタ・ベース・キャ
パシタンスをトランジスタの電流利得β（ベータ）で乗
算するミラー効果を有している。この大きいキャパシタ
ンスＣQ2は逆バイアスをかけられた出力ショットキ・ダ
イオードＳ１のより小さいキャパシタンスＣC1によって
ＶOH状態での出力ピン１２から減結合される。出力ピン
１２には更にベースとエミッタが双方ともＶGN Dに接続
されたもう一つのＮＰＮトランジスタとして表される静
電放電（ＥＳＤ）防護素子Ｅ１が接続されている。ＥＳ
Ｄ素子Ｅ１はベース・エミッタの接続故にミラー効果に
よって増強されない寄生キャパシタンスＣE1を有してい
る。出力ピン１２及びそこから母線１３への接続線に固
有のキャパシタンスＣP もある。励振回路の全出力キャ
パシタンスＣ0 は約ＣS1＋ＣE1＋ＣP であり、特に下部
ＮＰＮトランジスタＱ２の大きいキャパシタンスＣQ2を
含んでいない。従って回路は低い出力キャパシタンスＣ
0 を有するように設計することができる。フューチャー
母線＋システムには最大Ｃ0 ＝５ピコファラッド（５ｐ
Ｆ）が指定されている。
【００３１】引き続いてＶ1 が（ＶCCへと）高レベルに
なると、ＶOL状態への移行が開始される。インバータ２
８の出力は（ＶGN Dへと）低レベルになる。このように
してトランジスタＱ１とＮ１はオフに切り換わり、一
方、Ｎ−チャネル・ベース制御トランジスタＮ１はオン
に切り換わる。この時点ではＶ0 は依然としてＶOHと等
しいので、トランジスタＮ１はベース電流ＩQ2 Bを下部
ＮＰＮトランジスタＱ２へと供給可能である。このベー
ス電流はトランジスタＱ２をオンに切り換え、これは出
力電流Ｉ0 を目下順方向バイアスをかけられたショット
キ・ダイオードＳ１を経て引込み、出力ピン１２と母線
１３とをＶGN Dの方向へと引っ張る。
なると、ＶOL状態への移行が開始される。インバータ２
８の出力は（ＶGN Dへと）低レベルになる。このように
してトランジスタＱ１とＮ１はオフに切り換わり、一
方、Ｎ−チャネル・ベース制御トランジスタＮ１はオン
に切り換わる。この時点ではＶ0 は依然としてＶOHと等
しいので、トランジスタＮ１はベース電流ＩQ2 Bを下部
ＮＰＮトランジスタＱ２へと供給可能である。このベー
ス電流はトランジスタＱ２をオンに切り換え、これは出
力電流Ｉ0 を目下順方向バイアスをかけられたショット
キ・ダイオードＳ１を経て引込み、出力ピン１２と母線
１３とをＶGN Dの方向へと引っ張る。
【００３２】しかし、出力電圧Ｖ0 はＶGN Dには到達し
ない。トランジスタＮ１は一定のオン抵抗ＲDS N1 を有
するように設計され、それによってＶ0 は所望のレベル
ＶOL（フューチャー母線＋用の1.０Ｖ）に制限され、一
方Ｉ0 は定態値ＩＯＬに定着する。ＶOLとＩOLの所望の
組合せを付与するのに必要な値ＲDS N1 は次ぎの関係式
に従ってＮＰＮトランジスタＱ２用のＶＢＥ及びβを知
ることによって定めることができる。
ない。トランジスタＮ１は一定のオン抵抗ＲDS N1 を有
するように設計され、それによってＶ0 は所望のレベル
ＶOL（フューチャー母線＋用の1.０Ｖ）に制限され、一
方Ｉ0 は定態値ＩＯＬに定着する。ＶOLとＩOLの所望の
組合せを付与するのに必要な値ＲDS N1 は次ぎの関係式
に従ってＮＰＮトランジスタＱ２用のＶＢＥ及びβを知
ることによって定めることができる。
【００３３】ＲDS N1 ＝β（ＶOL−ＶBE）／ＩOL ＮＰＮトランジスタＱ２のＶＢＥが温度上昇とともに減
少するとＮ−チャネル・トランジスタＮ１の利得が減少
すると、ＶOLの所望の設定は広い温度範囲に及ぶ。ＶOL
状態では、励振回路は母線１３上のレベルの能動的制御
を行う。それによって、配線されたＡＮＤ構造内で母線
１３に接続された多くの励振回路の一つによる制御が可
能である。
少するとＮ−チャネル・トランジスタＮ１の利得が減少
すると、ＶOLの所望の設定は広い温度範囲に及ぶ。ＶOL
状態では、励振回路は母線１３上のレベルの能動的制御
を行う。それによって、配線されたＡＮＤ構造内で母線
１３に接続された多くの励振回路の一つによる制御が可
能である。
【００３４】フューチャー母線１３＋システムの場合
は、静出力電圧ＩOLは公称で８０ミリアンペア（ｍＡ）
である。ＩOL＝８０ｍＡによって、総キャパシタンスが
１５０ｐＦである母線は丁度２ナノ秒（ｎｓ）未満で１
ボルトの振動（すなわちＶOHからＶOLへの振動）によっ
て励振可能である。２ｎｓが母線システムの所望の切り
換え速度である場合は、高度の電流励振能力があるにも
係わらず５ｐＦのような制限が母線に配設された各受動
励振器の出力キャパシタンスに加えられなければならな
い理由が明らかにある。１５０ｐＦは母線自体のために
例えば１００ｐＦでもよく、又、同じ母線に接続されて
いる別の励振器のために５０ｐＦでもよい。
は、静出力電圧ＩOLは公称で８０ミリアンペア（ｍＡ）
である。ＩOL＝８０ｍＡによって、総キャパシタンスが
１５０ｐＦである母線は丁度２ナノ秒（ｎｓ）未満で１
ボルトの振動（すなわちＶOHからＶOLへの振動）によっ
て励振可能である。２ｎｓが母線システムの所望の切り
換え速度である場合は、高度の電流励振能力があるにも
係わらず５ｐＦのような制限が母線に配設された各受動
励振器の出力キャパシタンスに加えられなければならな
い理由が明らかにある。１５０ｐＦは母線自体のために
例えば１００ｐＦでもよく、又、同じ母線に接続されて
いる別の励振器のために５０ｐＦでもよい。
【００３５】下部ＮＰＮトランジスタＱ２はＶOL状態の
継続期間中に大きい電流ＩOLを供給するのに充分な大き
さを有していなければならず、その結果、必然的にＶOL
状態での励振器チップ内の大きい電力散逸（ＶOL×ＩOL
＝1.０×0.０８＝0.０８ワット）が生ずる。ピン１２
（ＶO ）及び２４（ＶGN D）及び対応する内部の相互接
続は大きい電流を搬送するように構成されなければなら
ない。このような励振回路を９回路有する集積回路で
は、ピン２４（ＶGN D）を経た静のアース供給電流は７
−８ワットのオン・チップ電力散逸を伴いつつ、７００
−８００ｍＡに達するであろう。最悪の状態に対処する
ように設計された回路は１００ｍＡるも達するＩOLを供
給することが予期されよう。
継続期間中に大きい電流ＩOLを供給するのに充分な大き
さを有していなければならず、その結果、必然的にＶOL
状態での励振器チップ内の大きい電力散逸（ＶOL×ＩOL
＝1.０×0.０８＝0.０８ワット）が生ずる。ピン１２
（ＶO ）及び２４（ＶGN D）及び対応する内部の相互接
続は大きい電流を搬送するように構成されなければなら
ない。このような励振回路を９回路有する集積回路で
は、ピン２４（ＶGN D）を経た静のアース供給電流は７
−８ワットのオン・チップ電力散逸を伴いつつ、７００
−８００ｍＡに達するであろう。最悪の状態に対処する
ように設計された回路は１００ｍＡるも達するＩOLを供
給することが予期されよう。
【００３６】この文脈では、回路用の付加的なオン・チ
ップ電力散逸又は電流供給の要求は全く不必要である。
図１の回路内の特定の下部励振機構３０は低いオン・チ
ップ電力散逸に関与する。特に、Ｎ−チャネル・トラン
ジスタＮ１のドレンを出力ショットキ・ダイオードＳ１
を越えて出力ピン１２に接続すると、ベース電流ＩQ2 B
（ＩOL／βに等しい）はチップ自体の正の供給端子２２
（ＶCC）からではなく母線１３から引き込まれる。βの
値を１００とし、ＩOL＝８０ｍＡとすると、少なくとも
3.４ミリワット（ｍＷ）のオン・チップ電力散逸（ＶCC
-ＶＢＥ×ＩQ2 B）が励振回路毎に回避される。実際
に、従来の制御構造では、動作温度と供給電圧の最悪の
変動に対してＶOLを補償する必要があるので、ＩQ2 Bの
定常値の数倍を生成しなければならないであろう。双極
トランジスタＱ２の利得βは例えば代表的な動作温度範
囲を超えて６０ないし２００に変動するであろう。単一
のチップ上に９個の励振回路が集積されているものと再
度仮定すると、１５０−２００ｍＷの潜在的オン・チッ
プ電力散逸が回避されることになる。更に、ＩOLはそれ
が制御電流ＩQ2 Bを含んでいてもいなくても同一である
ので、背板又はその他のいずれかのオフ−チップでの対
応する電力散逸の増大はみられない。
ップ電力散逸又は電流供給の要求は全く不必要である。
図１の回路内の特定の下部励振機構３０は低いオン・チ
ップ電力散逸に関与する。特に、Ｎ−チャネル・トラン
ジスタＮ１のドレンを出力ショットキ・ダイオードＳ１
を越えて出力ピン１２に接続すると、ベース電流ＩQ2 B
（ＩOL／βに等しい）はチップ自体の正の供給端子２２
（ＶCC）からではなく母線１３から引き込まれる。βの
値を１００とし、ＩOL＝８０ｍＡとすると、少なくとも
3.４ミリワット（ｍＷ）のオン・チップ電力散逸（ＶCC
-ＶＢＥ×ＩQ2 B）が励振回路毎に回避される。実際
に、従来の制御構造では、動作温度と供給電圧の最悪の
変動に対してＶOLを補償する必要があるので、ＩQ2 Bの
定常値の数倍を生成しなければならないであろう。双極
トランジスタＱ２の利得βは例えば代表的な動作温度範
囲を超えて６０ないし２００に変動するであろう。単一
のチップ上に９個の励振回路が集積されているものと再
度仮定すると、１５０−２００ｍＷの潜在的オン・チッ
プ電力散逸が回避されることになる。更に、ＩOLはそれ
が制御電流ＩQ2 Bを含んでいてもいなくても同一である
ので、背板又はその他のいずれかのオフ−チップでの対
応する電力散逸の増大はみられない。
【００３７】トランジスタＱ２について、出力端子から
ベース・電流を引き込むもう一つの利点は、正の供給端
子２２（ＶCC）がいずれの状態でも相当の静電流を導通
させる必要がないことである。ＶOL状態からＶOH状態へ
の移行中に過渡電流だけが引き込まれる。下部励振機構
３０の他に励振回路の多くの変更例が可能であることが
当業者には明らかであろう。このような励振機構がフュ
ーチャー母線＋背板以外の別の用途に利用される場合は
必然的に、このような変更例が生ずる。種々のトランジ
スタとダイオードの極性が反転し、異なる電圧レベルと
電流需要が生ずる等である。別の用途では相補的な一対
の前記励振機構が必要になる場合もある。回路はＢｉＣ
ＭＯＳ技術で構成される必要はない。Ｎ−チャネル・ベ
ース制御トランジスタＮ１は双極トランジスタで代用す
ることができる。但し、これはＶCC又は入力端子１０か
ら極めて少ないベース電流が引き込まれることが必要で
ある。
ベース・電流を引き込むもう一つの利点は、正の供給端
子２２（ＶCC）がいずれの状態でも相当の静電流を導通
させる必要がないことである。ＶOL状態からＶOH状態へ
の移行中に過渡電流だけが引き込まれる。下部励振機構
３０の他に励振回路の多くの変更例が可能であることが
当業者には明らかであろう。このような励振機構がフュ
ーチャー母線＋背板以外の別の用途に利用される場合は
必然的に、このような変更例が生ずる。種々のトランジ
スタとダイオードの極性が反転し、異なる電圧レベルと
電流需要が生ずる等である。別の用途では相補的な一対
の前記励振機構が必要になる場合もある。回路はＢｉＣ
ＭＯＳ技術で構成される必要はない。Ｎ−チャネル・ベ
ース制御トランジスタＮ１は双極トランジスタで代用す
ることができる。但し、これはＶCC又は入力端子１０か
ら極めて少ないベース電流が引き込まれることが必要で
ある。
【００３８】図４はいわゆる起動時の挿入のための励振
回路の機構を利用したより大型の回路モジュール４２の
一部として図１に示した励振回路（図４では参照番号４
０で表示）を示してある。励振回路４０の端子及び信号
は図１と同一の参照番号で表示している。モジュール４
２は例えば単一の集積回路と、多重チップ・パッケージ
又は印刷配線板から成ることができる。モジュール４２
は動作時には背板４４の形態の母線システムを経て他の
モジュールと接続され、“ａ”及び“ｂ”を付した適合
する一対の接点を有するコネクタ４６によって背板４４
と取り外し自在に接続されている。背板４４は図１の母
線１３と供給線４８（ＶCC' ）と５０（ＶGN D’）とを
含んでいる。背板内の母線１３の直列データだけを搬送
する単一の母線でもよく、又は並列データを搬送する何
十、何百の母線の一つでもよい。
回路の機構を利用したより大型の回路モジュール４２の
一部として図１に示した励振回路（図４では参照番号４
０で表示）を示してある。励振回路４０の端子及び信号
は図１と同一の参照番号で表示している。モジュール４
２は例えば単一の集積回路と、多重チップ・パッケージ
又は印刷配線板から成ることができる。モジュール４２
は動作時には背板４４の形態の母線システムを経て他の
モジュールと接続され、“ａ”及び“ｂ”を付した適合
する一対の接点を有するコネクタ４６によって背板４４
と取り外し自在に接続されている。背板４４は図１の母
線１３と供給線４８（ＶCC' ）と５０（ＶGN D’）とを
含んでいる。背板内の母線１３の直列データだけを搬送
する単一の母線でもよく、又は並列データを搬送する何
十、何百の母線の一つでもよい。
【００３９】コネクタ４６内には、モジュール４２を背
板のＶCC' 供給線４８に接続するための一群の適合する
一対の接点５２ａ／５２ｂが設けられている。モジュー
ル４２をＶGN D’供給線５０に接続するための別の一群
の適合する一対の接点５４ａ／５４ｂが設けられてい
る。単一の一対の接点５６ａ／５６ｂはモジュール４２
を母線１３に接続する。群５２ａ／５２ｂとは別の付加
的な一対の接点５８ａ／５８ｂもモジュールをＶCC' に
接続する。一対の接点５８ａ／５８ｂと接点群５４ａ／
５４ｂ内の少なくとも一対の接点はコネクタ４６の連結
中に一対の接点５２ａ／５２ｂ及び５６ａ／５６ｂの前
に接触するように構成されている。コネクタ４６は図４
では一対の接点５８ａ／５８ｂと接点群５４ａ／５４ｂ
の少なくとも一対の接点が接触する挿入の中間状態で図
示されている。
板のＶCC' 供給線４８に接続するための一群の適合する
一対の接点５２ａ／５２ｂが設けられている。モジュー
ル４２をＶGN D’供給線５０に接続するための別の一群
の適合する一対の接点５４ａ／５４ｂが設けられてい
る。単一の一対の接点５６ａ／５６ｂはモジュール４２
を母線１３に接続する。群５２ａ／５２ｂとは別の付加
的な一対の接点５８ａ／５８ｂもモジュールをＶCC' に
接続する。一対の接点５８ａ／５８ｂと接点群５４ａ／
５４ｂ内の少なくとも一対の接点はコネクタ４６の連結
中に一対の接点５２ａ／５２ｂ及び５６ａ／５６ｂの前
に接触するように構成されている。コネクタ４６は図４
では一対の接点５８ａ／５８ｂと接点群５４ａ／５４ｂ
の少なくとも一対の接点が接触する挿入の中間状態で図
示されている。
【００４０】回路モジュール４２内で励振回路４０と、
受信器回路６０とデータ処理（ＤＰ）回路６２は全て動
作用にモジュール供給線６４（ＶCC）及び６６
（ＶGN D）と接続されている。ＶGN D供給線６６はコネ
クタ４６の接点５４ａに直接接続され、一方、ＶCC供給
線６４はスイッチ６８を経て接点５２ａに接続されてい
る。励振回路４０のバイアス供給端子２６（ＶBI AS ）
は接点５８ａに接続されている。ＤＰ回路６２は受信器
回路６０を経て接点５６ａ（母線１３）からのデータを
受信するように接続されている。ＤＰ回路はデータを励
振回路４０の入力端子１０に伝送するために接続されて
おり、その出力１２（Ｖ0 ）も接点５６ａに接続されて
いる。
受信器回路６０とデータ処理（ＤＰ）回路６２は全て動
作用にモジュール供給線６４（ＶCC）及び６６
（ＶGN D）と接続されている。ＶGN D供給線６６はコネ
クタ４６の接点５４ａに直接接続され、一方、ＶCC供給
線６４はスイッチ６８を経て接点５２ａに接続されてい
る。励振回路４０のバイアス供給端子２６（ＶBI AS ）
は接点５８ａに接続されている。ＤＰ回路６２は受信器
回路６０を経て接点５６ａ（母線１３）からのデータを
受信するように接続されている。ＤＰ回路はデータを励
振回路４０の入力端子１０に伝送するために接続されて
おり、その出力１２（Ｖ0 ）も接点５６ａに接続されて
いる。
【００４１】起動時の挿入とは背板が起動中に回路モジ
ュール４２を背板４４に接続する動作である。モジュー
ル４２用の主電圧供給線６４及び６６は一対の接点の群
を経て接続されるが、それはモジュール用の供給電流は
単一の接点の対偶には大き過ぎるからである。スイッチ
６８と起動時の挿入中に主供給電流を阻止するために使
用されるが、それは、各群の接点の対偶が先ず不可避的
に結合しないと、大きい電流によって損傷又は破壊され
てしまうからである。全ての接点の対偶が完全に結合す
ると、スイッチは手動又は自動的に綴じて回路モジュー
ル４２を起動させる。
ュール４２を背板４４に接続する動作である。モジュー
ル４２用の主電圧供給線６４及び６６は一対の接点の群
を経て接続されるが、それはモジュール用の供給電流は
単一の接点の対偶には大き過ぎるからである。スイッチ
６８と起動時の挿入中に主供給電流を阻止するために使
用されるが、それは、各群の接点の対偶が先ず不可避的
に結合しないと、大きい電流によって損傷又は破壊され
てしまうからである。全ての接点の対偶が完全に結合す
ると、スイッチは手動又は自動的に綴じて回路モジュー
ル４２を起動させる。
【００４２】起動時の挿入中、休止中の励振回路出力１
２が母線１３と急激に接続すると母線１３に過渡負荷が
加わり、一方、励振回路の出力キャパシタンスは母線１
３上で未知のレベルに充電する。この出力キャパシタン
スが双極トランジスタＱ２（図１及び図３）の大きいミ
ラー・キャパシタンスＣQ2を含むとすると、母線上に生
ずるノイズは容易にデータ損失又は恐らくはシステム全
体の故障の原因になり易い。スイッチ６８は未だ閉じて
いないので、正の主供給線ＶCCは出力ショットキ・ダイ
オードＳ１に逆バイアスをかけて出力端子からＣQ2を絶
縁するのに利用できない。
２が母線１３と急激に接続すると母線１３に過渡負荷が
加わり、一方、励振回路の出力キャパシタンスは母線１
３上で未知のレベルに充電する。この出力キャパシタン
スが双極トランジスタＱ２（図１及び図３）の大きいミ
ラー・キャパシタンスＣQ2を含むとすると、母線上に生
ずるノイズは容易にデータ損失又は恐らくはシステム全
体の故障の原因になり易い。スイッチ６８は未だ閉じて
いないので、正の主供給線ＶCCは出力ショットキ・ダイ
オードＳ１に逆バイアスをかけて出力端子からＣQ2を絶
縁するのに利用できない。
【００４３】しかし、回路モジュール４２内では、励振
回路４０のバイアス供給端子２６（ＶBI AS ）は主電圧
供給線ＶCCとは独立して、かつ母線１３との接触がなさ
れる前にバイアス電圧ＶBI AS を受けるように構成され
ている。このバイアス電圧供給は励振回路４０内で励振
回路の出力１２に次のようにプレバイアスをかけるため
に利用される。
回路４０のバイアス供給端子２６（ＶBI AS ）は主電圧
供給線ＶCCとは独立して、かつ母線１３との接触がなさ
れる前にバイアス電圧ＶBI AS を受けるように構成され
ている。このバイアス電圧供給は励振回路４０内で励振
回路の出力１２に次のようにプレバイアスをかけるため
に利用される。
【００４４】回路に電力が供給される前に、全てのポイ
ントは共通のレベルＶGN Dまで放電されるものと想定す
ることができる。特にＶCC供給ピン２２はＶGN Dのレベ
ルにあるものと想定される。絶縁又は大気による漏れに
より一般に確実にこの状態になる。必要ならば、図１の
破線で示すように付加的なショットキ・ダイオードＳ４
とＳ５を加えることができ、その場合はこれらのダイオ
ードは定常動作に影響を及ぼすことなく回路内のそれぞ
れの節点をほぼＶGN Dまで放電する。
ントは共通のレベルＶGN Dまで放電されるものと想定す
ることができる。特にＶCC供給ピン２２はＶGN Dのレベ
ルにあるものと想定される。絶縁又は大気による漏れに
より一般に確実にこの状態になる。必要ならば、図１の
破線で示すように付加的なショットキ・ダイオードＳ４
とＳ５を加えることができ、その場合はこれらのダイオ
ードは定常動作に影響を及ぼすことなく回路内のそれぞ
れの節点をほぼＶGN Dまで放電する。
【００４５】図４に示すようにＶBI AS がＶCCの前に供
給されると、Ｐ−チャネル・トランジスタＰ１はそのゲ
ートが抵抗Ｒ１を経てＶCCピンに接続されることによっ
てオンに切り換わる。それによってＶBI AS ピン２６か
ら下部ＮＰＮトランジスタＱ２のコレクタとショットキ
・ダイオードＳ１の陰極の接合点への電流経路が確立さ
れる。この電流経路は図３に示され、ダイオードＤ１、
Ｄ２及びＳ３を含んでいる。従ってこの経路を流れる電
流はトランジスタＱ２のコレクタを前記ダイオードでの
順方向電圧降下の総計に等しい量だけＶBI AS 以下に定
められた電圧Ｖ C へと引き込む。ＶBI AS ＝5.０Ｖであ
るとすると、ＶC は３ボルトを僅かに超える。
給されると、Ｐ−チャネル・トランジスタＰ１はそのゲ
ートが抵抗Ｒ１を経てＶCCピンに接続されることによっ
てオンに切り換わる。それによってＶBI AS ピン２６か
ら下部ＮＰＮトランジスタＱ２のコレクタとショットキ
・ダイオードＳ１の陰極の接合点への電流経路が確立さ
れる。この電流経路は図３に示され、ダイオードＤ１、
Ｄ２及びＳ３を含んでいる。従ってこの経路を流れる電
流はトランジスタＱ２のコレクタを前記ダイオードでの
順方向電圧降下の総計に等しい量だけＶBI AS 以下に定
められた電圧Ｖ C へと引き込む。ＶBI AS ＝5.０Ｖであ
るとすると、ＶC は３ボルトを僅かに超える。
【００４６】このようにトランジスタＱ２のコレクタが
ＶOH以上であると、出力ピン１２（Ｖ0 ）と母線との接
触がなされる場合にトランジスタＱ２のミラー・キャパ
シタンスＣQ2を充電するために母線１３から過渡電流が
引き込まれる必要がない。更に、ショットキ・ダイオー
ドＳ１は逆バイアスをかけられる。（ＶC はＶOH及びＶ
t よりも大きい。）従って励振回路の低い動作出力キャ
パシタンスＣ0 （約Ｃ S1＋ＣE1＋ＣP ）は出力端子１２
が母線１３に接続される前に大きい過渡電流の障壁の役
割を果たす。
ＶOH以上であると、出力ピン１２（Ｖ0 ）と母線との接
触がなされる場合にトランジスタＱ２のミラー・キャパ
シタンスＣQ2を充電するために母線１３から過渡電流が
引き込まれる必要がない。更に、ショットキ・ダイオー
ドＳ１は逆バイアスをかけられる。（ＶC はＶOH及びＶ
t よりも大きい。）従って励振回路の低い動作出力キャ
パシタンスＣ0 （約Ｃ S1＋ＣE1＋ＣP ）は出力端子１２
が母線１３に接続される前に大きい過渡電流の障壁の役
割を果たす。
【００４７】総出力キャパシタンスは第２成分と直列の
第１成分（主としてＣS1）から成るものとみなされる。
トランジスタＱ２を充電し、出力ピン１２からキャパシ
タンスＣQ2を絶縁することに加えて、ＶBI AS ピン２６
からの電流は更に出力キャパシタンスＣ0 の前記の二つ
の成分に形成された容量性の分圧器を充電する。ＣS1が
およそＣE1＋ＣP と等しくなるように設計されている場
合は、出力ピン１２（Ｖ0 ）はＶGN DとＶC の中間の電
圧まで充電される。ＶC は本実施例では３ボルトの僅か
に上の値であるので、出力ピン１２は臨界電圧ＶTH＝1.
５５Ｖに近いフューチャー母線＋の論理レベルＶOH及び
ＶOLの間に電圧まで充電されることになる。その結果、
母線１３からの過渡電流は接触がなされた時にＶTHから
母線１３にあるレベルＶOH又はＶOLへのＣ0 を充電する
だけでよい。このようにして、接点の対偶５６ａ／５６
ｂの結合の起因するノイズは母線１３に接続された別の
モジュールのデータ損失を生ずる恐れが極めて少ないレ
ベルまで更に縮減される。
第１成分（主としてＣS1）から成るものとみなされる。
トランジスタＱ２を充電し、出力ピン１２からキャパシ
タンスＣQ2を絶縁することに加えて、ＶBI AS ピン２６
からの電流は更に出力キャパシタンスＣ0 の前記の二つ
の成分に形成された容量性の分圧器を充電する。ＣS1が
およそＣE1＋ＣP と等しくなるように設計されている場
合は、出力ピン１２（Ｖ0 ）はＶGN DとＶC の中間の電
圧まで充電される。ＶC は本実施例では３ボルトの僅か
に上の値であるので、出力ピン１２は臨界電圧ＶTH＝1.
５５Ｖに近いフューチャー母線＋の論理レベルＶOH及び
ＶOLの間に電圧まで充電されることになる。その結果、
母線１３からの過渡電流は接触がなされた時にＶTHから
母線１３にあるレベルＶOH又はＶOLへのＣ0 を充電する
だけでよい。このようにして、接点の対偶５６ａ／５６
ｂの結合の起因するノイズは母線１３に接続された別の
モジュールのデータ損失を生ずる恐れが極めて少ないレ
ベルまで更に縮減される。
【００４８】スイッチ６８が最終的に閉じられ、励振回
路４０の端子２２が背板供給線４８に接続されると、Ｐ
−チャネル・トランジスタＰ１はオフに取り換わり、励
振回路の定常動作を開始できる。下部トランジスタＱ２
のコレクタはＶOH以上の電圧ＶO に予充電されているの
で、回路は必然的に既に受動的なＶOHのレベルにある。
このようにしてモジュール４２はシステムにそれ以上の
ノイズを誘導することなく母線１３からのデータの受信
を開始することができる。
路４０の端子２２が背板供給線４８に接続されると、Ｐ
−チャネル・トランジスタＰ１はオフに取り換わり、励
振回路の定常動作を開始できる。下部トランジスタＱ２
のコレクタはＶOH以上の電圧ＶO に予充電されているの
で、回路は必然的に既に受動的なＶOHのレベルにある。
このようにしてモジュール４２はシステムにそれ以上の
ノイズを誘導することなく母線１３からのデータの受信
を開始することができる。
【００４９】ショットキ・ダイオードＳ３はＶ0 を設定
するという役割に加えて更に別の目的をも果たす。起動
時挿入の機能が利用中ではなく、又はＶB1 AS 供給がな
されない場合は、ショットキ・ダイオードＳ３又はトラ
ンジスタＰ１のいずれかがＶ BI AS 端子２６を回路の残
りの部分から絶縁し、その際にその端子はＶCCに結合さ
れ、ＶGN Dに結合され、又は浮動端子に留まる。
するという役割に加えて更に別の目的をも果たす。起動
時挿入の機能が利用中ではなく、又はＶB1 AS 供給がな
されない場合は、ショットキ・ダイオードＳ３又はトラ
ンジスタＰ１のいずれかがＶ BI AS 端子２６を回路の残
りの部分から絶縁し、その際にその端子はＶCCに結合さ
れ、ＶGN Dに結合され、又は浮動端子に留まる。
【００５０】説明してきたプレバイアス機構には多くの
変更が可能であることが当業者には明らかであろう。例
えば、バイアス供給電圧ＶBI AS は背板コネクタ４６内
の接点の特別の構成によってではなく、回路モジュール
４２内のバッテリーによって供給されることも可能であ
ろう。当業者は更に所与の用途での低ノイズの起動時挿
入を可能にするための種々のキャパシタンスの予充電の
調整方法も理解するであろう。予充電電流経路の電圧降
下は必要に応じて変更でき、必要ならば勿論他の制約な
しでキャパシタンスをも変更可能である。特に、ショッ
トキ・ダイオードＳ１のようなダイオードのキャパシタ
ンスはダイオード自体のサイズ又は性質を変化させ、か
つ（又は）予充電中にダイオードに供給される逆バイア
ス電圧の大きさを変化させることによって変更可能であ
る。
変更が可能であることが当業者には明らかであろう。例
えば、バイアス供給電圧ＶBI AS は背板コネクタ４６内
の接点の特別の構成によってではなく、回路モジュール
４２内のバッテリーによって供給されることも可能であ
ろう。当業者は更に所与の用途での低ノイズの起動時挿
入を可能にするための種々のキャパシタンスの予充電の
調整方法も理解するであろう。予充電電流経路の電圧降
下は必要に応じて変更でき、必要ならば勿論他の制約な
しでキャパシタンスをも変更可能である。特に、ショッ
トキ・ダイオードＳ１のようなダイオードのキャパシタ
ンスはダイオード自体のサイズ又は性質を変化させ、か
つ（又は）予充電中にダイオードに供給される逆バイア
ス電圧の大きさを変化させることによって変更可能であ
る。
【００５１】特定の下部励振機構３０を備えることとそ
の効用は起動時挿入用のプレバイアス機構とは別個であ
り、又、その逆も当てはまることが理解されよう。
の効用は起動時挿入用のプレバイアス機構とは別個であ
り、又、その逆も当てはまることが理解されよう。
【００５２】
【発明の効果】励振回路が回路を起動時の母線に接続中
に出力にバイアスをかけ、母線に接続された別の回路の
ノイズを縮減する装置を備えることによって、制御電流
に起因する励振回路内の電力（熱）散逸が縮減される。
に出力にバイアスをかけ、母線に接続された別の回路の
ノイズを縮減する装置を備えることによって、制御電流
に起因する励振回路内の電力（熱）散逸が縮減される。
【図１】本発明に従った励振回路の構成図である。
【図２】図１の励振回路の特定の実施例の種々の電圧レ
ベルを示す図面である。
ベルを示す図面である。
【図３】図１の励振回路の寄生キャパシタンスを示す図
面である。
面である。
【図４】図１の励振回路を含む回路モジュールの構成図
である。
である。
【符号の説明】 １０ 入力端子（Ｖ1 ） １２ 出力端子（Ｖ0 ） １３ 母線 １４ 伝送線 １６ 伝送線 １８ 抵抗 ２０ 抵抗 ２２ 主供給端子（ＶCC） ２４ 主供給端子（ＶGN D） ２６ バイアス供給端子（ＶBI AS ） ２８ インバータ ３０ 下部励振機構 ３２ ベース・プルオフ機構 ４０ 励振回路 ４２ 回路モジュール ４４ 背板 ４６ コネクタ ４８ 供給線ＶCC’ ５０ 供給線ＶGN D’ ５２ａ、５２ｂ 接点対偶群 ５４ａ、５４ｂ 接点対偶群 ５６ａ、５６ｂ 単一の接点対偶 ５８ａ、５８ｂ 単一の接点対偶 ６０ 受信器回路 ６２ データ処理回路 ６４ モジュール供給線（ＶCC） ６６ モジュール供給線（ＶGN D） ６８ スイッチ Ｑ１ 上部ＮＰＮトランジスタ Ｑ２ 下部ＮＰＮトランジスタ Ｄ１ ｐ−ｎダイオード Ｄ２ ｐ−ｎダイオード Ｎ１ 絶縁ゲート電界効果形トランジスタ Ｎ２ Ｎ−チャネル絶縁ゲート・トランジスタ Ｒ１ 第１抵抗 Ｒ２ 第２抵抗 Ｓ１ 第１ショットキ・ダイオード Ｓ２ 第２ショットキ・ダイオード Ｓ３ 第３ショットキ・ダイオード Ｅ１ 静電放電防護素子
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔ ｈｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 エミール ノーマン ハーン アメリカ合衆国 ユタ州 84042 リン ドン サウス 300 イースト 182 (56)参考文献 特開 平２−273818（ＪＰ，Ａ) 特開 平２−60341（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70
Claims (13)
- 【請求項１】 多重レベルのデータ信号を搬送する母線
に接続するための出力端子を備え、 該出力端子を母線に接続する前に出力端子にて、励振回
路の動作中に出力端子にある電圧レベル範囲にほぼ等し
い電圧レベルに電圧を設定するためのプレ・バイアス装
置を備え、 該プレ・バイアス装置がバイアス電圧源に接続するため
のバイアス電圧供給端子を備え、該バイアス電圧源は出
力端子が母線に接続される前に接続され、起動し、 励振回路の第１の状態で励振回路が完全に接続されると
出力を導通させるために出力端子から第１供給端子まで
電流経路を確立する第１励振器を備え、 励振器と直列である第１部品と励振器と並列である第２
部品とを備えた励振回路の出力キャパシタンスを備え、 上記プレ・バイアス装置は、出力キャパシタンスの第１
と第２部品の間の電荷の分割によって出力端子が中間レ
ベルに充電されるように出力キャパシタンスの第１及び
第２部品を所定のレベルまで充電する装置 を備えたこと
を特徴とする励振回路。 - 【請求項２】 励振回路の第２状態で第１励振器を出力
端子から絶縁するために出力ダイオードが出力電流の経
路に接続されており、該出力ダイオードの逆バイアス・
キャパシタンスは出力キャパシタンスの該第１部品に含
まれることを特徴とする請求項１に記載の励振回路。 - 【請求項３】 出力キャパシタンスの第２部品は静電放
電防護装置のキャパシタンスを含むことを特徴とする請
求項１又は２に記載の励振回路。 - 【請求項４】 電圧供給線と少なくとも一つのデータ母
線を含む母線システムに取り外し自在に接続された端子
を有する励振回路モジュールにおいて、 出力端子がデータ母線に接続されるように配置された請
求項１、２又は３に記載の励振回路と、 励振回路モジュールを励動時母線システムに接続中に出
力端子を母線に接続する前にバイアス電圧が励振回路の
バイアス供給端子に確実に印加されるようにする装置と
を備えたことを特徴とする励振回路モジュール。 - 【請求項５】 バイアス電圧が確実に印加されるように
する装置は母線システムへの接続とは独立した電圧源を
備えたことを特徴とする請求項４に記載の回路モジュー
ル。 - 【請求項６】 バイアス電圧が確実に印加されるように
する装置は母線コネクタが全体として連結中に励振回路
のバイアス供給端子のバイアス供給端子と母線システム
の供給線との間に結合された第１対の接点が励振回路の
出力端子とデータ母線との間に結合された第２対の接点
の前で連結するように構成された母線コネクタを備えた
ことを特徴とする請求項４に記載の回路モジュール。 - 【請求項７】 第１電圧源に接続するための第１供給端
子と、 励振回路の第１状態で出力電流を導通させるために出力
端子から第１供給端子への電流経路を確立するための第
１励振器と、 第１励振器に制御電流を供給するための制御装置と、 励振回路の第２状態で出力端子から第１励振器を絶縁す
るために出力電流の経路に接続された出力ダイオードと
を備え、 制御装置は出力端子から第１励振器用の制御電流を引き
込むように出力ダイオードを越えて出力端子に接続され
たことを特徴とする請求項１に記載の励振回路。 - 【請求項８】 第１励振器はベース電流が制御電流であ
る双極トランジスタを備えたことを特徴とする請求項７
に記載の励振回路。 - 【請求項９】 制御装置は双極トランジスタが第１状態
で飽和することが防止され、その代わりに出力端子で第
１電圧源に対する所定の電圧を保持するような特性抵抗
を有することを特徴とする請求項８に記載の励振回路。 - 【請求項１０】 制御装置はそのドレン・ソース経路が
出力端子と双極トランジスタのベースとの間に接続さ
れ、そのドレン・ソースの負荷時抵抗が制御装置の特性
インピーダンスを形成する絶縁されたゲートを有する電
界効果形トランジスタを備えたことを特徴とする請求項
９に記載の励振回路。 - 【請求項１１】 双極トランジスタのベースに結合さ
れ、第２状態で双極トランジスタを該双極トランジスタ
のエミッタ電圧の方向に引き込むための能動オフ切り換
え装置を更に備え、該能動オフ切り換え装置はエミッタ
に対する双極トランジスタのベース上の所定の電圧を保
持するための能動オフ切り換え装置を備え、該電圧はゼ
ロと、双極トランジスタの特性ベース・エミッタ電圧と
の中間であることを特徴とする請求項８、９又は１０に
記載の励振回路。 - 【請求項１２】 第２電圧源に接続するための第２供給
端子と、 第２供給端子と出力端子から離れた出力ダイオードの電
極との間に結合され、第２状態で該電極を第２電圧源の
方向に引き込んで、出力ダイオードに逆バイアスをかけ
るようにされた第２励振器とを更に備えたことを特徴と
する請求項２、７、８、９、１０又は１１のいずれか一
つに記載の励振回路。 - 【請求項１３】 出力ダイオードがショットキ・ダイオ
ードであることを特徴とする請求項２、７又は８に記載
の励振回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US558935 | 1990-07-27 | ||
| US07/558,935 US5132564A (en) | 1990-07-27 | 1990-07-27 | Bus driver circuit with low on-chip dissipation and/or pre-biasing of output terminal during live insertion |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04298117A JPH04298117A (ja) | 1992-10-21 |
| JP3308564B2 true JP3308564B2 (ja) | 2002-07-29 |
Family
ID=24231604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18847491A Expired - Fee Related JP3308564B2 (ja) | 1990-07-27 | 1991-07-29 | 励振回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5132564A (ja) |
| EP (1) | EP0468583B1 (ja) |
| JP (1) | JP3308564B2 (ja) |
| KR (1) | KR100264497B1 (ja) |
| DE (1) | DE69132642T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4133764C1 (ja) * | 1991-10-11 | 1993-02-18 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
| JP3025118B2 (ja) * | 1992-10-26 | 2000-03-27 | 株式会社日立製作所 | 半導体集積回路装置と情報処理システム |
| DE69434906T2 (de) * | 1993-11-29 | 2007-08-30 | Fujitsu Ltd., Kawasaki | Integrierte Halbleiterschaltung und Abschlussvorrichtung |
| JP3102253B2 (ja) * | 1994-03-18 | 2000-10-23 | 株式会社日立製作所 | メモリシステム |
| JP3598530B2 (ja) * | 1994-04-21 | 2004-12-08 | 株式会社日立製作所 | 活栓挿抜装置 |
| US5574865A (en) * | 1994-12-01 | 1996-11-12 | Unisys Corporation | System for data transfer protection during module connection/disconnection onto live bus |
| US5485107A (en) * | 1995-01-09 | 1996-01-16 | Unisys Corporation | Backplane driver circuit |
| US5696773A (en) * | 1996-04-25 | 1997-12-09 | Credence Systems Corporation | Apparatus for performing logic and leakage current tests on a digital logic circuit |
| US5959481A (en) * | 1997-02-18 | 1999-09-28 | Rambus Inc. | Bus driver circuit including a slew rate indicator circuit having a one shot circuit |
| JPH10326131A (ja) * | 1997-05-26 | 1998-12-08 | Nec Corp | バスドライバ |
| US6163202A (en) * | 1998-10-05 | 2000-12-19 | Lucent Technologies Inc. | Temperature compensation circuit for semiconductor switch and method of operation thereof |
| US6600356B1 (en) * | 1999-04-30 | 2003-07-29 | Analog Devices, Inc. | ESD protection circuit with controlled breakdown voltage |
| US6380772B1 (en) | 2000-05-17 | 2002-04-30 | Marvell International, Ltd. | Self-limiting pad driver |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3614467A (en) * | 1970-06-22 | 1971-10-19 | Cogar Corp | Nonsaturated logic circuits compatible with ttl and dtl circuits |
| US4263645A (en) * | 1979-04-30 | 1981-04-21 | Gte Automatic Electric Laboratories, Inc. | Self-starting carrier subscriber power supply |
| US4415817A (en) * | 1981-10-08 | 1983-11-15 | Signetics Corporation | Bipolar logic gate including circuitry to prevent turn-off and deep saturation of pull-down transistor |
| JPS60177723A (ja) * | 1984-02-24 | 1985-09-11 | Hitachi Ltd | 出力回路 |
| US4746818A (en) * | 1985-03-12 | 1988-05-24 | Pitney Bowes Inc. | Circuit for maintaining the state of an output despite changes in the state of input |
| GB2185648A (en) * | 1985-12-04 | 1987-07-22 | Plessey Co Plc | Electronic interface circuit |
| JPS62154917A (ja) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | デジタル回路 |
| US4682050A (en) * | 1986-01-08 | 1987-07-21 | International Business Machines Corporation | Small signal swing driver circuit |
| FR2598871B1 (fr) * | 1986-05-14 | 1988-09-30 | Bendix Electronics Sa | Circuit d'interface bidirectionnel presentant un acces unipolaire et un acces bipolaire pour des signaux logiques |
| JPS63112893A (ja) * | 1986-10-28 | 1988-05-17 | Mitsubishi Electric Corp | 半導体集積回路 |
| KR960009249B1 (ko) * | 1987-04-24 | 1996-07-16 | 미다 가쓰시게 | 반도체 메모리 |
| JPH01251655A (ja) * | 1988-03-30 | 1989-10-06 | Matsushita Electron Corp | 半導体集積回路 |
| US4918329B1 (en) * | 1988-07-25 | 1993-06-01 | Data transmission system | |
| US5028809A (en) * | 1989-03-07 | 1991-07-02 | Hewlett-Packard Company | Computer bus structure permitting replacement of modules during operation |
-
1990
- 1990-07-27 US US07/558,935 patent/US5132564A/en not_active Expired - Fee Related
-
1991
- 1991-07-18 EP EP91201893A patent/EP0468583B1/en not_active Expired - Lifetime
- 1991-07-18 DE DE69132642T patent/DE69132642T2/de not_active Expired - Fee Related
- 1991-07-24 KR KR1019910012656A patent/KR100264497B1/ko not_active IP Right Cessation
- 1991-07-29 JP JP18847491A patent/JP3308564B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5132564A (en) | 1992-07-21 |
| DE69132642T2 (de) | 2002-04-18 |
| KR100264497B1 (ko) | 2000-09-01 |
| KR920003660A (ko) | 1992-02-29 |
| EP0468583B1 (en) | 2001-06-20 |
| EP0468583A1 (en) | 1992-01-29 |
| DE69132642D1 (de) | 2001-07-26 |
| JPH04298117A (ja) | 1992-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5004936A (en) | Non-loading output driver circuit | |
| US5818209A (en) | Bootstrap line power supply regulator with no filter capacitor | |
| US5877647A (en) | CMOS output buffer with slew rate control | |
| JP3308564B2 (ja) | 励振回路 | |
| EP0110060B1 (en) | Fet voltage level shift circuitry | |
| EP0086090A1 (en) | Drive circuit for capacitive loads | |
| US4717847A (en) | TTL compatible CMOS input buffer | |
| EP0701327B1 (en) | BiCMOS push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit | |
| JP3431774B2 (ja) | 混合電圧システムのための出力ドライバ | |
| JPH02222216A (ja) | ＢｉＣＭＯＳドライバ回路 | |
| EP0267361A1 (en) | High speed CMOS driver | |
| EP0840954A2 (en) | Universal sender device | |
| KR930001439B1 (ko) | BiCMOS용 출력회로 | |
| KR910009083B1 (ko) | 반도체장치의 출력회로 | |
| US5126595A (en) | Bi-mos semiconductor integrated circuit | |
| US5896058A (en) | High speed totem pole FET driver circuit with differential cross conduction prevention | |
| EP0326952A2 (en) | Bipolar-CMOS interface circuit | |
| JP2002204154A (ja) | 終端回路およびその方法 | |
| US5229926A (en) | Power supply interlock for a distributed power system | |
| US5057714A (en) | BiCMOS integrated circuit device utilizing Schottky diodes | |
| US5430398A (en) | BiCMOS buffer circuit | |
| JPH07508143A (ja) | Ｃｍｏｓ電流ステアリング回路 | |
| JP4803775B2 (ja) | ボディグラッビングスイッチ | |
| US5311082A (en) | CMOS to ECL level translator | |
| US6002269A (en) | TTL logic driver circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |