JP3598530B2 - 活栓挿抜装置 - Google Patents

活栓挿抜装置 Download PDF

Info

Publication number
JP3598530B2
JP3598530B2 JP8287094A JP8287094A JP3598530B2 JP 3598530 B2 JP3598530 B2 JP 3598530B2 JP 8287094 A JP8287094 A JP 8287094A JP 8287094 A JP8287094 A JP 8287094A JP 3598530 B2 JP3598530 B2 JP 3598530B2
Authority
JP
Japan
Prior art keywords
load
power supply
circuit
power
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8287094A
Other languages
English (en)
Other versions
JPH07295697A (ja
Inventor
紀三男 福田
和夫 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8287094A priority Critical patent/JP3598530B2/ja
Priority to TW084103189A priority patent/TW262606B/zh
Priority to US08/423,214 priority patent/US5764926A/en
Priority to CN95104203A priority patent/CN1107893C/zh
Priority to KR1019950009303A priority patent/KR0180536B1/ko
Publication of JPH07295697A publication Critical patent/JPH07295697A/ja
Application granted granted Critical
Publication of JP3598530B2 publication Critical patent/JP3598530B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/001Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
    • H02H9/004Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off in connection with live-insertion of plug-in units
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00Electricity: power supply or regulation systems
    • Y10S323/908Inrush current limiters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

【0001】
【産業上の利用分野】
本発明は稼動中のシステムに複数の稼動中の負荷が存在する構成において、システム稼動中にその一部の負荷を交換あるいは増設する活栓挿抜方式に関する。
【0002】
【従来の技術】
従来、システムを構成するパッケージ(プリント基板)や各種機器を故障や保守のために交換したり、システム拡張のために増設する場合、システムを一旦停止して電源を落としてから行っていた。近年、システムの可用性向上を目的として無停止運転あるいは長時間連続運転の要求が高まり、パッケージや各種機器を活栓状態で挿抜することが必要になっている。しかし、活栓状態で負荷を挿抜すると誤動作等が発生する可能性がある。すなわち、活栓挿抜するパッケージ等の負荷が複数有り、同一の電源から給電される場合、パッケージ挿入時、挿入するパッケージの電源とグランド間のバイパスコンデンサにより、過大な突入電流が流れる。これにより他パッケージの電源電圧が低下するため、誤動作等が発生する。このため、例えば特開平3−171214号公報記載の印刷配線板とその活線挿入用コネクタでは、コネクタに突入電流用電源端子と主電源端子とを設け、突入電流用電源端子の長さを主電源端子より長くしている。そして、挿入時にまず突入電流用電源端子が接続され、さらにチョークコイルを設けて突入電流を制限しながら流し、その後主電源端子が接続されるようにしている。これにより、突入電流による他の負荷の電源電圧降下を防止している。
【0003】
【発明が解決しようとする課題】
上記従来技術では、1種類の電源に最低2端子以上必要であり、複数種の電源を有する負荷であれば電源端子数は増大する。複数種の電源を要し、電源端子数が制限されていて、最小限の端子数での実装を要する形態には向いていない。
また、図10に示すように、システムが電源Eおよび活栓挿抜する複数の負荷2a〜2dを有する場合、電源Eと負荷2a〜2dの間には実際は小さいながらも給電側およびグランド側のいずれも抵抗r1〜r6およびインダクタンスL1〜L6があり、例えば負荷2bを挿入すると負荷2bに過大な突入電流が流れ、電源Eまたは負荷2a、2e、2dから負荷2bに電流が流れることになる。これと抵抗r1〜r3、インダクタンスL1〜L3で電圧降下し、各負荷の電位が降下する。また、負荷2bのグランド側から電源Eに電流が同じく流れるため、抵抗r5およびr6、並びにインダクタンスL5およびL6で負荷2a〜2dのグランドレベルが上昇する。さらに、負荷2a〜2dの電源が複数種あれば、突入電流がグランドに集中するためグランドレベルの上昇は激しくなる。これにより、挿入する負荷2b以外の負荷2a、2c、2dは電源/グランドのレベルが変動し、誤動作する可能性がある。
また、複数の負荷から構成されると、活栓挿抜対象負荷を誤る場合もある。
さらに、活栓挿抜の嵌合の時に最も移動の衝撃による振動が大きく、負荷が磁気ディスクのような場合、活栓挿抜時の振動により他の磁気ディスクが誤動作する場合がある。
本発明の目的は上記問題点を除去し、システムが誤動作することなく活栓挿抜可能な活栓挿抜方式を提供することにある。
【0004】
【課題を解決するための手段】
複数の負荷と該複数の負荷に対する電源とを有するシステムにおいて、活栓挿抜する負荷の一つの電源端子について、通常動作時に負荷に電源を供給するための電源給電経路の他に、負荷挿入時の電源立上時のみ突入電流を流す回路を設けるとともに、負荷挿入時、電源給電経路を開けずに、突入電流を流す回路で少しずつ突入電流を流し、突入電流を流し終えた後に前記電源給電経路を開くようにした。
また、他の手段として、活栓挿抜する負荷に対する電源を複数の電源から構成し、複数電源の各々の突入電流の流れだす時間をずらすようにした。
さらに、活栓挿抜する負荷に該負荷の抜き取りの許可を示すための抜き取り許可表示手段を設けた。望ましくは、抜き取り許可表示手段は、活栓挿抜する負荷のドライバーゲートがディセーブル状態のときに、抜き取り許可を表示する。
活栓挿抜のための構造としては、挿抜時の前記負荷の移動速度及び挿抜瞬間の振動を抑制し、他の稼動中の前記負荷の振動影響を抑えるための負荷挿抜手段を設けた。負荷挿抜手段としては、活栓挿抜する負荷の挿抜構造にテコの原理を用いたスライド機構を有するようにした。
さらに、活栓挿抜のための構造として、負荷を挿入する際の嵌合時の過大振動を抑制し、他の稼動中の前記負荷の振動影響を抑えるための接栓取付け手段を設けた。接栓取付け手段は、活栓挿抜する負荷の接栓として、上下、左右または前後の移動機構の一つあるいはそれ以上を組み合わせたものを有するフローティング取付け構造とした。
【0005】
【作用】
活栓挿抜する負荷の挿入時、電源の突入電流を制限して、少しずつ流し、突入電流が流れた後に、本来の給電経路を用いるため、過大な電流は流れることはない。したがって、他の負荷の電源電圧降下はなく、影響は与えず、1つの電源に最低1電源端子でよい。
また、複数の電源があっても、突入電流が流れる時間をずらすので、突入電流集中による他の負荷のグランドレベルが大きく変動することは回避でき、他の負荷の誤動作を回避できる。
活栓挿抜する負荷の抜取り許可表示を行うので、誤って別の負荷を抜き取るというミスを回避でき、さらに抜取り許可表示は抜取り対象負荷のドライバ−ゲ−トがディセ−ブル状態(ハイインピ−ダンス状態)のときであるため、抜取り時は確実に他の負荷へ抜取りノイズによる影響を与えない。
また、活栓挿抜する負荷の移動速度を制御することができるので、ゆっくりと挿抜可能であり、挿抜による振動で他の負荷に影響を与えない。
さらに、活栓挿抜する負荷の接栓部がシステムと嵌合する時が、最も振動が発生しやすいが、接栓がフロ−ティング取付け構造になっていれば、嵌合性が向上するので振動を抑制でき、振動で他の負荷に影響を与えることがない。
【0006】
【実施例】
本発明の実施例を図面を参照して説明する。
図1は本発明の実施例の全体構成図である。図1において、1は活栓挿抜ユニットであり、負荷2を活栓挿抜させるため、コネクタ11、ケーブル12aおよび12b、レバー13、抜取り許可表示用LED15等を一体化させてある。3は活栓挿抜ユニット1を複数台実装する装置であり、複数の活栓挿抜ユニット1の間を接続するための複数のコネクタ32、コネクタ32を実装するプリント基板33、活栓挿抜ユニット1をスムーズに搭載/挿抜するためのガイドレール31から構成される。ガイドレール31は溝構造になっており、この溝を活栓挿抜ユニットの突起部材14がスライドする。なお、プリント基板33にはコネクタ32の他に電源、さらに各負荷2を制御するプロセッサ等の制御回路が搭載される。コネクタ32は、グランドピン32a、電源ピン32bおよび信号ピン32cを有し、ピン長がグランドピン32a、電源ピン32b、信号ピン32cの順に短くなっている。このため、コネクタ32の接続時、この順に接続される。活栓挿抜ユニット1側のコネクタ11の受ピンはすべて等長であり、コネクタ11からケーブル12a、12b、さらにコネクタ24、25を介して負荷2に接続される。電源受電回路21a、21bは挿入時に通常動作時の本来の給電経路を開かず、別の回路で突入電流を少しずつ流し、ほぼ突入電流を流しおえた後に本来の給電経路を開き、負荷2全体に給電する回路である。電源受電回路21aは負荷2全体を制御する制御回路23用で5V電圧用であり、電源受電回路21bは負荷2に磁気ディスク等がある場合のモータ用で12V電圧用である。制御回路23は機能の1つとして、負荷が抜取り可能な時に、コネクタ26、ケーブル14を介して、抜取り許可表示用LED15を点灯させる。レバー13はテコの原理で活栓挿抜ユニット1を装置3の上下に取り付けられたガイドレール31間をスライドして移動させるものである。
【0007】
図2は図1の負荷2が複数(2a〜2c)あってそれらが共通バス4で接続され、負荷2a〜2cとそれらを制御するプロセッサ5からなるシステムの論理ブロック図である。各負荷2で共通バス4を制御するのは制御回路23である。図1の装置3は図2のシステムをすべて実装するか、またはプロセッサ5以外を実装し、プロセッサ5との接続はケーブルで行う構成になる。
【0008】
以下、実施例を詳細に説明する。
図3は図1の電源受電回路21a、21bの詳細図である。右側のトランジスタTr1、Tr2、抵抗R1、コンデンサC1、ダイオードD1の回路が挿入時突入電流を流すためのものであり、左側のMOSFET Tr4、トランジスタTr3、抵抗R2、R3、R4、R5、コンデンサC2が通常動作時の本来の給電経路となるための回路である。図4(a)は電源受電回路21の出力212の波形である。図1の活栓挿抜ユニット1が挿入されると、図3の電源受電回路21a、21bの入力211に電源VINが印加される。これにより、抵抗R1とコンデンサC1の回路が積分回路となり、接点213は積分波形でゆるやかに上昇してゆく。そして、ダイオードD1とトランジスタTr1のべース−エミッタ間の順方向電圧より上昇すると、ダイオードD1とトランジスタTr1がオン動作となり、トランジスタTr1のコレクタに電流が流れる。これによりトランジスタTr2もオン動作となり、電源受電回路21の入力211と出力212の間に電流が流れ始める。接点213の上昇とともに出力212も入力211の電位に向かって上昇する。抵抗R2とR3の接点214の電位は出力212の電位と抵抗R2、R3の分圧で決まるが、出力212の電位が図4(a)のV1に達したとき接点214の電位がTr3のベース−エミッタ間電圧の順方向電圧に達すると、トランジスタTr3がオン動作となり、抵抗R4およびコンデンサC2に電流が流れ始める。C2およびR5は微分回路であり、接点215はゆるやかに入力211の電位VINより降下してゆき、MOSトランジスタTr4のソースS−ゲートG間にオン動作となる電位が生じると、MOSFET Tr4はオン動作となり、ドレインDの電位は入力211の電位VINとほぼ同じになる。これにより本来の給電経路が開く。MOSFET Tr4がオン動作になる頃には出力212にトランジスタTr2が突入電流をほぼ流し終えている。なお、トランジスタTr2から出力212へ流す電流はトランジスタTr1のベース電流にトランジスタTr1、Tr2の電流増幅率を各々かけた値であるが、この電流値を突入電流値でなく通常動作時の電流値ぐらいになる電流増幅率のトランジスタを使用すれば、突入電流を抑えられる。
【0009】
電源受電回路21a、21bで突入電流の流れ出す時間をずらすには、図3の抵抗R1、コンデンサC1の値を各々変えて、回路の動作する時間をずらすか、またはダイオードD1の直列接続数を変えて、接点213の電位がもっと上昇しないと動作を開始しないようにするか、電源受電回路21a、21bは各々同じで、図1のコネクタ11の電圧ピン11bの長さを電源毎に変えて接続される時間をずらすことにより、各々の電源の突入電流の流れ出す時間をずらすことができる。
【0010】
次に、図5および図6を参照して、図1の活栓挿抜ユニット1の抜取り許可表示を説明する。図5は負荷2の制御回路23内に図2の共通バス4を制御するバス制御回路234と抜取り許可フリップフロップ234aを有し、バス制御回路234が許可時論理‘1’にするとインバータ234b、抵抗R61と電源受電回路21の間のコネクタ26を介して、抜取り許可表示用LED15を点灯させる。図1の活栓挿抜ユニット1を抜取る前に図2のプロセッサ5は共通バス4を介して図5の制御回路23内のバス制御回路234に動作停止指示を出す。これをトリガーにバス制御回路234は抜取り許可フリップフロップ234aを論理‘1’にする。
【0011】
図6は制御回路23が上記の抜取り許可表示機能を有しない場合を説明する図であり、負荷2に磁気ディスク28等を有する場合に抜取り許可表示を行う実施例の構成図である。前述のように抜取り前に図2のプロセッサ5より共通バス4を介して図6の制御回路23へ動作停止指示を出す。これにより制御回路23は磁気ディスク28の制御インタフェース27を介して磁気ディスク28を停止させ、モータがストップする。磁気ディスク28はモータが回転している状態からストップ状態になるとモータ電源電流が減少する。電源受電回路21bと磁気ディスク28の電源端子281の間に抵抗R71を接続すると、R71の電圧降下がモータ回転時とストップ時で異なる。そこで、抵抗R71の電源受電回路21側に抵抗R72、R73の回路を設け、接点237と抵抗R71の反対側の接点238を電位コンパレータ236に接続し、接点237は抵抗R72、R73の分圧で一定の電位にし、磁気ディスク28のモータ回転時の電流で接点238の電位が接点237より低くなるようにし、モータストップ時電流が減少して接点238の電位が接点237より高くなるようにする。これによりモータストップ時電位コンパレータ236は条件成立により高レベル出力となり、抵抗R74、コネクタ26を介して抜取り許可表示用LED26に電流を流し点灯させる。
【0012】
図7は負荷2の制御回路23内の他の負荷とのバスに接続されるドライバ/レシーバゲート周辺を示す。負荷2のコネクタ25から制御回路23に共通バス4が接続されており、制御回路23中のドライバ/レシーバゲート231、232に接続される。ドライバゲート231のイネーブル端子にはフリップフロップ232が接続され、このフリップフロップ232および、ドライバゲート/レシーバゲート231、232を制御するバス制御回路234がある。図1の活栓挿抜ユニット1を抜き取る場合は、前述のように図2のプロセッサ5から共通バス4を介して動作停止指示を出す。これにより図7の負荷2の制御回路23内のバス制御回路234がフリップフロップ232を論理‘0’にし(動作停止指示前に既に‘0’にしている場合もある)、ドライバゲート231をディセーブル状態(ハイインピーダンス状態)にする。
【0013】
また、図5あるいは図6においていずれも抜取り時、図2のプロセッサ5より制御回路23への動作停止指示をトリガーにして抜取り許可表示用LED15を点灯させる。図7のように制御回路23内のバス制御回路234は動作停止指示が出されると、前述のようにドライバゲート231のイネーブル制御用フリップフロップ232を論理‘0’にする(動作停止指示前に‘0’になっている場合もある)ため、ドライバゲート231をディセーブル状態(ハイインピーダンス状態)にして抜取り許可表示をすることになる。
【0014】
図8は図1の活栓挿抜ユニット1をレバー13で挿入/抜取りする場合の機構説明図である。(a)レバー13の周辺図であり、装置1の上部側を除いた図である。レバー13で活栓挿抜ユニット1をスライドする場合は溝34を使い、テコの原理を用いる。(b)は挿入時の場合で、レバー13が装置3に設けられた溝34に嵌まっており、レバー13を矢印の方向に押すと、テコの原理で支点131により活栓挿抜ユニット13はガイドレール31上を左側にスライドする。(c)は抜取り時にレバー13を矢印の方向に引くと支点132より活栓挿抜ユニット1はガイドレール31上を右側へスライドする。(b)(c)いずれもレバー13の移動速度で活栓挿抜ユニット1の移動速度を自由に制御できる。
【0015】
図9は図1のコネクタ11の活栓挿抜ユニット1への取付け構造図である。図9において、(a)は側面図でネジ16はコネクタ11に固定になっており、活栓挿抜ユニット1との間にワッシャ17が入る。ネジ16の締め付けを緩くし、コネクタ11を多少前後に移動できるようにする。(b)は正面図、(c)はネジ16とワッシャ17を除いた図で、ネジ穴18と活栓挿抜ユニット1との間に1mm〜2mm程度の間隔を設け、左右/上下に移動できるようにする。(a)(b)(c)によりフローティング取付け構造となる。
【0016】
【発明の効果】
以上説明したように、本発明では、活栓挿抜する負荷の電源端子の突入電流を抑制し、その後本来の給電回路を開くため、他の負荷の電源に影響を与えず、他の負荷が誤動作することがない。複数の電源が存在する場合には、突入電流の流れる時間をずらすため、システムのグランド変動等の影響を与えず、他負荷の誤動作がない。
また、活栓挿抜対象負荷の抜取り許可表示が可能であるため、抜取り誤りをなくし、挿抜を効率良く実施できる。そして、抜取り許可等は負荷のドライバゲートがディセーブル状態(ハイインピーダンス状態)で出されるため、電気的に分離状態で確実に抜取りすることができる。
さらに、活栓挿抜する負荷を活栓挿抜ユニットなる構造にし、レバーを設けてテコの原理でスライド機構としているため、挿抜移動速度を自由に制御できる。これにより、挿抜時の振動を抑止し、他負荷に振動の影響を与えず、更に操作性が向上している。
さらに加えて、活栓挿抜する負荷の接続部をフローティング取付け構造にしているため、嵌合時のずれによるゆれ等の大きな振動が抑制でき、他の負荷に影響を与えることがないので、操作性が向上している。
【0017】
しかも、1電源に1種の電源端子であるため、接栓部を経済的に実現できる。
【図面の簡単な説明】
【図1】本発明の実施例の全体構成図
【図2】活栓挿抜する負荷が接続されるシステム全体の論理ブロック図
【図3】活栓挿抜する負荷の電源受電回路
【図4】活栓挿抜する負荷の電源受電回路の出力波形
【図5】活栓挿抜する負荷の抜取り許可表示の説明図
【図6】活栓挿抜する負荷の抜取り許可表示の他の実施例の説明図
【図7】活栓挿抜する負荷のドライバゲート周辺図
【図8】活栓挿抜する負荷のスライド機構説明図
【図9】活栓挿抜する負荷の接栓コネクタ説明図
【図10】活栓挿抜する負荷の給電経路
【符号の説明】
1…活栓挿抜ユニット 2…負荷 3…装置 11…コネクタ
12a、12b、14…ケーブル 13…レバー
15…抜取り許可表示用LED 16…突起部材
21…電源受電回路 23…制御回路 24、25、26…コネクタ
31…ガイドレール 32…コネクタ 33…プリント基板
231…ドライバゲート 232…レシーバゲート
234a…フリップフロップ 234…バス制御回路

Claims (6)

  1. 一つの電源入力端子を有する負荷に対する電源を有し、稼動中の前記負荷を活栓挿抜するための活栓挿抜装置であって、
    活栓挿抜する前記電源入力端子に接続し通常動作時に前記負荷に電源を供給する電源給電経路と、
    前記電源供給経路とは別個に電流を流す回路であって一部に積分回路を有する第一の回路を有し、
    前記負荷の挿入時の電流の経路を前記第一の回路とし、その後前記第一の回路から前記電源給電経路に切り替えることを特徴とする活栓挿抜装置。
  2. 一つの電源入力端子を有する負荷に対する電源を有し、稼動中の前記負荷を活栓挿抜するための活栓挿抜装置であって、
    活栓挿抜する前記電源入力端子に接続し通常動作時に前記負荷に電源を供給する電源給電経路であって、第二のトランジスタと、前記第二のトランジスタに接続され、前記入力電圧を微分する微分回路を有する前記電源供給経路と、
    前記電源供給経路とは別個に電流を流す第一の回路であって、第一のトランジスタと、前記第一のトランジスタに接続され、電源入力端子から入力された入力電圧を積分するための積分回路を含む第1の回路を有し、
    前記負荷の挿入時の電流の経路を前記第一の回路とし、その後前記第一の回路から前記電源給電経路に切り替えることを特徴とする活栓挿抜装置。
  3. 一つの電源入力端子を有する負荷に対する電源を有し、稼動中の前記負荷を活栓挿抜するための活栓挿抜装置であって、
    活栓挿抜する前記電源入力端子に接続し通常動作時に前記負荷に電源を供給する電源給電経路であって、ドレインとソースとゲートを有する第二のトランジスタを含む電源給電経路と、
    前記電源供給経路とは別個に電流を流す第一の回路であって、コレクタとエミッタとベースを有する第一のトランジスタを含む第1の回路を有し、
    前記負荷の挿入時の電流の経路を前記第一の回路とし、その後前記第一の回路から前記電源給電経路に切り替変わるものであって、
    前記エミッタと前記ソースは、負荷が前記システムに挿入されるとき、
    前記電源に接続されている共通の入力に接続され、前記コレクタと前記ドレインは、共通の出力に接続されることを特徴とする活栓挿抜装置。
  4. 請求項3に記載された活栓挿抜装置であって、
    前記第一のトランジスタの前記ベースに接続され、負荷が前記電源に接続されたとき、前記電源からの電力の供給を停止させるために、前記入力で電圧を積分するための積分回路と、
    前記第二のトランジスタの前記ゲートに接続され、前記負荷が前記電源に接続されたとき、前記入力で電圧を微分するための微分回路とを有することを特徴とする活栓挿抜装置。
  5. 請求項3乃至4いずれか一つに記載の活栓挿抜装置であって、
    さらに負荷への電源を供給する電源出力端子であって前記電源出力端子は前記第一の回路と前記電源給電経路と接続する電源出力端子を有し、
    前記第二のトランジスタの前記ゲートに接続され、前記第一のトランジスタの処理によって供給された前記電源出力端子での電流が所定の電流値に達したとき、前記第二のトランジスタを導通させる導通開始回路とを有することを特徴とする活栓挿抜装置。
  6. 請求項1乃至5のいずれか一つに記載の活栓挿抜装置であって、
    負荷が前記システムに挿入されたときに、前記システムから供給される他の電源から前記負荷に対して電力を供給する第二の回路と、
    前記負荷が前記システムに挿入された後の前記負荷の通常動作時に、前記他の電源から前負荷に対して電力を供給する第三の回路とを有し、
    前記第二の回路は、前記電源給電経路が電力を供給し始めて前記第一の回路が電力を供給することを停止するときと異なる時刻であって、かつ前記第三の回路が電力を供給し始める時刻に、電力を供給することを停止することを特徴とする活栓挿抜装置。
JP8287094A 1994-04-21 1994-04-21 活栓挿抜装置 Expired - Lifetime JP3598530B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8287094A JP3598530B2 (ja) 1994-04-21 1994-04-21 活栓挿抜装置
TW084103189A TW262606B (ja) 1994-04-21 1995-04-01
US08/423,214 US5764926A (en) 1994-04-21 1995-04-17 Supressing in rush current from a power supply during live wire insertion and removal of a circuit board
CN95104203A CN1107893C (zh) 1994-04-21 1995-04-20 用于带电***的电路板
KR1019950009303A KR0180536B1 (ko) 1994-04-21 1995-04-20 라이브 배선 삽입용 회로판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8287094A JP3598530B2 (ja) 1994-04-21 1994-04-21 活栓挿抜装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000280120A Division JP2001134352A (ja) 2000-09-11 2000-09-11 活栓挿抜装置

Publications (2)

Publication Number Publication Date
JPH07295697A JPH07295697A (ja) 1995-11-10
JP3598530B2 true JP3598530B2 (ja) 2004-12-08

Family

ID=13786343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8287094A Expired - Lifetime JP3598530B2 (ja) 1994-04-21 1994-04-21 活栓挿抜装置

Country Status (5)

Country Link
US (1) US5764926A (ja)
JP (1) JP3598530B2 (ja)
KR (1) KR0180536B1 (ja)
CN (1) CN1107893C (ja)
TW (1) TW262606B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135811B2 (ja) * 1995-02-13 2001-02-19 三菱電機株式会社 主副電子装置のインタフェイス装置
DE19732437C1 (de) * 1997-07-28 1998-12-24 Siemens Ag Transistor-Verstärkerstufe
US5938751A (en) * 1997-08-15 1999-08-17 Compaq Computer Corporation Bus ring-back and voltage over-shoot reduction techniques coupled with hot-pluggability
US6026458A (en) * 1997-10-14 2000-02-15 International Business Machines Corporation System with pluggable adapter card and hot-swap interface controller
FI114839B (fi) * 1997-12-01 2004-12-31 Nokia Corp Menetelmä tehonsyötön järjestämiseksi laajennuskortilla
US6138194A (en) * 1998-06-08 2000-10-24 Micron Electronics, Inc. Apparatus for sensing movement of a bus card and automatically removing power from the bus card
US6185645B1 (en) 1998-06-08 2001-02-06 Micron Electronics, Inc. Method for removing power and signals from an inadvertently swapped bus card
US6335654B1 (en) 2000-03-17 2002-01-01 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Inrush current control circuit
US6928504B2 (en) * 2002-01-02 2005-08-09 International Business Machines Corporation PC card motion detector
US6678162B2 (en) 2002-01-07 2004-01-13 International Business Machines Corporation Interlock for blind dock cartridge
US6810458B1 (en) * 2002-03-01 2004-10-26 Xilinx, Inc. Method and circuit for hot swap protection
US20050098798A1 (en) * 2002-07-26 2005-05-12 Makoto Miyazawa Semiconductor integrated circuit device in which terminal capacitance is adjustable
US20060132105A1 (en) * 2004-12-16 2006-06-22 Prasad Atluri R Controlling inrush current
WO2010146678A1 (ja) * 2009-06-17 2010-12-23 富士通オプティカルコンポーネンツ株式会社 回路モジュール
JP5817565B2 (ja) * 2012-02-02 2015-11-18 富士通株式会社 配電装置、配電システムおよび突入電流抑制方法
EP3130049B1 (en) * 2014-04-11 2021-07-28 Telefonaktiebolaget LM Ericsson (publ) A current control circuit and a method therefor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4245270A (en) * 1978-12-26 1981-01-13 Rockwell International Corporation Circuit card with soft power switch
FR2587562B1 (fr) * 1985-09-17 1987-11-20 Thomson Csf Dispositif de commande d'un circuit de sortie d'un circuit integre
US4725741A (en) * 1985-11-13 1988-02-16 Sundstrand Corporation Drive circuit for fast switching of Darlington-connected transistors
US4977341A (en) * 1986-08-29 1990-12-11 Texas Instruments, Inc. Integrated circuit to reduce switching noise
US5369593A (en) * 1989-05-31 1994-11-29 Synopsys Inc. System for and method of connecting a hardware modeling element to a hardware modeling system
US5210855A (en) * 1989-06-09 1993-05-11 International Business Machines Corporation System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices
US5077675A (en) * 1989-10-04 1991-12-31 Amdahl Corporation Power-on-concurrent maintenance
JPH03171214A (ja) * 1989-11-30 1991-07-24 Hitachi Ltd 印刷配線板とその活線挿入用コネクタ
US5132564A (en) * 1990-07-27 1992-07-21 North American Philips Corp. Bus driver circuit with low on-chip dissipation and/or pre-biasing of output terminal during live insertion
GB2248352A (en) * 1990-09-25 1992-04-01 Sun Microsystems Inc Suppressing power transients in a computer system bus
US5317697A (en) * 1991-07-31 1994-05-31 Synernetics Inc. Method and apparatus for live insertion and removal of electronic sub-assemblies
EP0558770A1 (en) * 1992-02-29 1993-09-08 International Business Machines Corporation A hot pluggable electrical circuit
US5323291A (en) * 1992-10-15 1994-06-21 Apple Computer, Inc. Portable computer and docking station having an electromechanical docking/undocking mechanism and a plurality of cooperatively interacting failsafe mechanisms
US5430404A (en) * 1992-10-28 1995-07-04 Integrated Device Technology, Inc. Output driver circuits with enhanced supply-line bounce control and improved VOH characteristic

Also Published As

Publication number Publication date
KR950029901A (ko) 1995-11-24
CN1107893C (zh) 2003-05-07
US5764926A (en) 1998-06-09
JPH07295697A (ja) 1995-11-10
KR0180536B1 (ko) 1999-05-15
CN1115049A (zh) 1996-01-17
TW262606B (ja) 1995-11-11

Similar Documents

Publication Publication Date Title
JP3598530B2 (ja) 活栓挿抜装置
US6026458A (en) System with pluggable adapter card and hot-swap interface controller
US5317697A (en) Method and apparatus for live insertion and removal of electronic sub-assemblies
EP0709962B1 (en) System for suppressing power transients when connecting a disk drive in an operating RAID system
US5272584A (en) Hot-plugging circuit for the interconnection of cards to boards
US20080122292A1 (en) USB cable device, USB subsystem and USB drive devices
US7839026B2 (en) Power discharge control system
US5714809A (en) Soft switching circuit with current-mode control
US6879191B2 (en) Voltage mismatch tolerant input/output buffer
CN101192053A (zh) 模块化设备中热插拔模块的上电方法及热插拔控制电路
US5898844A (en) Data processing system including a hot-plug circuit for receiving high-power adaptor cards
US6100719A (en) Low-voltage bus switch maintaining isolation under power-down conditions
JP4790369B2 (ja) 突入電流スルー制御システムおよび方法
JP2000010688A (ja) 統合バスおよび電力分離スイッチを備えたコネクタ
JPWO2004095250A1 (ja) Usbアップストリームデバイス、usbコネクタ、およびusbケーブル
US6590439B1 (en) High voltage integrated Miller capacitor feedback circuit
US5591984A (en) Current sensing daisy-chain bypass arrangement
US7531918B2 (en) Hot insertion and extraction of power supply module
US6271704B1 (en) Method and apparatus for balancing current in a system with two sets of termination devices
JP2001134352A (ja) 活栓挿抜装置
US6138195A (en) Method and apparatus for hot-plugging circuit boards having low voltage logic parts into a higher voltage backplane
CN212137630U (zh) 一种缓启动控制电路
JP2002169634A (ja) 活線挿抜装置
CN112448703A (zh) 开关装置
EP0326009A1 (en) Ground circuit apparatus for electronic equipment

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040304

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040906

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070924

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090924

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090924

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100924

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100924

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110924

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120924

Year of fee payment: 8