KR20020072996A - 금속 플러그 형성방법 - Google Patents

금속 플러그 형성방법 Download PDF

Info

Publication number
KR20020072996A
KR20020072996A KR1020010013127A KR20010013127A KR20020072996A KR 20020072996 A KR20020072996 A KR 20020072996A KR 1020010013127 A KR1020010013127 A KR 1020010013127A KR 20010013127 A KR20010013127 A KR 20010013127A KR 20020072996 A KR20020072996 A KR 20020072996A
Authority
KR
South Korea
Prior art keywords
forming
film
diffusion barrier
contact hole
plug
Prior art date
Application number
KR1020010013127A
Other languages
English (en)
Inventor
박창수
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020010013127A priority Critical patent/KR20020072996A/ko
Priority to US10/098,947 priority patent/US20020132472A1/en
Publication of KR20020072996A publication Critical patent/KR20020072996A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

콘택홀 또는 비아홀 내에만 선택적으로 금속 플러그를 형성할 수 있는 방법에 관하여 개시한다. 본 발명의 금속 플러그 형성방법은, 하부구조 상에 상기 하부구조를 노출시키는 홀을 가지는 절연막을 형성하는 단계; 상기 결과물 전면에 균일한 두께의 확산방지막을 형성하는 단계; 상기 확산방지막이 형성된 결과물을 산소 또는 오존 플라즈마 분위기에 노출시킴으로써 상기 홀 외부의 상기 확산방지막 표면에 산화물로 이루어진 핵생성 방지막을 형성하는 단계; 및 상기 홀 내부에만 화학기상증착방법으로 금속을 증착하여 금속 플러그를 형성하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 생산수율이 향상되고 제조원가가 절감된다.

Description

금속 플러그 형성방법 {Method for forming a metal plug}
본 발명은 금속 플러그 형성방법에 관한 것으로서, 특히 콘택홀 또는비아홀(via hole) 내에만 선택적으로 금속 플러그를 형성할 수 있는 방법에 관한 것이다.
금속배선 형성방법으로 일반적으로 사용되어 온 스퍼터링 방법에 의할 경우는 소위 새도우 효과(shadowing effect) 때문에 콘택홀을 공극(void)없이 메우기가 어렵다. 특히, 콘택홀의 에스펙트 비(aspect ratio)가 증가하고 있는 현실에서는 이러한 문제가 더욱 두드러지게 나타난다.
이를 해결하기 위해 선택적 화학기상증착 텅스텐(Selective CVD-W) 공정이나 전면 화학기상증착 텅스텐(Blanket CVD-W) 공정을 사용하여 콘택홀을 텅스텐으로 메우는 방법이 많이 연구되어 왔다. 그러나, 텅스텐은 비저항이 알루미늄에 비해 2배 가량 높기 때문에 텅스텐으로 콘택홀을 메울 경우에는 콘택 저항이 매우 크다는 단점이 있다.
특히, 선택적 화학기상증착 텅스텐 공정의 경우는 낮은 선택성(selectivity) 때문에 아직까지 적용에 어려움이 많으며, 전면 화학기상증착 텅스텐의 경우는 전면 식각시 텅스텐이 제대로 제거되지 않아서 생긴 텅스텐 잔류물에 의해 전기적 특성이 나빠지는 문제점을 가진다.
따라서, 알루미늄을 콘택홀 내에만 선택적으로 형성시켜 콘택홀을 메우는 방법이 제시되고 있다.
도 1a 내지 도 1d는 대한민국 특허 제135841호에 개시된 바 있는 콘택 플러그 형성방법을 설명하기 위한 단면도들이다.
도 1a는 콘택홀(A) 및 확산방지막(14)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 실리콘 기판(10) 상에 BPSG로 이루어진 절연막(12)을 형성한 후에 절연막(12)을 이방성 식각하여 실리콘 기판(10)을 노출시키는 콘택홀(A)을 형성한다. 다음에, 콘택홀(A)이 형성된 기판(10) 전면에 균일한 두께의 확산방지막(14)을 형성한다.
도 1b는 실리콘막(16)을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로, 확산방지막(14)이 형성된 기판을 SiH4플라즈마 분위기에 수십초 동안 노출시킨다. 이 때, SiH4플라즈마는 콘택홀(A) 외부 표면에만 닿고 콘택홀(A) 내부에는 닿지 못한다. 따라서, 콘택홀(A) 외부의 확산방지막(14) 상에만 실리콘막(16)이 형성된다.
경우에 따라서는 SiH4플라즈마를 이용하여 실리콘막(16)을 형성하는 대신에, 스퍼터링 방법으로 알루미늄을 증착하여도 무방하다(참고문헌: M. Yoon et. al., Int'l Electronic Device Meeting 1998, p1044~1046). 스퍼터링 방법은 직시형의 증착 특성을 가지기 때문에 새도우 효과를 이용하여 위와 같이 콘택홀(A) 외부에만 알루미늄을 증착시킬 수 있다.
도 1c는 알루미늄 플러그(18)를 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 실리콘막(16)이 형성된 결과물을 산소분위기에 노출시킨다. 이 때, 실리콘은 실리콘 산화물로 존재하는 것이 열역학적으로 안정하기 때문에 실리콘막(16)의 표면 및 콘택홀의 측벽 상부에만 자연산화막(미도시)이 형성된다. 도 1b에서 설명한 바와 같이 실리콘막(16) 대신에 알루미늄막을 형성한 경우에도 마찬가지이다.
다음에, 자연산화막이 형성된 결과물을 CVD 알루미늄 증착 챔버에 장입한 후에, 디메틸 알루미늄 하이드라이드(Dimethyl Aluminum Hydride, 이하 'DMAH')를 수소기체와 함께 챔버 내로 흘려보낸다. 이 때, 자연산화막이 형성된 콘택홀(A) 외부보다는 자연산화막이 형성되지 않은 콘택홀(A) 내에서 알루미늄이 더 빨리 성장하게 된다. 자연산화막이 알루미늄의 핵생성을 방지하는 역할을 하기 때문이다. 따라서, 콘택홀(A) 내에만 알루미늄 플러그(18)가 선택적으로 형성된다.
도 1d는 도전막(20)을 형성하는 단계를 설명하기 위한 단면도로써, 기판 전면에 균일한 두께의 도전막(20)을 형성한다. 따라서, 도전막(20)은 알루미늄 플러그(18)를 통해 기판(10)과 전기적으로 연결되게 된다.
상술한 종래의 콘택 플러그 형성방법에 의하면, 콘택홀(A) 내에만 알루미늄 플러그(18)를 선택적으로 형성시킬 수는 있지만, 알루미늄 플러그(18)의 핵생성을 방지하기 위한 실리콘막(18)의 형성 및 산화공정이 수반되어야 한다. 따라서, 공정수가 많고 복잡하여 단위 시간당 생산성이 떨어진다.
또한, 자연산화막을 형성하는 단계 후에 알루미늄 플러그(18)를 형성하기 위해 대기하는 시간이 길 경우에는, 크린 룸(clean room) 내의 공기중에 존재하는 수분이 자연산화막 상에 흡착되므로 이를 제거하기 위해 열처리하는 공정이 별도로 필요하다.
한편, 실리콘막(18)이나 이 대신에 사용되는 알루미늄막은 산화될 경우에 건식식각공정에 주로 사용되는 염소 함유 기체에 의해서는 잘 식각되지 않기 때문에, 도 1d 단계 이후에 금속배선을 완성하는 단계 즉, 절연막(12)이 노출되도록도전막(20) 및 확산방지막(16)을 건식식각 하는 과정에서 큰 이온 에너지 또는 긴 식각시간이 필요하다. 따라서, 생산수율 측면에서 바람직하지 않다. 또한, 식각방지막 역할을 하는 감광막 패턴도 두껍게 형성시켜야 하므로 제조원가가 상승된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 간단한 방법으로 콘택홀 또는 비아홀 내에만 금속 플러그를 형성시킴으로써 상술한 종래의 문제점을 해결할 수 있는 금속 플러그 형성방법을 제공하는 데 있다.
도 1a 내지 도 1d는 종래의 콘택 플러그 형성방법을 설명하기 위한 단면도들;
도 2a 내지 도 2d는 본 발명의 실시예에 따른 콘택 플러그 형성방법을 설명하기 위한 단면도들이다.
< 도면의 주요 부분에 대한 참조번호의 설명 >
10, 110: 실리콘 기판 12, 112: 절연막
14, 114: 확산방지막 16: 실리콘막
116: 핵생성 방지막 18, 118: 알루미늄 플러그
20, 120: 도전막
상기 기술적 과제를 달성하기 위한 본 발명의 일 예에 따른 금속 플러그 형성방법은, 하부구조 상에 상기 하부구조를 노출시키는 홀을 가지는 절연막을 형성하는 단계와, 상기 결과물 전면에 균일한 두께의 확산방지막을 형성하는 단계와, 상기 확산방지막이 형성된 결과물을 산소 또는 오존 플라즈마 분위기에 노출시킴으로써 상기 홀 외부의 상기 확산방지막 표면 및 홀 측벽 상부에만 산화물로 이루어진 핵생성 방지막을 형성하는 단계와, 상기 홀 내부에만 화학기상증착방법으로 금속을 증착하여 금속 플러그를 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 확산방지막은 질화티타늄으로 이루어지고, 상기 핵생성방지막은 산화티타늄으로 이루어지는 것이 바람직하다. 그리고, 상기 금속 플러그를 형성하는 단계는 상기 핵생성방지막이 형성된 결과물을 대기중에 노출시킴이 없이 상기핵생방지막을 형성하는 단계 이후에 진행되는 것이 바람직하다. 또한, 상기 핵생성방지막을 형성하는 단계는 200 ~ 500℃의 온도범위에서 진행되는 것이 바람직하다.
한편, 상기 화학기상증착방법에 의해 증착되는 금속이 알루미늄일 경우에는, 디메틸 알루미늄 하이드라이드와 수소를 각각 함유하는 기체를 사용하여, 대기압보다 낮은 압력 하에서 250 ~ 400℃의 온도범위에서 진행되는 것이 바람직하다.
이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다.
본 발명의 실시예에서는, 실리콘 기판 상에 알루미늄 콘택 플러그를 형성하는 것을 그 예로 들었지만, 금속 플러그의 재질로서 알루미늄 외에 구리, 텅스텐, 몰리브덴도 사용될 수 있다. 또한, 본 실시예의 기술은 실리콘 기판과 금속을 연결하는 콘택 플러그 뿐만 아니라 다층 금속 간의 배선을 위한 비아홀 분야에도 적용될 수 있음은 물론이다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 콘택 플러그 형성방법을 설명하기 위한 단면도들이다.
도 2a는 콘택홀(A') 및 확산방지막(114)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 실리콘 기판(100) 상에 BPSG로 이루어진 절연막(112)을 형성한 후에 절연막(112)을 이방성 식각하여 실리콘 기판(100)을 노출시키는 콘택홀(A')을 형성한다. 다음에, 콘택홀(A')이 형성된 결과물을 H2SO4및 희석된 HF를 이용하여세정함으로써 콘택홀(A') 바닥의 실리콘 기판(100) 상에 존재하는 유기물 및 자연산화물을 제거한다.
이어서, 콘택홀(A')이 형성된 기판(100) 전면에 실리콘 기판(100)과 알루미늄 플러그(도 2c의 참조번호 118)의 상호반응을 방지하기 위한 균일한 두께의 확산방지막(114), 예컨대 질화티타늄(TiN)막을 형성한다. 확산방지막(114)을 형성하기 전에 오믹 접촉(ohmic contact)을 위하여 오믹 접촉층, 예컨대 티타늄(Ti)층을 더 형성할 수도 있다.
도 2b는 본 발명의 특징부로써 핵생성 방지막(116)을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로, 확산방지막(114)이 형성된 기판을 산소 또는 오존 플라즈마 분위기에 노출시킴으로써 콘택홀(A') 외부의 확산방지막(114) 표면에만 5nm 두께 이하의 핵생성 방지막(116), 예컨대 산화티타늄(TiOx)막을 형성한다. 핵생성 방지막(116)을 형성하는 단계는 기판의 온도가 250℃이고, 반응실의 압력이 7mTorr이며, 플라즈마에 인가되는 전력이 100W인 상태에서 30초간 진행한다.
플라즈마 내의 산소성분의 평균 자유 행정(mean free path)을 조절하여 산소성분이 콘택홀(A')에 들어가지 못하게 함으로써 이와 같이 콘택홀(A') 외부만을 산화시킬 수 있다. 일반적으로, 가벼운 기체일수록 콘택홀 입구에서 산란이 더 잘 일어나 기체가 콘택홀 내부로 침투하지 못하기 때문에, 가벼운 기체에 의해 형성된 플라즈마 일수록 콘택홀의 외부에만 플라즈마 효과가 나타난다.
도 2c는 알루미늄 플러그(118)를 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로, 핵생성 방지막(116)이 형성된 결과물을 대기중에 노출시킴이 없이CVD 알루미늄 증착 챔버에 장입하고, 약 350℃의 온도에서 수분 이하의 시간 동안 알루미늄 원료 기체, 예컨대 DMAH 또는 5%의 트리메틸 알루미늄(Trimethly Aluminum, TMA)을 함유하는 DMAH를 운반기체인 수소기체와 함께 챔버 내로 흘려보낸다. 운반기체를 아르곤 또는 헬륨 기체로 사용할 경우에는 환원제로서 수소를 별도로 첨가한다.
콘택홀(A') 내부는 핵생성 방지막(116)이 형성되어 있지 않기 때문에 알루미늄은 콘택홀(A') 외부보다는 내부에서 빨리 성장하게 된다. 따라서, 콘택홀(A') 내부에만 선택적으로 알루미늄 플러그(118)가 형성된다.
도 2d는 도전막(112)을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로, 알루미늄 플러그(118)가 형성된 결과물을 대기중에 노출시킴이 없이 스퍼터 챔버로 이동시켜 평탄한 도전막(112)을 형성한다. 도전막(112)이 알루미늄으로 이루어질 경우 평탄한 도전막(112)을 얻을려면 450~500℃의 온도범위에서 알루미늄을 증착하거나, 저온에서 알루미늄을 증착시킨 후 알루미늄이 리플로우(reflow)되도록 500℃ 이상의 고온에서 열처리를 하면 된다.
상술한 바와 같은 본 발명의 실시예에 따른 콘택 플러그 형성방법은, 종래기술과 달리 실리콘막(도 1b의 16)을 더 형성시키지 않고 단지 확산방지막(114)을 산화시킴으로써 알루미늄의 핵생성 방지막(116)을 형성시키기 때문에 공정이 간단하다. 또한, 핵생성 방지막(116)을 형성한 후에 대기중에 노출시킴이 없이 알루미늄플러그(118)를 형성시키기 때문에 종래와 같이 수분을 제거하는 공정이 별도로 필요하지 않다.
그리고, 질화티타늄은 산화되더라도 건식식각공정에서 주로 사용되는 염소 함유 기체에 의해 잘 제거되기 때문에, 도 2d 단계 이후에 금속배선을 완성시키기 위하여 도전막(120) 및 확산방지막(116)을 건식식각 하는 과정에서도 큰 이온 에너지나 긴 시각시간이 필요치 않다. 또한, 식각방지막 역할을 하는 감광막 패턴도 두껍게 형성시킬 필요가 없다. 따라서, 생산수율 및 제조원가가 절감된다.
본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (7)

  1. 하부구조 상에 상기 하부구조를 노출시키는 홀을 가지는 절연막을 형성하는 단계;
    상기 결과물 전면에 균일한 두께의 확산방지막을 형성하는 단계;
    상기 확산방지막이 형성된 결과물을 산소 또는 오존 플라즈마 분위기에 노출시킴으로써 상기 홀 외부의 상기 확산방지막 표면에 산화물로 이루어진 핵생성 방지막을 형성하는 단계; 및
    상기 홀 내부에만 화학기상증착방법으로 금속을 증착하여 금속 플러그를 형성하는 단계를 포함하는 것을 특징으로 하는 금속 플러그 형성방법.
  2. 제1 항에 있어서, 상기 확산방지막이 질화티타늄으로 이루어지고, 상기 핵생성방지막이 산화티타늄으로 이루어지는 것을 특징으로 하는 금속 플러그 형성방법.
  3. 제1 항에 있어서, 상기 금속 플러그를 형성하는 단계가 상기 핵생성방지막이 형성된 결과물을 대기중에 노출시킴이 없이 상기 핵생방지막을 형성하는 단계 이후에 진행되는 것을 특징으로 하는 금속 플러그 형성방법.
  4. 제1 항에 있어서, 상기 핵생성방지막을 형성하는 단계가 200 ~ 500℃의 온도범위에서 진행되는 것을 특징으로 하는 금속 플러그 형성방법.
  5. 제1 항에 있어서, 상기 화학기상증착방법에 의해 증착되는 금속이 알루미늄인 경우, 이 화학기상증착 과정에서 디메틸 알루미늄 하이드라이드와 수소를 각각 함유하는 기체를 사용하는 것을 특징으로 하는 금속 플러그 형성방법.
  6. 제5 항에 있어서, 상기 화학기상증착방법이 250 ~ 400℃의 온도범위에서 진행되는 것을 특징으로 하는 금속 플러그 형성방법.
  7. 제1 항에 있어서, 상기 화학기상증착방법이 대기압보다 낮은 압력 하에서 진행되는 것을 특징으로 하는 금속 플러그 형성방법.
KR1020010013127A 2001-03-14 2001-03-14 금속 플러그 형성방법 KR20020072996A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010013127A KR20020072996A (ko) 2001-03-14 2001-03-14 금속 플러그 형성방법
US10/098,947 US20020132472A1 (en) 2001-03-14 2002-03-14 Method for forming metal plug

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010013127A KR20020072996A (ko) 2001-03-14 2001-03-14 금속 플러그 형성방법

Publications (1)

Publication Number Publication Date
KR20020072996A true KR20020072996A (ko) 2002-09-19

Family

ID=19706922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010013127A KR20020072996A (ko) 2001-03-14 2001-03-14 금속 플러그 형성방법

Country Status (2)

Country Link
US (1) US20020132472A1 (ko)
KR (1) KR20020072996A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599434B1 (ko) * 2003-10-20 2006-07-14 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US7199019B2 (en) 2004-01-02 2007-04-03 Samsung Electronics Co., Ltd. Method for forming tungsten contact plug

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US6673718B1 (en) * 2002-11-27 2004-01-06 Samsung Electronics Co., Ltd. Methods for forming aluminum metal wirings
US20080160749A1 (en) * 2006-12-27 2008-07-03 Texas Instruments Incorporated Semiconductor device and method of forming thereof
US8129270B1 (en) 2008-12-10 2012-03-06 Novellus Systems, Inc. Method for depositing tungsten film having low resistivity, low roughness and high reflectivity
US20100267230A1 (en) 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US7939421B2 (en) * 2009-07-08 2011-05-10 Nanya Technology Corp. Method for fabricating integrated circuit structures
US10256142B2 (en) * 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8124531B2 (en) 2009-08-04 2012-02-28 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
US9034768B2 (en) 2010-07-09 2015-05-19 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US20230041794A1 (en) * 2009-08-04 2023-02-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8709948B2 (en) * 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
KR102100520B1 (ko) * 2012-03-27 2020-04-14 노벨러스 시스템즈, 인코포레이티드 핵생성 억제를 사용하는 텅스텐 피처 충진
JP6273257B2 (ja) 2012-03-27 2018-01-31 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ タングステンによるフィーチャ充填
US10381266B2 (en) 2012-03-27 2019-08-13 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9082826B2 (en) 2013-05-24 2015-07-14 Lam Research Corporation Methods and apparatuses for void-free tungsten fill in three-dimensional semiconductor features
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
KR20150110965A (ko) * 2014-03-21 2015-10-05 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
US9748137B2 (en) 2014-08-21 2017-08-29 Lam Research Corporation Method for void-free cobalt gap fill
US9487396B2 (en) 2014-09-04 2016-11-08 Invensense, Inc. Release chemical protection for integrated complementary metal-oxide-semiconductor (CMOS) and micro-electro-mechanical (MEMS) devices
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
JP2022510428A (ja) 2018-12-05 2022-01-26 ラム リサーチ コーポレーション ボイドフリーの低応力充填
US11776980B2 (en) * 2020-03-13 2023-10-03 Applied Materials, Inc. Methods for reflector film growth
EP4222780A1 (en) * 2020-10-02 2023-08-09 Applied Materials, Inc. Methods and apparatus for seam reduction or elimination

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599434B1 (ko) * 2003-10-20 2006-07-14 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US7135403B2 (en) 2003-10-20 2006-11-14 Hynix Semiconductor Inc. Method for forming metal interconnection line in semiconductor device
US7199019B2 (en) 2004-01-02 2007-04-03 Samsung Electronics Co., Ltd. Method for forming tungsten contact plug

Also Published As

Publication number Publication date
US20020132472A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
KR20020072996A (ko) 금속 플러그 형성방법
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
TWI236099B (en) A method for depositing a metal layer on a semiconductor interconnect structure
CN1316590C (zh) 用于在具有帽盖层的半导体互连结构上沉积金属层的方法
US20040046260A1 (en) Plasma treatment for copper oxide reduction
US6143657A (en) Method of increasing the stability of a copper to copper interconnection process and structure manufactured thereby
JPH09148268A (ja) 半導体装置の製造方法
KR20050037797A (ko) 반도체 소자의 금속배선 형성방법
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP2004000006U (ja) 半導体装置
JP2004000006U6 (ja) 半導体装置
US6169036B1 (en) Method for cleaning via openings in integrated circuit manufacturing
KR20020032342A (ko) 반도체 장치의 제조 방법
JP2000058643A (ja) プラグの形成方法
US8587128B2 (en) Damascene structure
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
JPH07135188A (ja) 半導体装置の製造方法
JP4071029B2 (ja) 半導体素子の配線形成方法
US7442639B2 (en) Method of forming plug of semiconductor device
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
KR20000071322A (ko) 반도체 장치 제조 방법
JPH11204455A (ja) 半導体装置の製造方法
KR20030003331A (ko) 반도체 소자의 구리 배선 형성 방법
KR100458589B1 (ko) 반도체 소자 제조 방법
JPH09232287A (ja) エッチング方法及びコンタクトプラグ形成方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid