JPH04261204A - 半導体送信装置 - Google Patents
半導体送信装置Info
- Publication number
- JPH04261204A JPH04261204A JP3008365A JP836591A JPH04261204A JP H04261204 A JPH04261204 A JP H04261204A JP 3008365 A JP3008365 A JP 3008365A JP 836591 A JP836591 A JP 836591A JP H04261204 A JPH04261204 A JP H04261204A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- drain bias
- gate
- drain
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 230000005856 abnormality Effects 0.000 claims description 19
- 230000002159 abnormal effect Effects 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000006378 damage Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は半導体送信装置の電源
に関するものである。
に関するものである。
【０００２】
【従来の技術】図３は従来の半導体送信装置を示す図で
ある。図において１は電界効果型トランジスタ（Ｆｉｅ
ｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ； 以下
ＦＥＴと呼ぶ）、２はこのＦＥＴ１にゲートバイアス電
圧を供給するゲートバイアス回路、３はＦＥＴ１にドレ
インバイアス電圧を供給するドレインバイアス回路であ
る。
ある。図において１は電界効果型トランジスタ（Ｆｉｅ
ｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ； 以下
ＦＥＴと呼ぶ）、２はこのＦＥＴ１にゲートバイアス電
圧を供給するゲートバイアス回路、３はＦＥＴ１にドレ
インバイアス電圧を供給するドレインバイアス回路であ
る。
【０００３】従来の半導体送信装置は上記のように構成
され、ゲートバイアス回路４で発生された一定負電圧で
あるゲートバイアス電圧はＦＥＴ１のゲートに印加され
る。また、ドレインバイアス回路１１で発生された一定
正電圧であるドレインバイアス電圧はＦＥＴ１のドレイ
ンに印加される。
され、ゲートバイアス回路４で発生された一定負電圧で
あるゲートバイアス電圧はＦＥＴ１のゲートに印加され
る。また、ドレインバイアス回路１１で発生された一定
正電圧であるドレインバイアス電圧はＦＥＴ１のドレイ
ンに印加される。
【０００４】
【発明が解決しようとする課題】上記のような従来の半
導体送信装置では、ゲートバイアス回路４の故障等によ
りＦＥＴ１のゲートにゲートバイアス電圧が印加されな
い状態でＦＥＴ１のドレインにドレインバイアス電圧を
印加した場合、ＦＥＴ１の性質としてＦＥＴ１のドレイ
ンに過大電流が流れ、ＦＥＴ１を破壊するという問題点
があった。
導体送信装置では、ゲートバイアス回路４の故障等によ
りＦＥＴ１のゲートにゲートバイアス電圧が印加されな
い状態でＦＥＴ１のドレインにドレインバイアス電圧を
印加した場合、ＦＥＴ１の性質としてＦＥＴ１のドレイ
ンに過大電流が流れ、ＦＥＴ１を破壊するという問題点
があった。
【０００５】この発明は、かかる課題を解決するために
なされたものであり、ゲートバイアス回路に異常が発生
しゲートバイアス電圧が断となった場合、ドレインバイ
アス電圧をしゃ断しＦＥＴが破壊することを防止する電
源を得ることを目的とする。
なされたものであり、ゲートバイアス回路に異常が発生
しゲートバイアス電圧が断となった場合、ドレインバイ
アス電圧をしゃ断しＦＥＴが破壊することを防止する電
源を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体送
信装置においては、ゲートバイアス電圧を抵抗を介して
ホトカプラのホトダイオードに接続し、ゲートバイアス
電圧がＦＥＴに印加されない場合はホトカプラより異常
信号を出力することによりしゃ断回路を駆動し、ＦＥＴ
に印加されるドレインバイアス電圧をしゃ断するもので
ある。
信装置においては、ゲートバイアス電圧を抵抗を介して
ホトカプラのホトダイオードに接続し、ゲートバイアス
電圧がＦＥＴに印加されない場合はホトカプラより異常
信号を出力することによりしゃ断回路を駆動し、ＦＥＴ
に印加されるドレインバイアス電圧をしゃ断するもので
ある。
【０００７】また、しゃ断回路にてドレインバイアス電
圧をしゃ断する際、時間的にしゃ断を容易にするようゲ
ートバイアス電圧の降下時間を長くするようＦＥＴのゲ
ートにコンデンサを付加する。
圧をしゃ断する際、時間的にしゃ断を容易にするようゲ
ートバイアス電圧の降下時間を長くするようＦＥＴのゲ
ートにコンデンサを付加する。
【０００８】
【作用】上記のように構成された半導体送信装置におい
て、ゲートバイアス回路の故障等にてＦＥＴのゲートに
ゲートバイアス電圧が印加されなくなった場合、ＦＥＴ
のゲートに抵抗を介して接続されているホトカプラのホ
トダイオードに発光に必要な電流が流れなくなり、ホト
カプラは異常信号を発生し、しゃ断回路にてＦＥＴのド
レインバイアス電圧をしゃ断し、ＦＥＴのドレインにド
レインバイアス電圧が印加されないようにし、ＦＥＴが
破壊を防止する。
て、ゲートバイアス回路の故障等にてＦＥＴのゲートに
ゲートバイアス電圧が印加されなくなった場合、ＦＥＴ
のゲートに抵抗を介して接続されているホトカプラのホ
トダイオードに発光に必要な電流が流れなくなり、ホト
カプラは異常信号を発生し、しゃ断回路にてＦＥＴのド
レインバイアス電圧をしゃ断し、ＦＥＴのドレインにド
レインバイアス電圧が印加されないようにし、ＦＥＴが
破壊を防止する。
【０００９】また、ＦＥＴのゲートに大容易のコンデン
サを付加し、ゲートバイアス電圧が無印加になった後の
ゲートバイアス電圧降下時をゆるやかにすることにより
、しゃ断回路によるドレインバイアス電圧のしゃ断を時
間的に容易にする。
サを付加し、ゲートバイアス電圧が無印加になった後の
ゲートバイアス電圧降下時をゆるやかにすることにより
、しゃ断回路によるドレインバイアス電圧のしゃ断を時
間的に容易にする。
【００１０】
【実施例】実施例１．
図１はこの発明の一実施例を示す図であり、１、４、１
１は上記従来装置と全く同一のものである。２はＦＥＴ
１のドレインと接続されるドレインバイアス端子、３は
接地されたドレインバイアス接地端子、５は一方の電極
をＦＥＴ１のゲートに接続された抵抗、６は抵抗５の残
り一方の電極が接続された異常検出端子、７は接地され
た異常検出接地端子、８は異常検出端子６と接続された
異常入力端子、９は異常検出接地端子７と接続される異
常入力リターン端子、１０は異常入力端子８と異常入力
リターン端子９にホトダイオードが接続されエミッタが
接地されコレクタがコレクタバイアス電圧＋Ｖｃに接続
され、異常時＋Ｖｃｖ正常時Ｏｖの異常信号を出力する
ホトカプラ、１２はドレインバイアス端子２と接続され
るドレインバイアス出力端子、１３はドレインバイアス
接地端子３と接続されるドレイバイアス出力リターン端
子、１４はホトカプラ１０の異常信号とドレインバイア
ス回路１１の発生するドレインバイアス電圧とが入力さ
れ異常信号がＯｖの時ドレインバイアス電圧を出力し異
常信号が＋Ｖｃｖの時しゃ断するしゃ断回路、１５は送
信機部、１６は電源部である。
１は上記従来装置と全く同一のものである。２はＦＥＴ
１のドレインと接続されるドレインバイアス端子、３は
接地されたドレインバイアス接地端子、５は一方の電極
をＦＥＴ１のゲートに接続された抵抗、６は抵抗５の残
り一方の電極が接続された異常検出端子、７は接地され
た異常検出接地端子、８は異常検出端子６と接続された
異常入力端子、９は異常検出接地端子７と接続される異
常入力リターン端子、１０は異常入力端子８と異常入力
リターン端子９にホトダイオードが接続されエミッタが
接地されコレクタがコレクタバイアス電圧＋Ｖｃに接続
され、異常時＋Ｖｃｖ正常時Ｏｖの異常信号を出力する
ホトカプラ、１２はドレインバイアス端子２と接続され
るドレインバイアス出力端子、１３はドレインバイアス
接地端子３と接続されるドレイバイアス出力リターン端
子、１４はホトカプラ１０の異常信号とドレインバイア
ス回路１１の発生するドレインバイアス電圧とが入力さ
れ異常信号がＯｖの時ドレインバイアス電圧を出力し異
常信号が＋Ｖｃｖの時しゃ断するしゃ断回路、１５は送
信機部、１６は電源部である。
【００１１】前記のように構成された半導体送信装置に
おいてはＦＥＴ１のゲートにゲートバイアス電圧が印加
されている場合は抵抗５を介してホトカプラ１０のホト
ダイオードに電流が流れトランジスタをＯＮさせるため
ホトカプラ１０のコレクタ電圧である異常信号はＯｖと
なる。一方、ゲートバイアス回路４の故障等によりＦＥ
Ｔ１のゲートにゲートバイアス電圧が印加されなくなっ
た場合はホトカプラ１０のホトダイオードに電流が流れ
なくなりトランジスタはＯＦＦとなるため、異常信号は
＋Ｖｃｖとなる。しゃ断回路１４は異常信号が＋Ｖｃｖ
となった時、ドレインバイアス回路１１で発生しＦＥＴ
１のドレインに印加されているドレインバイアス電圧を
しゃ断するためＦＥＴ１に過大電流が流れ破壊すること
を防止する。
おいてはＦＥＴ１のゲートにゲートバイアス電圧が印加
されている場合は抵抗５を介してホトカプラ１０のホト
ダイオードに電流が流れトランジスタをＯＮさせるため
ホトカプラ１０のコレクタ電圧である異常信号はＯｖと
なる。一方、ゲートバイアス回路４の故障等によりＦＥ
Ｔ１のゲートにゲートバイアス電圧が印加されなくなっ
た場合はホトカプラ１０のホトダイオードに電流が流れ
なくなりトランジスタはＯＦＦとなるため、異常信号は
＋Ｖｃｖとなる。しゃ断回路１４は異常信号が＋Ｖｃｖ
となった時、ドレインバイアス回路１１で発生しＦＥＴ
１のドレインに印加されているドレインバイアス電圧を
しゃ断するためＦＥＴ１に過大電流が流れ破壊すること
を防止する。
【００１２】実施例２．
図２は上記実施例１においてＦＥＴ１のゲートに大容量
のコンデンサ１７を付加したものであり、ゲートバイア
ス回路１１の故障等にてゲートバイアス電圧の発生が停
止してもコンデンサ１７が無い場合に比較しＦＥＴ１の
ゲートに印加されるゲートバイアス電圧の降下時間を長
くし、しゃ断回路１４によるドレインバイアス電圧のし
ゃ断を時間的に容易にすることができる。
のコンデンサ１７を付加したものであり、ゲートバイア
ス回路１１の故障等にてゲートバイアス電圧の発生が停
止してもコンデンサ１７が無い場合に比較しＦＥＴ１の
ゲートに印加されるゲートバイアス電圧の降下時間を長
くし、しゃ断回路１４によるドレインバイアス電圧のし
ゃ断を時間的に容易にすることができる。
【００１３】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に記載したような効果を奏する。
れているので、以下に記載したような効果を奏する。
【００１４】ＦＥＴのゲートに対するゲートバイアス電
圧の無印加をホトカプラにより検出し、しゃ断回路を駆
動することによりＦＥＴのドレインに対するドレインバ
イアス電圧をしゃ断することによりＦＥＴの破壊を防止
することができる。
圧の無印加をホトカプラにより検出し、しゃ断回路を駆
動することによりＦＥＴのドレインに対するドレインバ
イアス電圧をしゃ断することによりＦＥＴの破壊を防止
することができる。
【図１】この発明の実施例１を示す図である。
【図２】この発明の実施例２を示す図である。
【図３】従来の半導体送信装置を示す図である。
１ ＦＥＴ
２ ドレインバイアス端子
３ ドレインバイアス接地端子
４ ゲートバイアス回路
５ 抵抗
６ 異常検出端子
７ 異常検出接地端子
８ 異常入力端子
９ 異常入力リターン端子
１０ ホトカプラ
１１ ドレインバイアス回路
１２ ドレインバイアス出力端子
１３ ドレインバイアス出力リターン端子１４ し
ゃ断回路 １５ 送信機部 １６ 電源部 １７ コンデンサ
ゃ断回路 １５ 送信機部 １６ 電源部 １７ コンデンサ
Claims (2)
- 【請求項１】 高周波を増幅する電界効果型トランジ
スタと、この電界効果型トランジスタのドレインと接続
されるドレインバイアス端子と、接地されたドレインバ
イアス接地端子と、上記電界効果型トランジスタのゲー
トと接続されゲートバイアス電圧を発生するゲートバイ
アス電圧回路と、このゲートバイアス電圧に一方の電極
が接続される抵抗と、この抵抗のもう一方の電極が接続
される異常検出端子と、接地された異常検出接地端子と
、上記異常検出端子と接続される異常入力端子と、上記
異常検出接地端子に接続される異常入力リターン端子と
、上記異常入力端子と上記異常入力リターン端子にホト
ダイオードが接続されエミッタが接地されコレクタがコ
レクタバイアス電圧に接続され異常信号を出力するホト
カプラと、上記電界効果型トランジスタのドレインバイ
アスを発生するドレインバイアス回路と、上記ドレイン
バイアス端子と接続されるドレインバイアス出力端子と
、上記ドレインバイアス接地端子と接続されるドレイン
バイアス出力リターン端子と、上記異常信号とドレイン
バイアスが入力されドレインバイアス電圧を出力し上記
ドレインバイアス端子と上記ドレインバイアスリターン
端子に接続されるしゃ断回路とにより構成されたことを
特徴とする半導体送信装置。 - 【請求項２】 電界効果型トランジスタのゲートにコ
ンデンサを付加したことを特徴とする請求項第１項記載
の半導体送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008365A JPH04261204A (ja) | 1991-01-28 | 1991-01-28 | 半導体送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008365A JPH04261204A (ja) | 1991-01-28 | 1991-01-28 | 半導体送信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04261204A true JPH04261204A (ja) | 1992-09-17 |
Family
ID=11691212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3008365A Pending JPH04261204A (ja) | 1991-01-28 | 1991-01-28 | 半導体送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04261204A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7158074B2 (en) | 2002-09-20 | 2007-01-02 | Hitachi, Ltd. | Radar system and car radar system |
-
1991
- 1991-01-28 JP JP3008365A patent/JPH04261204A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7158074B2 (en) | 2002-09-20 | 2007-01-02 | Hitachi, Ltd. | Radar system and car radar system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2881755B2 (ja) | パワー素子駆動回路 | |
| KR940012720A (ko) | 반도체 레이저 구동회로 | |
| JPH0630543B2 (ja) | 出力回路の異常検出報知回路 | |
| JPH05315931A (ja) | レベルシフト回路 | |
| JPH04261204A (ja) | 半導体送信装置 | |
| JPH0537256A (ja) | 半導体送信装置 | |
| JPH04365225A (ja) | 半導体送信装置 | |
| JPS61219216A (ja) | 半導体スイツチ回路 | |
| JPH06152443A (ja) | 半導体送信装置 | |
| JPH0720365B2 (ja) | 静電誘導形自己消弧素子の駆動回路 | |
| JP3468067B2 (ja) | 電圧駆動型半導体素子の過電流抑制回路 | |
| JPS61261919A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| JPH0729739Y2 (ja) | Ｆｅｔ駆動回路 | |
| JP2658386B2 (ja) | 過電流検出回路 | |
| JP2000354322A (ja) | 保護継電装置 | |
| JP2729057B2 (ja) | 電力増幅装置 | |
| JP3380308B2 (ja) | 光半導体リレー装置 | |
| JPS58151081A (ja) | レ−ザ−電源回路 | |
| JPH11299223A (ja) | スイッチング電源装置 | |
| KR900006373Y1 (ko) | 스피커 및 전력 증폭기의 보호회로 | |
| JP3235375B2 (ja) | パワ−素子駆動装置 | |
| KR940004443Y1 (ko) | 파워 트랜지스터 구동회로 | |
| KR930004805Y1 (ko) | 인버터 회로의 트랜지스터 보호회로 | |
| KR0128830Y1 (ko) | 플라이백 트랜스의 과전류 방지장치 | |
| JPH07221618A (ja) | 半導体送信装置 |