JPH04261204A - Semiconductor transmitter - Google Patents

Abstract

PURPOSE:To prevent destruction of a FET by detecting non-application of a gate bias voltage to the FET with a photocoupler and driving an interrupt circuit so as to interrupt a drain bias voltage. CONSTITUTION:When a gate bias voltage is applied to a gate of a FET 1, since a current flows to a photodiode of a photocoupler 10 to turn on a transistor(TR), a fault signal being a collector voltage of the photocoupler 10 is 0v. On the other hand, when no gate bias voltage is applied to the gate of the FET 1 due to a fault of a gate bias circuit 4 or the like, no current flows to the photodetector of the photocoupler 10 and the TR is turned off, then a fault signal has a voltage of +VCV. When the fault signal reaches the +VCV, since an interrupt circuit 14 interrupts a drain bias voltage generated by a drain bias circuit 11 and fed to the FET 1, destruction of the FET 1 due to a large current flowing thereto is prevented.

Description

【発明の詳細な説明】[Detailed description of the invention]

【０００１】0001

【産業上の利用分野】この発明は半導体送信装置の電源
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply for a semiconductor transmitter.

【０００２】0002

【従来の技術】図３は従来の半導体送信装置を示す図で
ある。図において１は電界効果型トランジスタ（Ｆｉｅ
ｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ　；　以下
ＦＥＴと呼ぶ）、２はこのＦＥＴ１にゲートバイアス電
圧を供給するゲートバイアス回路、３はＦＥＴ１にドレ
インバイアス電圧を供給するドレインバイアス回路であ
る。2. Description of the Related Art FIG. 3 is a diagram showing a conventional semiconductor transmitting device. In the figure, 1 is a field effect transistor (Field effect transistor).
ld Effect Transistor (hereinafter referred to as FET), 2 is a gate bias circuit that supplies a gate bias voltage to the FET1, and 3 is a drain bias circuit that supplies a drain bias voltage to the FET1.

【０００３】従来の半導体送信装置は上記のように構成
され、ゲートバイアス回路４で発生された一定負電圧で
あるゲートバイアス電圧はＦＥＴ１のゲートに印加され
る。また、ドレインバイアス回路１１で発生された一定
正電圧であるドレインバイアス電圧はＦＥＴ１のドレイ
ンに印加される。The conventional semiconductor transmitting device is constructed as described above, and a gate bias voltage, which is a constant negative voltage, generated by the gate bias circuit 4 is applied to the gate of the FET 1. Further, a drain bias voltage which is a constant positive voltage generated by the drain bias circuit 11 is applied to the drain of the FET 1.

【０００４】0004

【発明が解決しようとする課題】上記のような従来の半
導体送信装置では、ゲートバイアス回路４の故障等によ
りＦＥＴ１のゲートにゲートバイアス電圧が印加されな
い状態でＦＥＴ１のドレインにドレインバイアス電圧を
印加した場合、ＦＥＴ１の性質としてＦＥＴ１のドレイ
ンに過大電流が流れ、ＦＥＴ１を破壊するという問題点
があった。[Problem to be Solved by the Invention] In the conventional semiconductor transmitting device as described above, a drain bias voltage is applied to the drain of FET 1 in a state where no gate bias voltage is applied to the gate of FET 1 due to a failure of the gate bias circuit 4 or the like. In this case, due to the nature of the FET 1, an excessive current flows through the drain of the FET 1, resulting in a problem that the FET 1 is destroyed.

【０００５】この発明は、かかる課題を解決するために
なされたものであり、ゲートバイアス回路に異常が発生
しゲートバイアス電圧が断となった場合、ドレインバイ
アス電圧をしゃ断しＦＥＴが破壊することを防止する電
源を得ることを目的とする。[0005] This invention was made to solve this problem, and when an abnormality occurs in the gate bias circuit and the gate bias voltage is cut off, the drain bias voltage is cut off and the FET is prevented from being destroyed. The purpose is to obtain power to prevent.

【０００６】[0006]

【課題を解決するための手段】この発明に係る半導体送
信装置においては、ゲートバイアス電圧を抵抗を介して
ホトカプラのホトダイオードに接続し、ゲートバイアス
電圧がＦＥＴに印加されない場合はホトカプラより異常
信号を出力することによりしゃ断回路を駆動し、ＦＥＴ
に印加されるドレインバイアス電圧をしゃ断するもので
ある。[Means for Solving the Problems] In the semiconductor transmitter according to the present invention, a gate bias voltage is connected to a photodiode of a photocoupler via a resistor, and when the gate bias voltage is not applied to the FET, an abnormal signal is output from the photocoupler. By doing so, the cutoff circuit is driven and the FET
This is to cut off the drain bias voltage applied to the drain bias voltage.

【０００７】また、しゃ断回路にてドレインバイアス電
圧をしゃ断する際、時間的にしゃ断を容易にするようゲ
ートバイアス電圧の降下時間を長くするようＦＥＴのゲ
ートにコンデンサを付加する。Furthermore, when the drain bias voltage is cut off by the cutoff circuit, a capacitor is added to the gate of the FET so as to lengthen the falling time of the gate bias voltage in order to facilitate the cutoff in terms of time.

【０００８】[0008]

【作用】上記のように構成された半導体送信装置におい
て、ゲートバイアス回路の故障等にてＦＥＴのゲートに
ゲートバイアス電圧が印加されなくなった場合、ＦＥＴ
のゲートに抵抗を介して接続されているホトカプラのホ
トダイオードに発光に必要な電流が流れなくなり、ホト
カプラは異常信号を発生し、しゃ断回路にてＦＥＴのド
レインバイアス電圧をしゃ断し、ＦＥＴのドレインにド
レインバイアス電圧が印加されないようにし、ＦＥＴが
破壊を防止する。[Operation] In the semiconductor transmitting device configured as described above, if the gate bias voltage is no longer applied to the gate of the FET due to a failure of the gate bias circuit, the FET
The current necessary for light emission stops flowing through the photodiode of the photocoupler, which is connected to the gate of the photocoupler via a resistor, and the photocoupler generates an abnormal signal, and the cutoff circuit cuts off the drain bias voltage of the FET, and the drain of the FET is connected to the drain of the photocoupler. No bias voltage is applied to prevent the FET from being destroyed.

【０００９】また、ＦＥＴのゲートに大容易のコンデン
サを付加し、ゲートバイアス電圧が無印加になった後の
ゲートバイアス電圧降下時をゆるやかにすることにより
、しゃ断回路によるドレインバイアス電圧のしゃ断を時
間的に容易にする。In addition, by adding a large capacitor to the gate of the FET and slowing down the gate bias voltage drop after the gate bias voltage is no longer applied, it is possible to cut off the drain bias voltage by the cutoff circuit for a shorter period of time. make it easier.

【００１０】0010

【実施例】実施例１． 図１はこの発明の一実施例を示す図であり、１、４、１
１は上記従来装置と全く同一のものである。２はＦＥＴ
１のドレインと接続されるドレインバイアス端子、３は
接地されたドレインバイアス接地端子、５は一方の電極
をＦＥＴ１のゲートに接続された抵抗、６は抵抗５の残
り一方の電極が接続された異常検出端子、７は接地され
た異常検出接地端子、８は異常検出端子６と接続された
異常入力端子、９は異常検出接地端子７と接続される異
常入力リターン端子、１０は異常入力端子８と異常入力
リターン端子９にホトダイオードが接続されエミッタが
接地されコレクタがコレクタバイアス電圧＋Ｖｃに接続
され、異常時＋Ｖｃｖ正常時Ｏｖの異常信号を出力する
ホトカプラ、１２はドレインバイアス端子２と接続され
るドレインバイアス出力端子、１３はドレインバイアス
接地端子３と接続されるドレイバイアス出力リターン端
子、１４はホトカプラ１０の異常信号とドレインバイア
ス回路１１の発生するドレインバイアス電圧とが入力さ
れ異常信号がＯｖの時ドレインバイアス電圧を出力し異
常信号が＋Ｖｃｖの時しゃ断するしゃ断回路、１５は送
信機部、１６は電源部である。[Example] Example 1. FIG. 1 is a diagram showing an embodiment of the present invention.
1 is exactly the same as the conventional device described above. 2 is FET
1 is a drain bias terminal connected to the drain, 3 is a grounded drain bias ground terminal, 5 is a resistor whose one electrode is connected to the gate of FET 1, and 6 is an abnormality in which the remaining one electrode of resistor 5 is connected. Detection terminal, 7 is a grounded abnormality detection ground terminal, 8 is an abnormality input terminal connected to the abnormality detection terminal 6, 9 is an abnormality input return terminal connected to the abnormality detection ground terminal 7, 10 is the abnormality input terminal 8 and A photocoupler has a photodiode connected to the abnormal input return terminal 9, the emitter is grounded, and the collector is connected to the collector bias voltage +Vc, and outputs an abnormal signal of +Vcv when abnormal and Ov when normal. 12 is a drain bias connected to the drain bias terminal 2. The output terminal 13 is a drain bias output return terminal connected to the drain bias grounding terminal 3. The abnormal signal of the photocoupler 10 and the drain bias voltage generated by the drain bias circuit 11 are inputted to 14, and the drain bias is set when the abnormal signal is Ov. A cutoff circuit outputs a voltage and cuts off when the abnormal signal is +Vcv, 15 is a transmitter section, and 16 is a power supply section.

【００１１】前記のように構成された半導体送信装置に
おいてはＦＥＴ１のゲートにゲートバイアス電圧が印加
されている場合は抵抗５を介してホトカプラ１０のホト
ダイオードに電流が流れトランジスタをＯＮさせるため
ホトカプラ１０のコレクタ電圧である異常信号はＯｖと
なる。一方、ゲートバイアス回路４の故障等によりＦＥ
Ｔ１のゲートにゲートバイアス電圧が印加されなくなっ
た場合はホトカプラ１０のホトダイオードに電流が流れ
なくなりトランジスタはＯＦＦとなるため、異常信号は
＋Ｖｃｖとなる。しゃ断回路１４は異常信号が＋Ｖｃｖ
となった時、ドレインバイアス回路１１で発生しＦＥＴ
１のドレインに印加されているドレインバイアス電圧を
しゃ断するためＦＥＴ１に過大電流が流れ破壊すること
を防止する。In the semiconductor transmitting device configured as described above, when a gate bias voltage is applied to the gate of the FET 1, a current flows through the resistor 5 to the photodiode of the photocoupler 10 to turn on the transistor. The abnormal signal, which is the collector voltage, is Ov. On the other hand, due to a failure in the gate bias circuit 4, etc., the FE
When the gate bias voltage is no longer applied to the gate of T1, no current flows through the photodiode of the photocoupler 10 and the transistor is turned off, so that the abnormal signal becomes +Vcv. The abnormal signal in the cutoff circuit 14 is +Vcv
When this happens, it occurs in the drain bias circuit 11 and the FET
In order to cut off the drain bias voltage applied to the drain of FET 1, it is possible to prevent excessive current from flowing through FET 1 and causing its destruction.

【００１２】実施例２． 図２は上記実施例１においてＦＥＴ１のゲートに大容量
のコンデンサ１７を付加したものであり、ゲートバイア
ス回路１１の故障等にてゲートバイアス電圧の発生が停
止してもコンデンサ１７が無い場合に比較しＦＥＴ１の
ゲートに印加されるゲートバイアス電圧の降下時間を長
くし、しゃ断回路１４によるドレインバイアス電圧のし
ゃ断を時間的に容易にすることができる。Example 2. FIG. 2 shows a case in which a large-capacity capacitor 17 is added to the gate of FET 1 in the first embodiment described above, and is compared with the case where the capacitor 17 is not provided even if the gate bias voltage generation stops due to a failure of the gate bias circuit 11, etc. By increasing the fall time of the gate bias voltage applied to the gate of the FET 1, it is possible to easily cut off the drain bias voltage by the cutoff circuit 14 in terms of time.

【００１３】[0013]

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に記載したような効果を奏する。[Effects of the Invention] Since the present invention is constructed as described above, it produces the effects as described below.

【００１４】ＦＥＴのゲートに対するゲートバイアス電
圧の無印加をホトカプラにより検出し、しゃ断回路を駆
動することによりＦＥＴのドレインに対するドレインバ
イアス電圧をしゃ断することによりＦＥＴの破壊を防止
することができる。Destruction of the FET can be prevented by detecting with a photocoupler whether a gate bias voltage is not applied to the gate of the FET and driving a cutoff circuit to cut off the drain bias voltage to the drain of the FET.

【図面の簡単な説明】[Brief explanation of the drawing]

【図１】この発明の実施例１を示す図である。FIG. 1 is a diagram showing a first embodiment of the present invention.

【図２】この発明の実施例２を示す図である。FIG. 2 is a diagram showing a second embodiment of the invention.

【図３】従来の半導体送信装置を示す図である。FIG. 3 is a diagram showing a conventional semiconductor transmitting device.

【符号の説明】[Explanation of symbols]

１　　ＦＥＴ ２　　ドレインバイアス端子 ３　　ドレインバイアス接地端子 ４　　ゲートバイアス回路 ５　　抵抗 ６　　異常検出端子 ７　　異常検出接地端子 ８　　異常入力端子 ９　　異常入力リターン端子 １０　　ホトカプラ １１　　ドレインバイアス回路 １２　　ドレインバイアス出力端子 １３　　ドレインバイアス出力リターン端子１４　　し
ゃ断回路 １５　　送信機部 １６　　電源部 １７　　コンデンサ1 FET 2 Drain bias terminal 3 Drain bias ground terminal 4 Gate bias circuit 5 Resistor 6 Abnormality detection terminal 7 Abnormality detection ground terminal 8 Abnormal input terminal 9 Abnormal input return terminal 10 Photocoupler 11 Drain bias circuit 12 Drain bias output terminal 13 Drain bias output Return terminal 14 Cutoff circuit 15 Transmitter section 16 Power supply section 17 Capacitor

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】　　高周波を増幅する電界効果型トランジ
スタと、この電界効果型トランジスタのドレインと接続
されるドレインバイアス端子と、接地されたドレインバ
イアス接地端子と、上記電界効果型トランジスタのゲー
トと接続されゲートバイアス電圧を発生するゲートバイ
アス電圧回路と、このゲートバイアス電圧に一方の電極
が接続される抵抗と、この抵抗のもう一方の電極が接続
される異常検出端子と、接地された異常検出接地端子と
、上記異常検出端子と接続される異常入力端子と、上記
異常検出接地端子に接続される異常入力リターン端子と
、上記異常入力端子と上記異常入力リターン端子にホト
ダイオードが接続されエミッタが接地されコレクタがコ
レクタバイアス電圧に接続され異常信号を出力するホト
カプラと、上記電界効果型トランジスタのドレインバイ
アスを発生するドレインバイアス回路と、上記ドレイン
バイアス端子と接続されるドレインバイアス出力端子と
、上記ドレインバイアス接地端子と接続されるドレイン
バイアス出力リターン端子と、上記異常信号とドレイン
バイアスが入力されドレインバイアス電圧を出力し上記
ドレインバイアス端子と上記ドレインバイアスリターン
端子に接続されるしゃ断回路とにより構成されたことを
特徴とする半導体送信装置。1. A field effect transistor for amplifying high frequencies, a drain bias terminal connected to the drain of the field effect transistor, a drain bias ground terminal connected to the ground, and a drain bias terminal connected to the gate of the field effect transistor. A gate bias voltage circuit that generates a gate bias voltage, a resistor with one electrode connected to this gate bias voltage, an abnormality detection terminal to which the other electrode of this resistor is connected, and a grounded abnormality detection ground terminal. , an abnormality input terminal connected to the abnormality detection terminal, an abnormality input return terminal connected to the abnormality detection ground terminal, a photodiode connected to the abnormality input terminal and the abnormality input return terminal, the emitter of which is grounded, and the collector connected to the abnormality input terminal. a photocoupler that is connected to the collector bias voltage and outputs an abnormal signal, a drain bias circuit that generates a drain bias of the field effect transistor, a drain bias output terminal that is connected to the drain bias terminal, and the drain bias ground terminal. a drain bias output return terminal connected to the drain bias output return terminal, and a cutoff circuit that receives the abnormal signal and the drain bias, outputs a drain bias voltage, and is connected to the drain bias terminal and the drain bias return terminal. A semiconductor transmitting device. 【請求項２】　　電界効果型トランジスタのゲートにコ
ンデンサを付加したことを特徴とする請求項第１項記載
の半導体送信装置。2. The semiconductor transmitting device according to claim 1, further comprising a capacitor added to the gate of the field effect transistor.