JPH07221618A - 半導体送信装置 - Google Patents
半導体送信装置Info
- Publication number
- JPH07221618A JPH07221618A JP6014514A JP1451494A JPH07221618A JP H07221618 A JPH07221618 A JP H07221618A JP 6014514 A JP6014514 A JP 6014514A JP 1451494 A JP1451494 A JP 1451494A JP H07221618 A JPH07221618 A JP H07221618A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- drain bias
- voltage
- optical
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electronic Switches (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【目的】 ＧａＡｓＦＥＴのゲート電圧が適正値範囲外
となった場合、ＧａＡｓＦＥＴのドレインに印加される
ドレインバイアス電圧をしゃ断し、ＧａＡｓＦＥＴの破
壊を防止する。 【構成】 ＧａＡｓＦＥＴのゲートにウィンドコンパレ
ータを接続し、ゲート電圧を検出し、適正値範囲外の時
ウィンドコンパレータより電気信号である異常信号を発
生し、をれを光信号に変換後光ケーブルで電源部に伝送
し、再度、電気信号に変換する。その電気信号にて、し
ゃ断回路を駆動し、ＧａＡｓＦＥＴのドレインに印加さ
れているドレインバイアス電圧をしゃ断する。
となった場合、ＧａＡｓＦＥＴのドレインに印加される
ドレインバイアス電圧をしゃ断し、ＧａＡｓＦＥＴの破
壊を防止する。 【構成】 ＧａＡｓＦＥＴのゲートにウィンドコンパレ
ータを接続し、ゲート電圧を検出し、適正値範囲外の時
ウィンドコンパレータより電気信号である異常信号を発
生し、をれを光信号に変換後光ケーブルで電源部に伝送
し、再度、電気信号に変換する。その電気信号にて、し
ゃ断回路を駆動し、ＧａＡｓＦＥＴのドレインに印加さ
れているドレインバイアス電圧をしゃ断する。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体送信装置の電源
に関するものである。
に関するものである。
【０００２】
【従来の技術】図７は従来の半導体送信装置を示す図で
ある。図において１はガリウム砒素電界効果型トランジ
スタ（Ｇａ Ａｓ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａ
ｎｓｉｓｔｏｒ；以下ＧａＡｓＦＥＴと呼ぶ）、２はこ
のＧａＡｓＦＥＴ１にゲート電圧を供給するゲートバイ
アス電圧発生回路、３，４はそれぞれ上記ゲートバイア
ス電圧発生回路２の発生したゲートバイアス電圧をその
分割比によって上記ＧａＡｓＦＥＴ１のゲート電圧とし
て最適値とするゲート側分割抵抗と接地側分割抵抗であ
る。５はＧａＡｓＦＥＴ１のドレインにドレイン電圧を
印加するドレインバイアス電圧発生回路である。
ある。図において１はガリウム砒素電界効果型トランジ
スタ（Ｇａ Ａｓ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａ
ｎｓｉｓｔｏｒ；以下ＧａＡｓＦＥＴと呼ぶ）、２はこ
のＧａＡｓＦＥＴ１にゲート電圧を供給するゲートバイ
アス電圧発生回路、３，４はそれぞれ上記ゲートバイア
ス電圧発生回路２の発生したゲートバイアス電圧をその
分割比によって上記ＧａＡｓＦＥＴ１のゲート電圧とし
て最適値とするゲート側分割抵抗と接地側分割抵抗であ
る。５はＧａＡｓＦＥＴ１のドレインにドレイン電圧を
印加するドレインバイアス電圧発生回路である。
【０００３】従来の半導体送信装置は上記のように構成
され、ゲートバイアス電圧発生回路２で発生された一定
負電圧であるゲートバイアス電圧はゲート側分割抵抗３
と接地側分割抵抗４によりＧａＡｓＦＥＴ１のゲート電
圧として最適値化され、ＧａＡｓＦＥＴ１のゲートに印
加される。またドレインバイアス電圧発生回路５で発生
されたドレインバイアス電圧はＧａＡｓＦＥＴ１のドレ
インにドレイン電圧として印加される。
され、ゲートバイアス電圧発生回路２で発生された一定
負電圧であるゲートバイアス電圧はゲート側分割抵抗３
と接地側分割抵抗４によりＧａＡｓＦＥＴ１のゲート電
圧として最適値化され、ＧａＡｓＦＥＴ１のゲートに印
加される。またドレインバイアス電圧発生回路５で発生
されたドレインバイアス電圧はＧａＡｓＦＥＴ１のドレ
インにドレイン電圧として印加される。
【０００４】
【発明が解決しようとする課題】上記のような従来の半
導体送信装置では、ゲートバイアス電圧発生回路２の故
障等によりＧａＡｓＦＥＴ１のゲートにゲート電圧が印
加されない状態、またはゲートバイアス電圧が零電位に
近づく方向に変動した状態でドレイン電圧を印加した場
合、ＧａＡｓＦＥＴ１の性質としてＧａＡｓＦＥＴ１の
ドレインに過大電流が流れ、ＧａＡｓＦＥＴ１を破壊す
るという問題があった。
導体送信装置では、ゲートバイアス電圧発生回路２の故
障等によりＧａＡｓＦＥＴ１のゲートにゲート電圧が印
加されない状態、またはゲートバイアス電圧が零電位に
近づく方向に変動した状態でドレイン電圧を印加した場
合、ＧａＡｓＦＥＴ１の性質としてＧａＡｓＦＥＴ１の
ドレインに過大電流が流れ、ＧａＡｓＦＥＴ１を破壊す
るという問題があった。
【０００５】この発明は、かかる課題を解決するために
なされたものであり、ゲートバイアス電圧発生回路に異
常が発生しゲートバイアス電圧が断となった場合、及び
ゲートバイアス電圧が零電位に近づく方向に変動した場
合ドレインバイアス電圧をしゃ断しＧａＡｓＦＥＴが破
壊することを防止する電源を得ることを目的とする。
なされたものであり、ゲートバイアス電圧発生回路に異
常が発生しゲートバイアス電圧が断となった場合、及び
ゲートバイアス電圧が零電位に近づく方向に変動した場
合ドレインバイアス電圧をしゃ断しＧａＡｓＦＥＴが破
壊することを防止する電源を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体送
信装置においてはゲート電圧をウィンドコンパレータに
入力し、ゲート電圧が適正値の範囲外にある時は電気異
常信号を出力し、どの電気異常信号を電気光変換器によ
り光異常信号に変換し、その光異常信号を光ケーブルに
より電源部に送信し、電源部において光異常信号を電気
光変換器により電気信号である異常信号に変換し、しゃ
断回路を駆動し、ＧａＡｓＦＥＴに印加されるドレイン
バイアス電圧をしゃ断するものである。
信装置においてはゲート電圧をウィンドコンパレータに
入力し、ゲート電圧が適正値の範囲外にある時は電気異
常信号を出力し、どの電気異常信号を電気光変換器によ
り光異常信号に変換し、その光異常信号を光ケーブルに
より電源部に送信し、電源部において光異常信号を電気
光変換器により電気信号である異常信号に変換し、しゃ
断回路を駆動し、ＧａＡｓＦＥＴに印加されるドレイン
バイアス電圧をしゃ断するものである。
【０００７】また、ウィンドコンパレータ、電気光変換
器、光電気変換器、しゃ断回路と経てしゃ断回路にてド
レインバイアス電圧をしゃ断する際、時間的にしゃ断を
容易にするようゲート電圧の変動時間を長くするようＧ
ａＡｓＦＥＴのゲートにコンデンサを付加する。
器、光電気変換器、しゃ断回路と経てしゃ断回路にてド
レインバイアス電圧をしゃ断する際、時間的にしゃ断を
容易にするようゲート電圧の変動時間を長くするようＧ
ａＡｓＦＥＴのゲートにコンデンサを付加する。
【０００８】また、ゲート電圧をソースフォロワを構成
する低周波電力増幅用電界効果型トランジスタ（Ｆｉｅ
ｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；以下ＦＥ
Ｔと呼ぶ）のゲートに接続し電流増幅した後、その出力
をウィンドコンパレータに入力し、ゲート電圧が適正値
の範囲外にある時は電気異常信号を出力し、その電気異
常信号を電気光変換器により光異常信号に変換し、その
光異常信号を光ケーブルにより電源部に送信し、電源部
において光異常信号を電気光変換器により電気信号であ
る異常信号に変換し、しゃ断回路を駆動し、ＧａＡｓＦ
ＥＴに印加されるドレインバイアス電圧をしゃ断するも
のである。
する低周波電力増幅用電界効果型トランジスタ（Ｆｉｅ
ｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；以下ＦＥ
Ｔと呼ぶ）のゲートに接続し電流増幅した後、その出力
をウィンドコンパレータに入力し、ゲート電圧が適正値
の範囲外にある時は電気異常信号を出力し、その電気異
常信号を電気光変換器により光異常信号に変換し、その
光異常信号を光ケーブルにより電源部に送信し、電源部
において光異常信号を電気光変換器により電気信号であ
る異常信号に変換し、しゃ断回路を駆動し、ＧａＡｓＦ
ＥＴに印加されるドレインバイアス電圧をしゃ断するも
のである。
【０００９】また、ゲート電圧を抵抗を介してエミッタ
ホロワを構成するｐｎｐトランジスタのベースに接続し
電流増幅した後、その出力をウィンドコンパレータに入
力し、ゲート電圧が適正値の範囲外にある時は電気異常
信号を出力し、その電気異常信号を電気光変換器により
光異常信号に変換し、その光異常信号を光ケーブルによ
り電源部に送信し、電源部において光異常信号を電気光
変換器により電気信号である異常信号に変換し、しゃ断
回路を駆動し、ＧａＡｓＦＥＴに印加されるドレインバ
イアス電圧をしゃ断するものである。
ホロワを構成するｐｎｐトランジスタのベースに接続し
電流増幅した後、その出力をウィンドコンパレータに入
力し、ゲート電圧が適正値の範囲外にある時は電気異常
信号を出力し、その電気異常信号を電気光変換器により
光異常信号に変換し、その光異常信号を光ケーブルによ
り電源部に送信し、電源部において光異常信号を電気光
変換器により電気信号である異常信号に変換し、しゃ断
回路を駆動し、ＧａＡｓＦＥＴに印加されるドレインバ
イアス電圧をしゃ断するものである。
【００１０】また、ソースフォロワ、ウィンドコンパレ
ータ、電気光変換器、光電気変換器、しゃ断回路と経て
しゃ断回路にてドレインバイアス電圧をしゃ断する際、
時間的にしゃ断を容易にするようゲート電圧の変動時間
を長くするようＧａＡｓＦＥＴのゲートにコンデンサを
付加する。
ータ、電気光変換器、光電気変換器、しゃ断回路と経て
しゃ断回路にてドレインバイアス電圧をしゃ断する際、
時間的にしゃ断を容易にするようゲート電圧の変動時間
を長くするようＧａＡｓＦＥＴのゲートにコンデンサを
付加する。
【００１１】また、エミッタフォロワ、ウィンドコンパ
レータ、電気光変換器、光電気変換器、しゃ断回路と経
てしゃ断回路にてドレインバイアス電圧をしゃ断する
際、時間的にしゃ断を容易にするようゲート電圧の変動
時間を長くするようＧａＡｓＦＥＴのゲートにコンデン
サを付加する。
レータ、電気光変換器、光電気変換器、しゃ断回路と経
てしゃ断回路にてドレインバイアス電圧をしゃ断する
際、時間的にしゃ断を容易にするようゲート電圧の変動
時間を長くするようＧａＡｓＦＥＴのゲートにコンデン
サを付加する。
【００１２】
【作用】上記のように構成された半導体送信装置におい
て、ＧａＡｓＦＥＴのゲート電圧はウィンドコンパレー
タに入力される。従ってゲートバイアス電圧発生回路の
故障等にてＧａＡｓＦＥＴのゲートに適正範囲外のゲー
ト電圧が印加された場合、ゲート電圧はウィンドコンパ
レータに入力され、電気異常信号を発生し、電気光変換
器により光異常信号に変換され、光ケーブルを介して電
源部の光電気変換器に入力され、電気信号である異常信
号に変化されしゃ断回路に入力され同しゃ断回路にてＧ
ａＡｓＦＥＴに印加されるドレインバイアス電圧をしゃ
断し、ＧａＡｓＦＥＴのドレインにドレイン電圧が印加
されないようにし、ＧａＡｓＦＥＴの破壊を防止する。
て、ＧａＡｓＦＥＴのゲート電圧はウィンドコンパレー
タに入力される。従ってゲートバイアス電圧発生回路の
故障等にてＧａＡｓＦＥＴのゲートに適正範囲外のゲー
ト電圧が印加された場合、ゲート電圧はウィンドコンパ
レータに入力され、電気異常信号を発生し、電気光変換
器により光異常信号に変換され、光ケーブルを介して電
源部の光電気変換器に入力され、電気信号である異常信
号に変化されしゃ断回路に入力され同しゃ断回路にてＧ
ａＡｓＦＥＴに印加されるドレインバイアス電圧をしゃ
断し、ＧａＡｓＦＥＴのドレインにドレイン電圧が印加
されないようにし、ＧａＡｓＦＥＴの破壊を防止する。
【００１３】また、ＧａＡｓＦＥＴのゲートに大容量の
コンデンサを付加し、ゲート電圧が適正範囲外に変化す
る変動時間をゆるやかにすることにより、ウィンドコン
パレータ、電気光変換器、光ケーブル、光電気変換器と
信号が経てしゃ断回路によるドレインバイアス電圧のし
ゃ断を時間的に容易にする。
コンデンサを付加し、ゲート電圧が適正範囲外に変化す
る変動時間をゆるやかにすることにより、ウィンドコン
パレータ、電気光変換器、光ケーブル、光電気変換器と
信号が経てしゃ断回路によるドレインバイアス電圧のし
ゃ断を時間的に容易にする。
【００１４】また、上記のように構成された半導体送信
装置において、ＧａＡｓＦＥＴに印加されるゲート電圧
はソースフォロワを構成するＦＥＴのゲートに接続す
る。ソースフォロワはその素子及び回路的性質によりそ
の入力インピーダンスは高く、出力電圧は入力電圧にほ
ぼ等しくなる。従ってゲートバイアス回路の故障等にて
ＧａＡｓＦＥＴのゲートに適正範囲外のゲート電圧が印
加された場合、そのゲート電圧はＦＥＴより構成される
ソースフォロワを介し、ウィンドコンパレータに入力さ
れ電気異常信号を発生し、電気光変換器により光異常信
号に変換され、光ケーブルを介して電源部の光電気変換
器に入力され、電気信号である異常信号に変換されしゃ
断回路に入力され同しゃ断回路にてＧａＡｓＦＥＴに印
加されるドレインバイアス電圧をしゃ断し、ＧａＡｓＦ
ＥＴのドレインにドレイン電圧が印加されないように
し、ＧａＡｓＦＥＴの破壊を防止する。
装置において、ＧａＡｓＦＥＴに印加されるゲート電圧
はソースフォロワを構成するＦＥＴのゲートに接続す
る。ソースフォロワはその素子及び回路的性質によりそ
の入力インピーダンスは高く、出力電圧は入力電圧にほ
ぼ等しくなる。従ってゲートバイアス回路の故障等にて
ＧａＡｓＦＥＴのゲートに適正範囲外のゲート電圧が印
加された場合、そのゲート電圧はＦＥＴより構成される
ソースフォロワを介し、ウィンドコンパレータに入力さ
れ電気異常信号を発生し、電気光変換器により光異常信
号に変換され、光ケーブルを介して電源部の光電気変換
器に入力され、電気信号である異常信号に変換されしゃ
断回路に入力され同しゃ断回路にてＧａＡｓＦＥＴに印
加されるドレインバイアス電圧をしゃ断し、ＧａＡｓＦ
ＥＴのドレインにドレイン電圧が印加されないように
し、ＧａＡｓＦＥＴの破壊を防止する。
【００１５】また、上記のように構成された半導体送信
装置において、ＧａＡｓＦＥＴに印加されるゲート電圧
は抵抗を介してエミッタフォロワを構成するｐｎｐトラ
ンジスタのベースに接続される。エミッタフォロワはそ
の回路的性質により、その出力電圧は入力電圧にほぼ等
しく、入力インピーダンスは高い。従ってゲートバイア
ス回路の故障等にてＧａＡｓＦＥＴのゲートに適正範囲
外のゲート電圧が印加された場合、そのゲート電圧はｐ
ｎｐトランジスタより構成されるエミッタフォロワを介
し、ウィンドコンパレータに入力され電気異常信号を発
生し、電気光変換器により光異常信号に変換され、光ケ
ーブルを介して電源部の光電気変換器に入力され、電気
信号である異常信号に変換されしゃ断回路に入力され同
しゃ断回路にてＧａＡｓＦＥＴに印加されるドレインバ
イアス電圧をしゃ断し、ＧａＡｓＦＥＴのドレインにド
レイン電圧が印加されないようにし、ＧａＡｓＦＥＴの
破壊を防止する。
装置において、ＧａＡｓＦＥＴに印加されるゲート電圧
は抵抗を介してエミッタフォロワを構成するｐｎｐトラ
ンジスタのベースに接続される。エミッタフォロワはそ
の回路的性質により、その出力電圧は入力電圧にほぼ等
しく、入力インピーダンスは高い。従ってゲートバイア
ス回路の故障等にてＧａＡｓＦＥＴのゲートに適正範囲
外のゲート電圧が印加された場合、そのゲート電圧はｐ
ｎｐトランジスタより構成されるエミッタフォロワを介
し、ウィンドコンパレータに入力され電気異常信号を発
生し、電気光変換器により光異常信号に変換され、光ケ
ーブルを介して電源部の光電気変換器に入力され、電気
信号である異常信号に変換されしゃ断回路に入力され同
しゃ断回路にてＧａＡｓＦＥＴに印加されるドレインバ
イアス電圧をしゃ断し、ＧａＡｓＦＥＴのドレインにド
レイン電圧が印加されないようにし、ＧａＡｓＦＥＴの
破壊を防止する。
【００１６】また、ＧａＡｓＦＥＴのゲートに大容量の
コンデンサを付加し、ゲート電圧が適正範囲外に変動す
る変動時間をゆるやかにすることにより、ソースフォロ
ワ、ウィンドコンパレータ、電気光変換器、光ケーブ
ル、光電気変換器と信号が経てしゃ断回路によるドレイ
ンバイアス電圧のしゃ断を時間的に容易にする。
コンデンサを付加し、ゲート電圧が適正範囲外に変動す
る変動時間をゆるやかにすることにより、ソースフォロ
ワ、ウィンドコンパレータ、電気光変換器、光ケーブ
ル、光電気変換器と信号が経てしゃ断回路によるドレイ
ンバイアス電圧のしゃ断を時間的に容易にする。
【００１７】また、ＧａＡｓＦＥＴのゲートに大容量の
コンデンサを付加し、ゲート電圧が適正範囲外に変動す
る変動時間をゆるやかにすることにより、エミッタフォ
ロワ、ウィンドコンパレータ、電気光変換器、光ケーブ
ル、光電気変換器と信号が経てしゃ断回路によるドレイ
ンバイアス電圧のしゃ断を時間的に容易にする。
コンデンサを付加し、ゲート電圧が適正範囲外に変動す
る変動時間をゆるやかにすることにより、エミッタフォ
ロワ、ウィンドコンパレータ、電気光変換器、光ケーブ
ル、光電気変換器と信号が経てしゃ断回路によるドレイ
ンバイアス電圧のしゃ断を時間的に容易にする。
【００１８】
実施例１．図１はこの発明の一実施例を示す図であり、
１，２，３，４，５は上記従来装置と全く同一のもので
ある。６はＧａＡｓＦＥＴ１のドレインに接続されるド
レインバイアス端子、７は接地されたドレインバイアス
接地端子、８はＧａＡｓＦＥＴ１のゲートに接続され入
力されるゲート電圧がＧａＡｓＦＥＴ１のゲート電圧の
適正値の範囲外の時電気異常信号を出すウィンドコンパ
レータ、９はウィンドコンパレータ８の電気異常信号を
光異常信号に変換する電気光変換器、１０は光異常信号
が伝送される光ケーブル、１１は電気光変換器９に接続
される異常検出光ケーブルコネクタ、１２は光異常信号
を電気信号である異常信号に変換する光電気変換器、１
３は光電気変換器１２に接続される異常入力光ケーブル
コネクタ、１４はドレインバイアス端子６と接続される
ドレインバイアス出力端子、１５はドレインバイアス接
地端子７と接続されるドレインバイアス出力リターン端
子、１６は光電気変換器１２の出力の異常信号とドレイ
ンバイアス電圧発生回路５の発生するドレインバイアス
電圧が入力され光電気変換器１２の出力が異常信号を出
していない時ドレインバイアス電圧を出力し異常信号出
力時はドレインバイアス電圧をしゃ断するしゃ断回路、
１７は送信機部、１８は電源部である。
１，２，３，４，５は上記従来装置と全く同一のもので
ある。６はＧａＡｓＦＥＴ１のドレインに接続されるド
レインバイアス端子、７は接地されたドレインバイアス
接地端子、８はＧａＡｓＦＥＴ１のゲートに接続され入
力されるゲート電圧がＧａＡｓＦＥＴ１のゲート電圧の
適正値の範囲外の時電気異常信号を出すウィンドコンパ
レータ、９はウィンドコンパレータ８の電気異常信号を
光異常信号に変換する電気光変換器、１０は光異常信号
が伝送される光ケーブル、１１は電気光変換器９に接続
される異常検出光ケーブルコネクタ、１２は光異常信号
を電気信号である異常信号に変換する光電気変換器、１
３は光電気変換器１２に接続される異常入力光ケーブル
コネクタ、１４はドレインバイアス端子６と接続される
ドレインバイアス出力端子、１５はドレインバイアス接
地端子７と接続されるドレインバイアス出力リターン端
子、１６は光電気変換器１２の出力の異常信号とドレイ
ンバイアス電圧発生回路５の発生するドレインバイアス
電圧が入力され光電気変換器１２の出力が異常信号を出
していない時ドレインバイアス電圧を出力し異常信号出
力時はドレインバイアス電圧をしゃ断するしゃ断回路、
１７は送信機部、１８は電源部である。
【００１９】前記のように構成された半導体送信装置に
おいてはＧａＡｓＦＥＴ１のゲートに印加されるゲート
電圧はウィンドコンパレータ８に入力される、ウィンド
コンパレータ８は入力電圧がＧａＡｓＦＥＴ１のゲート
電圧の適正値の範囲外の時、電気的な電気異常信号を出
力するように設定する。また、この電気異常信号は電気
光変換器９により光信号である光異常信号に変換され、
光ケーブル１０を介して電源部１８に送出される。この
光異常信号は電源部１８内にある光電気変換器１２によ
り電気的信号である異常信号に変換され、しゃ断回路１
６に入力される。従ってゲートバイアス電圧発生回路２
の異常等によりＧａＡｓＦＥＴ１のゲートに印加される
ゲート電圧が適正範囲外となった時ウィンドコンパレー
タ８は電気異常信号を出力し、その電気異常信号は電気
光変換器９により光異常信号に変換され、光ケーブル１
０を介し電源１８内の光電気変換器１２により異常信号
となりしゃ断回路１６に入力され、しゃ断回路１６はド
レインバイアス電圧発生回路５で発生しＧａＡｓＦＥＴ
１のドレインに印加されているドレインバイアスをしゃ
断するためＧａＡｓＦＥＴ１に過大電流が流れ破壊する
ことを防止する。また、異常信号の受け渡しに光信号を
用いているため、外来雑音等によりしゃ断回路が誤動作
することを防止できる。
おいてはＧａＡｓＦＥＴ１のゲートに印加されるゲート
電圧はウィンドコンパレータ８に入力される、ウィンド
コンパレータ８は入力電圧がＧａＡｓＦＥＴ１のゲート
電圧の適正値の範囲外の時、電気的な電気異常信号を出
力するように設定する。また、この電気異常信号は電気
光変換器９により光信号である光異常信号に変換され、
光ケーブル１０を介して電源部１８に送出される。この
光異常信号は電源部１８内にある光電気変換器１２によ
り電気的信号である異常信号に変換され、しゃ断回路１
６に入力される。従ってゲートバイアス電圧発生回路２
の異常等によりＧａＡｓＦＥＴ１のゲートに印加される
ゲート電圧が適正範囲外となった時ウィンドコンパレー
タ８は電気異常信号を出力し、その電気異常信号は電気
光変換器９により光異常信号に変換され、光ケーブル１
０を介し電源１８内の光電気変換器１２により異常信号
となりしゃ断回路１６に入力され、しゃ断回路１６はド
レインバイアス電圧発生回路５で発生しＧａＡｓＦＥＴ
１のドレインに印加されているドレインバイアスをしゃ
断するためＧａＡｓＦＥＴ１に過大電流が流れ破壊する
ことを防止する。また、異常信号の受け渡しに光信号を
用いているため、外来雑音等によりしゃ断回路が誤動作
することを防止できる。
【００２０】実施例２．図２は上記実施例１においてＧ
ａＡｓＦＥＴ１のゲートに大容量のコンデンサ１９を付
加したものであり、ゲートバイアス電圧発生回路２の故
障等にてゲート電圧が適正値範囲外となってもコンデン
サ１９が無い場合に比較してＧａＡｓＦＥＴ１のゲート
に印加されるゲート電圧の変動時間を長くし、しゃ断回
路１６によるドレインバイアス電圧のしゃ断を時間的に
容易にすることができる。
ａＡｓＦＥＴ１のゲートに大容量のコンデンサ１９を付
加したものであり、ゲートバイアス電圧発生回路２の故
障等にてゲート電圧が適正値範囲外となってもコンデン
サ１９が無い場合に比較してＧａＡｓＦＥＴ１のゲート
に印加されるゲート電圧の変動時間を長くし、しゃ断回
路１６によるドレインバイアス電圧のしゃ断を時間的に
容易にすることができる。
【００２１】実施例３．図３は上記実施例１においてＧ
ａＡｓＦＥＴ１のゲートにゲートが接続されドレインが
バイアス電圧ＶDSに接続されソースが負荷抵抗２１を介
して接地されたＦＥＴ２０を付加し、このＦＥＴ２０の
ソースをウィンドコンパレータ８の入力に接続したもの
である。ＦＥＴ２０と負荷抵抗２１はいわゆるソースフ
ォロワを構成し、その性質は入力インピーダンスが高く
電圧利得はほぼ１である。従って本構成により実施例１
で述べた効果は変化させることなく、しかもゲート電圧
値の変動に敏感なＧａＡｓＦＥＴ１の動作を損なうこと
なく実施例１で述べたウィンドコンパレータ８以下の回
路をＧａＡｓＦＥＴ１に接続することができる。
ａＡｓＦＥＴ１のゲートにゲートが接続されドレインが
バイアス電圧ＶDSに接続されソースが負荷抵抗２１を介
して接地されたＦＥＴ２０を付加し、このＦＥＴ２０の
ソースをウィンドコンパレータ８の入力に接続したもの
である。ＦＥＴ２０と負荷抵抗２１はいわゆるソースフ
ォロワを構成し、その性質は入力インピーダンスが高く
電圧利得はほぼ１である。従って本構成により実施例１
で述べた効果は変化させることなく、しかもゲート電圧
値の変動に敏感なＧａＡｓＦＥＴ１の動作を損なうこと
なく実施例１で述べたウィンドコンパレータ８以下の回
路をＧａＡｓＦＥＴ１に接続することができる。
【００２２】実施例４．図４は上記実施例１においてＧ
ａＡｓＦＥＴ１のゲートに電流制御用抵抗２２を介しベ
ースが接続されコレクタがバイアス電圧−ＶC に接続さ
れエミッタが負荷抵抗２１を介して接地されたｐｎｐト
ランジスタ２３を付加し、このｐｎｐトランジスタ２３
のエミッタをウィンドコンパレータ８の入力に接続した
ものである。ｐｎｐトランジスタ２３と負荷抵抗２１は
いわゆるエミッタフォロワを構成し、その性質は入力イ
ンピーダンスが高く電圧利得はほぼ１である。従って本
構成により実施例１で述べた効果は変化させることな
く、しかもゲート電圧値の変動に敏感なＧａＡｓＦＥＴ
１の動作を損なうことなく実施例１で述べたウィンドコ
ンパレータ８以下の回路をＧａＡｓＦＥＴ１に接続する
ことができる。
ａＡｓＦＥＴ１のゲートに電流制御用抵抗２２を介しベ
ースが接続されコレクタがバイアス電圧−ＶC に接続さ
れエミッタが負荷抵抗２１を介して接地されたｐｎｐト
ランジスタ２３を付加し、このｐｎｐトランジスタ２３
のエミッタをウィンドコンパレータ８の入力に接続した
ものである。ｐｎｐトランジスタ２３と負荷抵抗２１は
いわゆるエミッタフォロワを構成し、その性質は入力イ
ンピーダンスが高く電圧利得はほぼ１である。従って本
構成により実施例１で述べた効果は変化させることな
く、しかもゲート電圧値の変動に敏感なＧａＡｓＦＥＴ
１の動作を損なうことなく実施例１で述べたウィンドコ
ンパレータ８以下の回路をＧａＡｓＦＥＴ１に接続する
ことができる。
【００２３】実施例５．図５は上記実施例３においてＧ
ａＡｓＦＥＴ１のゲートに大容量のコンデンサ１９を付
加したものであり、ゲートバイアス電圧発生回路２の故
障等にてゲート電圧が適正値範囲外となってもコンデン
サ１９が無い場合に比較してＧａＡｓＦＥＴ１のゲート
に印加されるゲート電圧の変動時間を長くし、しゃ断回
路１６によるドレインバイアス電圧のしゃ断を時間的に
容易にすることができる。
ａＡｓＦＥＴ１のゲートに大容量のコンデンサ１９を付
加したものであり、ゲートバイアス電圧発生回路２の故
障等にてゲート電圧が適正値範囲外となってもコンデン
サ１９が無い場合に比較してＧａＡｓＦＥＴ１のゲート
に印加されるゲート電圧の変動時間を長くし、しゃ断回
路１６によるドレインバイアス電圧のしゃ断を時間的に
容易にすることができる。
【００２４】実施例６．図６は上記実施例４においてＧ
ａＡｓＦＥＴ１のゲートに大容量のコンデンサ１９を付
加したものであり、ゲートバイアス電圧発生回路２の故
障等にてゲート電圧が適正値範囲外となってもコンデン
サ１９が無い場合に比較してＧａＡｓＦＥＴ１のゲート
に印加されるゲート電圧の変動時間を長くし、しゃ断回
路１６によるドレインバイアス電圧のしゃ断を時間的に
容易にすることができる。
ａＡｓＦＥＴ１のゲートに大容量のコンデンサ１９を付
加したものであり、ゲートバイアス電圧発生回路２の故
障等にてゲート電圧が適正値範囲外となってもコンデン
サ１９が無い場合に比較してＧａＡｓＦＥＴ１のゲート
に印加されるゲート電圧の変動時間を長くし、しゃ断回
路１６によるドレインバイアス電圧のしゃ断を時間的に
容易にすることができる。
【００２５】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に記載されたような効果を奏する。
れているので、以下に記載されたような効果を奏する。
【００２６】ＧａＡｓＦＥＴのゲート電圧が適正値範囲
外になるとウィンドコンパレータにより電気信号である
電気異常信号を発生し、電気光変換器により光信号であ
る光異常信号に変換され、光ケーブルを介して送信機部
から電源部へ送られ電気光変換器により電気信号である
異常信号とし、その信号によりしゃ断回路を駆動するこ
とによりＧａＡｓＦＥＴのドレインバイアス電圧をしゃ
断し、ＧａＡｓＦＥＴの破壊を防止する。その際送信機
部と電源部への異常信号の伝送に光信号及び光ケーブル
を使用することにより外来雑音等によるしゃ断回路の誤
動作を防止できる。
外になるとウィンドコンパレータにより電気信号である
電気異常信号を発生し、電気光変換器により光信号であ
る光異常信号に変換され、光ケーブルを介して送信機部
から電源部へ送られ電気光変換器により電気信号である
異常信号とし、その信号によりしゃ断回路を駆動するこ
とによりＧａＡｓＦＥＴのドレインバイアス電圧をしゃ
断し、ＧａＡｓＦＥＴの破壊を防止する。その際送信機
部と電源部への異常信号の伝送に光信号及び光ケーブル
を使用することにより外来雑音等によるしゃ断回路の誤
動作を防止できる。
【００２７】また、ＧａＡｓＦＥＴのゲートとコンパレ
ータの間にソースフォロワを挿入することによりゲート
電圧の変化に敏感なＧａＡｓＦＥＴの動作に影響を与え
ることなく、ウィンドコンパレータ以下からドレインバ
イアス電圧のしゃ断回路までを動作させ得る。
ータの間にソースフォロワを挿入することによりゲート
電圧の変化に敏感なＧａＡｓＦＥＴの動作に影響を与え
ることなく、ウィンドコンパレータ以下からドレインバ
イアス電圧のしゃ断回路までを動作させ得る。
【００２８】また、ＧａＡｓＦＥＴのゲートとコンパレ
ータの間にエミッタフォロワを挿入することにより、ゲ
ート電圧の変化に敏感なＧａＡｓＦＥＴの動作に影響を
与えることなく、ウィンドコンパレータ以下からドレイ
ンバイアス電圧のしゃ断回路までを動作させ得る。
ータの間にエミッタフォロワを挿入することにより、ゲ
ート電圧の変化に敏感なＧａＡｓＦＥＴの動作に影響を
与えることなく、ウィンドコンパレータ以下からドレイ
ンバイアス電圧のしゃ断回路までを動作させ得る。
【００２９】また、ＧａＡｓＦＥＴのゲートに大容量の
コンデンサを接続することにより、ゲート電圧が適正値
範囲外に変化する変化時間をゆるやかにし、ゲート電位
の適正値範囲外の検知からドレインバイアス電圧しゃ断
までの動作を時間的に容易にすることができる。
コンデンサを接続することにより、ゲート電圧が適正値
範囲外に変化する変化時間をゆるやかにし、ゲート電位
の適正値範囲外の検知からドレインバイアス電圧しゃ断
までの動作を時間的に容易にすることができる。
【図１】この発明の実施例１を示す図である。
【図２】この発明の実施例２を示す図である。
【図３】この発明の実施例３を示す図である。
【図４】この発明の実施例４を示す図である。
【図５】この発明の実施例５を示す図である。
【図６】この発明の実施例６を示す図である。
【図７】従来の半導体送信装置を示す図である。
１ ＧａＡｓＦＥＴ ２ ゲートバイアス電圧発生回路 ３ ゲート側分割抵抗 ４ 接地側分割抵抗 ５ ドレインバイアス電圧発生回路 ６ ドレインバイアス端子 ７ ドレインバイアス接地端子 ８ ウィンドコンパレータ ９ 電気光変換器 １０ 光ケーブル １１ 異常検出光ケーブルコネクタ １２ 光電気変換器 １３ 異常入力光ケーブルコネクタ １４ ドレインバイアス出力端子 １５ ドレインバイアス出力リターン端子 １６ しゃ断回路 １７ 送信機部 １８ 電源部 １９ コンデンサ ２０ ＦＥＴ ２１ 負荷抵抗 ２２ 電流制御用抵抗 ２３ ｐｎｐトランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/08 10/28 10/26 10/14 10/04 10/06 9372−5Ｋ Ｈ０４Ｂ 9/00 Ｙ
Claims (4)
- 【請求項１】 高周波を増幅するガリウム砒素電界効果
型トランジスタと、このガリウム砒素電界効果型トラン
ジスタのドレインと接続されるドレインバイアス端子
と、接地されたドレインバイアス接地端子と、上記ガリ
ウム砒素電界効果型トランジスタのゲートに接続され、
他の一方の電極を接地された接地側分割抵抗と、上記ガ
リウム砒素電界効果型トランジスタのゲートに接地さ
れ、他の一方の電極をゲートバイアス電圧を発生するゲ
ートバイアス電圧発生回路に接続され上記接地側分割抵
抗との分割比により上記ガリウム砒素電界効果型トラン
ジスタのゲートにゲート電圧を印加するゲート側分割抵
抗と、上記接地側分割抵抗と上記ゲート側分割抵抗に接
続されゲート電圧が印加され上記ゲート電圧が適正ゲー
ト電圧値の範囲外の時電気異常信号を出力するウィンド
コンパレータと、このウィンドコンパレータの電気異常
信号を光異常信号に変換する電気光変換器と、この電気
光変換器に接続される異常検出光ケーブルコネクタと、
この異常検出光ケーブルコネクタの一端と接続される光
ケーブルと、この光ケーブルのもう一端が接続される異
常入力光ケーブルコネクタと、この異常入力光ケーブル
コネクタに接続され光異常信号を電気信号である異常信
号に変換する光電気変換器と、上記ガリウム砒素電界効
果型トランジスタのドレインバイアス電圧を発生するド
レインバイアス電圧発生回路と、上記ドレインバイアス
端子と接続されるドレインバイアス出力端子と、上記ド
レインバイアス接地端子と接続されるドレインバイアス
出力リターン端子と、上記異常信号と上記ドレインバイ
アス電圧入力され異常信号が異常を示していない時はド
レインバイアス電圧を出力し異常信号が異常を示してい
る時はドレインバイアス電圧をしゃ断し上記ドレインバ
イアス出力端子と上記ドレインバイアスリターン端子に
接続されるしゃ断回路とで構成したことを特徴とする半
導体送信装置。 - 【請求項２】 ゲート電圧がゲートに接続され、ソース
が負荷抵抗を介して接地され、ドレインがバイアス電圧
に接続され上記ゲート電圧を電流増幅しウィンドコンパ
レータに入力する低周波電力増幅用電界効果トランジス
タを付加したことを特徴とする請求項１記載の半導体送
信装置。 - 【請求項３】 ゲート電圧が電流制御用抵抗を介してベ
ースに接続されエミッタが負荷抵抗を介して接地されコ
レクタがコレクタバイアス電圧に接続され上記ゲート電
圧を電流増幅しウィンドコンパレータに入力するｐｎｐ
トランジスタを付加したことを特徴とする請求項１記載
の半導体送信装置。 - 【請求項４】 ガリウム砒素電界効果型トランジスタの
ゲートにコンデンサを付加したことを特徴とする請求項
１〜３のいずれかに記載の半導体送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6014514A JPH07221618A (ja) | 1994-02-08 | 1994-02-08 | 半導体送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6014514A JPH07221618A (ja) | 1994-02-08 | 1994-02-08 | 半導体送信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07221618A true JPH07221618A (ja) | 1995-08-18 |
Family
ID=11863202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6014514A Pending JPH07221618A (ja) | 1994-02-08 | 1994-02-08 | 半導体送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07221618A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012084625A (ja) * | 2010-10-08 | 2012-04-26 | Denso Corp | 半導体装置 |
-
1994
- 1994-02-08 JP JP6014514A patent/JPH07221618A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012084625A (ja) * | 2010-10-08 | 2012-04-26 | Denso Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10917267B2 (en) | Method and system for split voltage domain receiver circuits | |
| EP0181146B1 (en) | Transimpedance amplifier circuit | |
| EP2639899B1 (en) | Dc coupling type laser drive circuit and drive method for semiconductor laser element | |
| KR940023027A (ko) | 레일-투-레일 공통 모드 범위를 갖는 차동 증폭기 | |
| US6031855A (en) | Light emitting element driving circuit and light emitting device having the same | |
| KR102359320B1 (ko) | 선형 또는 클래스 d 토폴로지를 이용한 고속, 고전압, 증폭기 출력 스테이지 | |
| US4404526A (en) | High fidelity audio encoder/amplifier | |
| US5646560A (en) | Integrated low-power driver for a high-current laser diode | |
| KR900005872B1 (ko) | 증폭기 | |
| JPH07221618A (ja) | 半導体送信装置 | |
| US20050225392A1 (en) | Class AB output stage circuit with stable quiescent current | |
| US6580735B1 (en) | Ultra-linear laser drive circuit | |
| US6756601B2 (en) | High speed optocoupler | |
| KR970024172A (ko) | 반도체 집적 회로 및 반도체 입력 장치(semiconductor integrated circuit, and semiconductor input circuit) | |
| JP4088385B2 (ja) | 光送信器及び光通信システム | |
| JPH0685554A (ja) | 半導体送信装置 | |
| KR100679268B1 (ko) | 자동 온도 보상기능을 갖는 레이저 다이오드 구동회로 및그 구동방법 | |
| US8164385B2 (en) | Amplifier circuit | |
| JPH0537256A (ja) | 半導体送信装置 | |
| KR970055262A (ko) | 전력 증폭기 전치구동기 스테이지 | |
| KR950006184Y1 (ko) | 광섬유 증폭회로 | |
| JPH04261204A (ja) | 半導体送信装置 | |
| KR930004773B1 (ko) | 고주파 증폭회로 | |
| JPH06152443A (ja) | 半導体送信装置 | |
| JPH0258388A (ja) | 消光比補償回路 |