JPH07221618A - 半導体送信装置 - Google Patents
半導体送信装置Info
- Publication number
- JPH07221618A JPH07221618A JP6014514A JP1451494A JPH07221618A JP H07221618 A JPH07221618 A JP H07221618A JP 6014514 A JP6014514 A JP 6014514A JP 1451494 A JP1451494 A JP 1451494A JP H07221618 A JPH07221618 A JP H07221618A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- drain bias
- voltage
- optical
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electronic Switches (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【目的】 GaAsFETのゲート電圧が適正値範囲外
となった場合、GaAsFETのドレインに印加される
ドレインバイアス電圧をしゃ断し、GaAsFETの破
壊を防止する。 【構成】 GaAsFETのゲートにウィンドコンパレ
ータを接続し、ゲート電圧を検出し、適正値範囲外の時
ウィンドコンパレータより電気信号である異常信号を発
生し、をれを光信号に変換後光ケーブルで電源部に伝送
し、再度、電気信号に変換する。その電気信号にて、し
ゃ断回路を駆動し、GaAsFETのドレインに印加さ
れているドレインバイアス電圧をしゃ断する。
となった場合、GaAsFETのドレインに印加される
ドレインバイアス電圧をしゃ断し、GaAsFETの破
壊を防止する。 【構成】 GaAsFETのゲートにウィンドコンパレ
ータを接続し、ゲート電圧を検出し、適正値範囲外の時
ウィンドコンパレータより電気信号である異常信号を発
生し、をれを光信号に変換後光ケーブルで電源部に伝送
し、再度、電気信号に変換する。その電気信号にて、し
ゃ断回路を駆動し、GaAsFETのドレインに印加さ
れているドレインバイアス電圧をしゃ断する。
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体送信装置の電源
に関するものである。
に関するものである。
【0002】
【従来の技術】図7は従来の半導体送信装置を示す図で
ある。図において1はガリウム砒素電界効果型トランジ
スタ(Ga As Field Effect Tra
nsistor;以下GaAsFETと呼ぶ)、2はこ
のGaAsFET1にゲート電圧を供給するゲートバイ
アス電圧発生回路、3,4はそれぞれ上記ゲートバイア
ス電圧発生回路2の発生したゲートバイアス電圧をその
分割比によって上記GaAsFET1のゲート電圧とし
て最適値とするゲート側分割抵抗と接地側分割抵抗であ
る。5はGaAsFET1のドレインにドレイン電圧を
印加するドレインバイアス電圧発生回路である。
ある。図において1はガリウム砒素電界効果型トランジ
スタ(Ga As Field Effect Tra
nsistor;以下GaAsFETと呼ぶ)、2はこ
のGaAsFET1にゲート電圧を供給するゲートバイ
アス電圧発生回路、3,4はそれぞれ上記ゲートバイア
ス電圧発生回路2の発生したゲートバイアス電圧をその
分割比によって上記GaAsFET1のゲート電圧とし
て最適値とするゲート側分割抵抗と接地側分割抵抗であ
る。5はGaAsFET1のドレインにドレイン電圧を
印加するドレインバイアス電圧発生回路である。
【0003】従来の半導体送信装置は上記のように構成
され、ゲートバイアス電圧発生回路2で発生された一定
負電圧であるゲートバイアス電圧はゲート側分割抵抗3
と接地側分割抵抗4によりGaAsFET1のゲート電
圧として最適値化され、GaAsFET1のゲートに印
加される。またドレインバイアス電圧発生回路5で発生
されたドレインバイアス電圧はGaAsFET1のドレ
インにドレイン電圧として印加される。
され、ゲートバイアス電圧発生回路2で発生された一定
負電圧であるゲートバイアス電圧はゲート側分割抵抗3
と接地側分割抵抗4によりGaAsFET1のゲート電
圧として最適値化され、GaAsFET1のゲートに印
加される。またドレインバイアス電圧発生回路5で発生
されたドレインバイアス電圧はGaAsFET1のドレ
インにドレイン電圧として印加される。
【0004】
【発明が解決しようとする課題】上記のような従来の半
導体送信装置では、ゲートバイアス電圧発生回路2の故
障等によりGaAsFET1のゲートにゲート電圧が印
加されない状態、またはゲートバイアス電圧が零電位に
近づく方向に変動した状態でドレイン電圧を印加した場
合、GaAsFET1の性質としてGaAsFET1の
ドレインに過大電流が流れ、GaAsFET1を破壊す
るという問題があった。
導体送信装置では、ゲートバイアス電圧発生回路2の故
障等によりGaAsFET1のゲートにゲート電圧が印
加されない状態、またはゲートバイアス電圧が零電位に
近づく方向に変動した状態でドレイン電圧を印加した場
合、GaAsFET1の性質としてGaAsFET1の
ドレインに過大電流が流れ、GaAsFET1を破壊す
るという問題があった。
【0005】この発明は、かかる課題を解決するために
なされたものであり、ゲートバイアス電圧発生回路に異
常が発生しゲートバイアス電圧が断となった場合、及び
ゲートバイアス電圧が零電位に近づく方向に変動した場
合ドレインバイアス電圧をしゃ断しGaAsFETが破
壊することを防止する電源を得ることを目的とする。
なされたものであり、ゲートバイアス電圧発生回路に異
常が発生しゲートバイアス電圧が断となった場合、及び
ゲートバイアス電圧が零電位に近づく方向に変動した場
合ドレインバイアス電圧をしゃ断しGaAsFETが破
壊することを防止する電源を得ることを目的とする。
【0006】
【課題を解決するための手段】この発明に係る半導体送
信装置においてはゲート電圧をウィンドコンパレータに
入力し、ゲート電圧が適正値の範囲外にある時は電気異
常信号を出力し、どの電気異常信号を電気光変換器によ
り光異常信号に変換し、その光異常信号を光ケーブルに
より電源部に送信し、電源部において光異常信号を電気
光変換器により電気信号である異常信号に変換し、しゃ
断回路を駆動し、GaAsFETに印加されるドレイン
バイアス電圧をしゃ断するものである。
信装置においてはゲート電圧をウィンドコンパレータに
入力し、ゲート電圧が適正値の範囲外にある時は電気異
常信号を出力し、どの電気異常信号を電気光変換器によ
り光異常信号に変換し、その光異常信号を光ケーブルに
より電源部に送信し、電源部において光異常信号を電気
光変換器により電気信号である異常信号に変換し、しゃ
断回路を駆動し、GaAsFETに印加されるドレイン
バイアス電圧をしゃ断するものである。
【0007】また、ウィンドコンパレータ、電気光変換
器、光電気変換器、しゃ断回路と経てしゃ断回路にてド
レインバイアス電圧をしゃ断する際、時間的にしゃ断を
容易にするようゲート電圧の変動時間を長くするようG
aAsFETのゲートにコンデンサを付加する。
器、光電気変換器、しゃ断回路と経てしゃ断回路にてド
レインバイアス電圧をしゃ断する際、時間的にしゃ断を
容易にするようゲート電圧の変動時間を長くするようG
aAsFETのゲートにコンデンサを付加する。
【0008】また、ゲート電圧をソースフォロワを構成
する低周波電力増幅用電界効果型トランジスタ(Fie
ld Effect Transistor;以下FE
Tと呼ぶ)のゲートに接続し電流増幅した後、その出力
をウィンドコンパレータに入力し、ゲート電圧が適正値
の範囲外にある時は電気異常信号を出力し、その電気異
常信号を電気光変換器により光異常信号に変換し、その
光異常信号を光ケーブルにより電源部に送信し、電源部
において光異常信号を電気光変換器により電気信号であ
る異常信号に変換し、しゃ断回路を駆動し、GaAsF
ETに印加されるドレインバイアス電圧をしゃ断するも
のである。
する低周波電力増幅用電界効果型トランジスタ(Fie
ld Effect Transistor;以下FE
Tと呼ぶ)のゲートに接続し電流増幅した後、その出力
をウィンドコンパレータに入力し、ゲート電圧が適正値
の範囲外にある時は電気異常信号を出力し、その電気異
常信号を電気光変換器により光異常信号に変換し、その
光異常信号を光ケーブルにより電源部に送信し、電源部
において光異常信号を電気光変換器により電気信号であ
る異常信号に変換し、しゃ断回路を駆動し、GaAsF
ETに印加されるドレインバイアス電圧をしゃ断するも
のである。
【0009】また、ゲート電圧を抵抗を介してエミッタ
ホロワを構成するpnpトランジスタのベースに接続し
電流増幅した後、その出力をウィンドコンパレータに入
力し、ゲート電圧が適正値の範囲外にある時は電気異常
信号を出力し、その電気異常信号を電気光変換器により
光異常信号に変換し、その光異常信号を光ケーブルによ
り電源部に送信し、電源部において光異常信号を電気光
変換器により電気信号である異常信号に変換し、しゃ断
回路を駆動し、GaAsFETに印加されるドレインバ
イアス電圧をしゃ断するものである。
ホロワを構成するpnpトランジスタのベースに接続し
電流増幅した後、その出力をウィンドコンパレータに入
力し、ゲート電圧が適正値の範囲外にある時は電気異常
信号を出力し、その電気異常信号を電気光変換器により
光異常信号に変換し、その光異常信号を光ケーブルによ
り電源部に送信し、電源部において光異常信号を電気光
変換器により電気信号である異常信号に変換し、しゃ断
回路を駆動し、GaAsFETに印加されるドレインバ
イアス電圧をしゃ断するものである。
【0010】また、ソースフォロワ、ウィンドコンパレ
ータ、電気光変換器、光電気変換器、しゃ断回路と経て
しゃ断回路にてドレインバイアス電圧をしゃ断する際、
時間的にしゃ断を容易にするようゲート電圧の変動時間
を長くするようGaAsFETのゲートにコンデンサを
付加する。
ータ、電気光変換器、光電気変換器、しゃ断回路と経て
しゃ断回路にてドレインバイアス電圧をしゃ断する際、
時間的にしゃ断を容易にするようゲート電圧の変動時間
を長くするようGaAsFETのゲートにコンデンサを
付加する。
【0011】また、エミッタフォロワ、ウィンドコンパ
レータ、電気光変換器、光電気変換器、しゃ断回路と経
てしゃ断回路にてドレインバイアス電圧をしゃ断する
際、時間的にしゃ断を容易にするようゲート電圧の変動
時間を長くするようGaAsFETのゲートにコンデン
サを付加する。
レータ、電気光変換器、光電気変換器、しゃ断回路と経
てしゃ断回路にてドレインバイアス電圧をしゃ断する
際、時間的にしゃ断を容易にするようゲート電圧の変動
時間を長くするようGaAsFETのゲートにコンデン
サを付加する。
【0012】
【作用】上記のように構成された半導体送信装置におい
て、GaAsFETのゲート電圧はウィンドコンパレー
タに入力される。従ってゲートバイアス電圧発生回路の
故障等にてGaAsFETのゲートに適正範囲外のゲー
ト電圧が印加された場合、ゲート電圧はウィンドコンパ
レータに入力され、電気異常信号を発生し、電気光変換
器により光異常信号に変換され、光ケーブルを介して電
源部の光電気変換器に入力され、電気信号である異常信
号に変化されしゃ断回路に入力され同しゃ断回路にてG
aAsFETに印加されるドレインバイアス電圧をしゃ
断し、GaAsFETのドレインにドレイン電圧が印加
されないようにし、GaAsFETの破壊を防止する。
て、GaAsFETのゲート電圧はウィンドコンパレー
タに入力される。従ってゲートバイアス電圧発生回路の
故障等にてGaAsFETのゲートに適正範囲外のゲー
ト電圧が印加された場合、ゲート電圧はウィンドコンパ
レータに入力され、電気異常信号を発生し、電気光変換
器により光異常信号に変換され、光ケーブルを介して電
源部の光電気変換器に入力され、電気信号である異常信
号に変化されしゃ断回路に入力され同しゃ断回路にてG
aAsFETに印加されるドレインバイアス電圧をしゃ
断し、GaAsFETのドレインにドレイン電圧が印加
されないようにし、GaAsFETの破壊を防止する。
【0013】また、GaAsFETのゲートに大容量の
コンデンサを付加し、ゲート電圧が適正範囲外に変化す
る変動時間をゆるやかにすることにより、ウィンドコン
パレータ、電気光変換器、光ケーブル、光電気変換器と
信号が経てしゃ断回路によるドレインバイアス電圧のし
ゃ断を時間的に容易にする。
コンデンサを付加し、ゲート電圧が適正範囲外に変化す
る変動時間をゆるやかにすることにより、ウィンドコン
パレータ、電気光変換器、光ケーブル、光電気変換器と
信号が経てしゃ断回路によるドレインバイアス電圧のし
ゃ断を時間的に容易にする。
【0014】また、上記のように構成された半導体送信
装置において、GaAsFETに印加されるゲート電圧
はソースフォロワを構成するFETのゲートに接続す
る。ソースフォロワはその素子及び回路的性質によりそ
の入力インピーダンスは高く、出力電圧は入力電圧にほ
ぼ等しくなる。従ってゲートバイアス回路の故障等にて
GaAsFETのゲートに適正範囲外のゲート電圧が印
加された場合、そのゲート電圧はFETより構成される
ソースフォロワを介し、ウィンドコンパレータに入力さ
れ電気異常信号を発生し、電気光変換器により光異常信
号に変換され、光ケーブルを介して電源部の光電気変換
器に入力され、電気信号である異常信号に変換されしゃ
断回路に入力され同しゃ断回路にてGaAsFETに印
加されるドレインバイアス電圧をしゃ断し、GaAsF
ETのドレインにドレイン電圧が印加されないように
し、GaAsFETの破壊を防止する。
装置において、GaAsFETに印加されるゲート電圧
はソースフォロワを構成するFETのゲートに接続す
る。ソースフォロワはその素子及び回路的性質によりそ
の入力インピーダンスは高く、出力電圧は入力電圧にほ
ぼ等しくなる。従ってゲートバイアス回路の故障等にて
GaAsFETのゲートに適正範囲外のゲート電圧が印
加された場合、そのゲート電圧はFETより構成される
ソースフォロワを介し、ウィンドコンパレータに入力さ
れ電気異常信号を発生し、電気光変換器により光異常信
号に変換され、光ケーブルを介して電源部の光電気変換
器に入力され、電気信号である異常信号に変換されしゃ
断回路に入力され同しゃ断回路にてGaAsFETに印
加されるドレインバイアス電圧をしゃ断し、GaAsF
ETのドレインにドレイン電圧が印加されないように
し、GaAsFETの破壊を防止する。
【0015】また、上記のように構成された半導体送信
装置において、GaAsFETに印加されるゲート電圧
は抵抗を介してエミッタフォロワを構成するpnpトラ
ンジスタのベースに接続される。エミッタフォロワはそ
の回路的性質により、その出力電圧は入力電圧にほぼ等
しく、入力インピーダンスは高い。従ってゲートバイア
ス回路の故障等にてGaAsFETのゲートに適正範囲
外のゲート電圧が印加された場合、そのゲート電圧はp
npトランジスタより構成されるエミッタフォロワを介
し、ウィンドコンパレータに入力され電気異常信号を発
生し、電気光変換器により光異常信号に変換され、光ケ
ーブルを介して電源部の光電気変換器に入力され、電気
信号である異常信号に変換されしゃ断回路に入力され同
しゃ断回路にてGaAsFETに印加されるドレインバ
イアス電圧をしゃ断し、GaAsFETのドレインにド
レイン電圧が印加されないようにし、GaAsFETの
破壊を防止する。
装置において、GaAsFETに印加されるゲート電圧
は抵抗を介してエミッタフォロワを構成するpnpトラ
ンジスタのベースに接続される。エミッタフォロワはそ
の回路的性質により、その出力電圧は入力電圧にほぼ等
しく、入力インピーダンスは高い。従ってゲートバイア
ス回路の故障等にてGaAsFETのゲートに適正範囲
外のゲート電圧が印加された場合、そのゲート電圧はp
npトランジスタより構成されるエミッタフォロワを介
し、ウィンドコンパレータに入力され電気異常信号を発
生し、電気光変換器により光異常信号に変換され、光ケ
ーブルを介して電源部の光電気変換器に入力され、電気
信号である異常信号に変換されしゃ断回路に入力され同
しゃ断回路にてGaAsFETに印加されるドレインバ
イアス電圧をしゃ断し、GaAsFETのドレインにド
レイン電圧が印加されないようにし、GaAsFETの
破壊を防止する。
【0016】また、GaAsFETのゲートに大容量の
コンデンサを付加し、ゲート電圧が適正範囲外に変動す
る変動時間をゆるやかにすることにより、ソースフォロ
ワ、ウィンドコンパレータ、電気光変換器、光ケーブ
ル、光電気変換器と信号が経てしゃ断回路によるドレイ
ンバイアス電圧のしゃ断を時間的に容易にする。
コンデンサを付加し、ゲート電圧が適正範囲外に変動す
る変動時間をゆるやかにすることにより、ソースフォロ
ワ、ウィンドコンパレータ、電気光変換器、光ケーブ
ル、光電気変換器と信号が経てしゃ断回路によるドレイ
ンバイアス電圧のしゃ断を時間的に容易にする。
【0017】また、GaAsFETのゲートに大容量の
コンデンサを付加し、ゲート電圧が適正範囲外に変動す
る変動時間をゆるやかにすることにより、エミッタフォ
ロワ、ウィンドコンパレータ、電気光変換器、光ケーブ
ル、光電気変換器と信号が経てしゃ断回路によるドレイ
ンバイアス電圧のしゃ断を時間的に容易にする。
コンデンサを付加し、ゲート電圧が適正範囲外に変動す
る変動時間をゆるやかにすることにより、エミッタフォ
ロワ、ウィンドコンパレータ、電気光変換器、光ケーブ
ル、光電気変換器と信号が経てしゃ断回路によるドレイ
ンバイアス電圧のしゃ断を時間的に容易にする。
【0018】
実施例1.図1はこの発明の一実施例を示す図であり、
1,2,3,4,5は上記従来装置と全く同一のもので
ある。6はGaAsFET1のドレインに接続されるド
レインバイアス端子、7は接地されたドレインバイアス
接地端子、8はGaAsFET1のゲートに接続され入
力されるゲート電圧がGaAsFET1のゲート電圧の
適正値の範囲外の時電気異常信号を出すウィンドコンパ
レータ、9はウィンドコンパレータ8の電気異常信号を
光異常信号に変換する電気光変換器、10は光異常信号
が伝送される光ケーブル、11は電気光変換器9に接続
される異常検出光ケーブルコネクタ、12は光異常信号
を電気信号である異常信号に変換する光電気変換器、1
3は光電気変換器12に接続される異常入力光ケーブル
コネクタ、14はドレインバイアス端子6と接続される
ドレインバイアス出力端子、15はドレインバイアス接
地端子7と接続されるドレインバイアス出力リターン端
子、16は光電気変換器12の出力の異常信号とドレイ
ンバイアス電圧発生回路5の発生するドレインバイアス
電圧が入力され光電気変換器12の出力が異常信号を出
していない時ドレインバイアス電圧を出力し異常信号出
力時はドレインバイアス電圧をしゃ断するしゃ断回路、
17は送信機部、18は電源部である。
1,2,3,4,5は上記従来装置と全く同一のもので
ある。6はGaAsFET1のドレインに接続されるド
レインバイアス端子、7は接地されたドレインバイアス
接地端子、8はGaAsFET1のゲートに接続され入
力されるゲート電圧がGaAsFET1のゲート電圧の
適正値の範囲外の時電気異常信号を出すウィンドコンパ
レータ、9はウィンドコンパレータ8の電気異常信号を
光異常信号に変換する電気光変換器、10は光異常信号
が伝送される光ケーブル、11は電気光変換器9に接続
される異常検出光ケーブルコネクタ、12は光異常信号
を電気信号である異常信号に変換する光電気変換器、1
3は光電気変換器12に接続される異常入力光ケーブル
コネクタ、14はドレインバイアス端子6と接続される
ドレインバイアス出力端子、15はドレインバイアス接
地端子7と接続されるドレインバイアス出力リターン端
子、16は光電気変換器12の出力の異常信号とドレイ
ンバイアス電圧発生回路5の発生するドレインバイアス
電圧が入力され光電気変換器12の出力が異常信号を出
していない時ドレインバイアス電圧を出力し異常信号出
力時はドレインバイアス電圧をしゃ断するしゃ断回路、
17は送信機部、18は電源部である。
【0019】前記のように構成された半導体送信装置に
おいてはGaAsFET1のゲートに印加されるゲート
電圧はウィンドコンパレータ8に入力される、ウィンド
コンパレータ8は入力電圧がGaAsFET1のゲート
電圧の適正値の範囲外の時、電気的な電気異常信号を出
力するように設定する。また、この電気異常信号は電気
光変換器9により光信号である光異常信号に変換され、
光ケーブル10を介して電源部18に送出される。この
光異常信号は電源部18内にある光電気変換器12によ
り電気的信号である異常信号に変換され、しゃ断回路1
6に入力される。従ってゲートバイアス電圧発生回路2
の異常等によりGaAsFET1のゲートに印加される
ゲート電圧が適正範囲外となった時ウィンドコンパレー
タ8は電気異常信号を出力し、その電気異常信号は電気
光変換器9により光異常信号に変換され、光ケーブル1
0を介し電源18内の光電気変換器12により異常信号
となりしゃ断回路16に入力され、しゃ断回路16はド
レインバイアス電圧発生回路5で発生しGaAsFET
1のドレインに印加されているドレインバイアスをしゃ
断するためGaAsFET1に過大電流が流れ破壊する
ことを防止する。また、異常信号の受け渡しに光信号を
用いているため、外来雑音等によりしゃ断回路が誤動作
することを防止できる。
おいてはGaAsFET1のゲートに印加されるゲート
電圧はウィンドコンパレータ8に入力される、ウィンド
コンパレータ8は入力電圧がGaAsFET1のゲート
電圧の適正値の範囲外の時、電気的な電気異常信号を出
力するように設定する。また、この電気異常信号は電気
光変換器9により光信号である光異常信号に変換され、
光ケーブル10を介して電源部18に送出される。この
光異常信号は電源部18内にある光電気変換器12によ
り電気的信号である異常信号に変換され、しゃ断回路1
6に入力される。従ってゲートバイアス電圧発生回路2
の異常等によりGaAsFET1のゲートに印加される
ゲート電圧が適正範囲外となった時ウィンドコンパレー
タ8は電気異常信号を出力し、その電気異常信号は電気
光変換器9により光異常信号に変換され、光ケーブル1
0を介し電源18内の光電気変換器12により異常信号
となりしゃ断回路16に入力され、しゃ断回路16はド
レインバイアス電圧発生回路5で発生しGaAsFET
1のドレインに印加されているドレインバイアスをしゃ
断するためGaAsFET1に過大電流が流れ破壊する
ことを防止する。また、異常信号の受け渡しに光信号を
用いているため、外来雑音等によりしゃ断回路が誤動作
することを防止できる。
【0020】実施例2.図2は上記実施例1においてG
aAsFET1のゲートに大容量のコンデンサ19を付
加したものであり、ゲートバイアス電圧発生回路2の故
障等にてゲート電圧が適正値範囲外となってもコンデン
サ19が無い場合に比較してGaAsFET1のゲート
に印加されるゲート電圧の変動時間を長くし、しゃ断回
路16によるドレインバイアス電圧のしゃ断を時間的に
容易にすることができる。
aAsFET1のゲートに大容量のコンデンサ19を付
加したものであり、ゲートバイアス電圧発生回路2の故
障等にてゲート電圧が適正値範囲外となってもコンデン
サ19が無い場合に比較してGaAsFET1のゲート
に印加されるゲート電圧の変動時間を長くし、しゃ断回
路16によるドレインバイアス電圧のしゃ断を時間的に
容易にすることができる。
【0021】実施例3.図3は上記実施例1においてG
aAsFET1のゲートにゲートが接続されドレインが
バイアス電圧VDSに接続されソースが負荷抵抗21を介
して接地されたFET20を付加し、このFET20の
ソースをウィンドコンパレータ8の入力に接続したもの
である。FET20と負荷抵抗21はいわゆるソースフ
ォロワを構成し、その性質は入力インピーダンスが高く
電圧利得はほぼ1である。従って本構成により実施例1
で述べた効果は変化させることなく、しかもゲート電圧
値の変動に敏感なGaAsFET1の動作を損なうこと
なく実施例1で述べたウィンドコンパレータ8以下の回
路をGaAsFET1に接続することができる。
aAsFET1のゲートにゲートが接続されドレインが
バイアス電圧VDSに接続されソースが負荷抵抗21を介
して接地されたFET20を付加し、このFET20の
ソースをウィンドコンパレータ8の入力に接続したもの
である。FET20と負荷抵抗21はいわゆるソースフ
ォロワを構成し、その性質は入力インピーダンスが高く
電圧利得はほぼ1である。従って本構成により実施例1
で述べた効果は変化させることなく、しかもゲート電圧
値の変動に敏感なGaAsFET1の動作を損なうこと
なく実施例1で述べたウィンドコンパレータ8以下の回
路をGaAsFET1に接続することができる。
【0022】実施例4.図4は上記実施例1においてG
aAsFET1のゲートに電流制御用抵抗22を介しベ
ースが接続されコレクタがバイアス電圧−VC に接続さ
れエミッタが負荷抵抗21を介して接地されたpnpト
ランジスタ23を付加し、このpnpトランジスタ23
のエミッタをウィンドコンパレータ8の入力に接続した
ものである。pnpトランジスタ23と負荷抵抗21は
いわゆるエミッタフォロワを構成し、その性質は入力イ
ンピーダンスが高く電圧利得はほぼ1である。従って本
構成により実施例1で述べた効果は変化させることな
く、しかもゲート電圧値の変動に敏感なGaAsFET
1の動作を損なうことなく実施例1で述べたウィンドコ
ンパレータ8以下の回路をGaAsFET1に接続する
ことができる。
aAsFET1のゲートに電流制御用抵抗22を介しベ
ースが接続されコレクタがバイアス電圧−VC に接続さ
れエミッタが負荷抵抗21を介して接地されたpnpト
ランジスタ23を付加し、このpnpトランジスタ23
のエミッタをウィンドコンパレータ8の入力に接続した
ものである。pnpトランジスタ23と負荷抵抗21は
いわゆるエミッタフォロワを構成し、その性質は入力イ
ンピーダンスが高く電圧利得はほぼ1である。従って本
構成により実施例1で述べた効果は変化させることな
く、しかもゲート電圧値の変動に敏感なGaAsFET
1の動作を損なうことなく実施例1で述べたウィンドコ
ンパレータ8以下の回路をGaAsFET1に接続する
ことができる。
【0023】実施例5.図5は上記実施例3においてG
aAsFET1のゲートに大容量のコンデンサ19を付
加したものであり、ゲートバイアス電圧発生回路2の故
障等にてゲート電圧が適正値範囲外となってもコンデン
サ19が無い場合に比較してGaAsFET1のゲート
に印加されるゲート電圧の変動時間を長くし、しゃ断回
路16によるドレインバイアス電圧のしゃ断を時間的に
容易にすることができる。
aAsFET1のゲートに大容量のコンデンサ19を付
加したものであり、ゲートバイアス電圧発生回路2の故
障等にてゲート電圧が適正値範囲外となってもコンデン
サ19が無い場合に比較してGaAsFET1のゲート
に印加されるゲート電圧の変動時間を長くし、しゃ断回
路16によるドレインバイアス電圧のしゃ断を時間的に
容易にすることができる。
【0024】実施例6.図6は上記実施例4においてG
aAsFET1のゲートに大容量のコンデンサ19を付
加したものであり、ゲートバイアス電圧発生回路2の故
障等にてゲート電圧が適正値範囲外となってもコンデン
サ19が無い場合に比較してGaAsFET1のゲート
に印加されるゲート電圧の変動時間を長くし、しゃ断回
路16によるドレインバイアス電圧のしゃ断を時間的に
容易にすることができる。
aAsFET1のゲートに大容量のコンデンサ19を付
加したものであり、ゲートバイアス電圧発生回路2の故
障等にてゲート電圧が適正値範囲外となってもコンデン
サ19が無い場合に比較してGaAsFET1のゲート
に印加されるゲート電圧の変動時間を長くし、しゃ断回
路16によるドレインバイアス電圧のしゃ断を時間的に
容易にすることができる。
【0025】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に記載されたような効果を奏する。
れているので、以下に記載されたような効果を奏する。
【0026】GaAsFETのゲート電圧が適正値範囲
外になるとウィンドコンパレータにより電気信号である
電気異常信号を発生し、電気光変換器により光信号であ
る光異常信号に変換され、光ケーブルを介して送信機部
から電源部へ送られ電気光変換器により電気信号である
異常信号とし、その信号によりしゃ断回路を駆動するこ
とによりGaAsFETのドレインバイアス電圧をしゃ
断し、GaAsFETの破壊を防止する。その際送信機
部と電源部への異常信号の伝送に光信号及び光ケーブル
を使用することにより外来雑音等によるしゃ断回路の誤
動作を防止できる。
外になるとウィンドコンパレータにより電気信号である
電気異常信号を発生し、電気光変換器により光信号であ
る光異常信号に変換され、光ケーブルを介して送信機部
から電源部へ送られ電気光変換器により電気信号である
異常信号とし、その信号によりしゃ断回路を駆動するこ
とによりGaAsFETのドレインバイアス電圧をしゃ
断し、GaAsFETの破壊を防止する。その際送信機
部と電源部への異常信号の伝送に光信号及び光ケーブル
を使用することにより外来雑音等によるしゃ断回路の誤
動作を防止できる。
【0027】また、GaAsFETのゲートとコンパレ
ータの間にソースフォロワを挿入することによりゲート
電圧の変化に敏感なGaAsFETの動作に影響を与え
ることなく、ウィンドコンパレータ以下からドレインバ
イアス電圧のしゃ断回路までを動作させ得る。
ータの間にソースフォロワを挿入することによりゲート
電圧の変化に敏感なGaAsFETの動作に影響を与え
ることなく、ウィンドコンパレータ以下からドレインバ
イアス電圧のしゃ断回路までを動作させ得る。
【0028】また、GaAsFETのゲートとコンパレ
ータの間にエミッタフォロワを挿入することにより、ゲ
ート電圧の変化に敏感なGaAsFETの動作に影響を
与えることなく、ウィンドコンパレータ以下からドレイ
ンバイアス電圧のしゃ断回路までを動作させ得る。
ータの間にエミッタフォロワを挿入することにより、ゲ
ート電圧の変化に敏感なGaAsFETの動作に影響を
与えることなく、ウィンドコンパレータ以下からドレイ
ンバイアス電圧のしゃ断回路までを動作させ得る。
【0029】また、GaAsFETのゲートに大容量の
コンデンサを接続することにより、ゲート電圧が適正値
範囲外に変化する変化時間をゆるやかにし、ゲート電位
の適正値範囲外の検知からドレインバイアス電圧しゃ断
までの動作を時間的に容易にすることができる。
コンデンサを接続することにより、ゲート電圧が適正値
範囲外に変化する変化時間をゆるやかにし、ゲート電位
の適正値範囲外の検知からドレインバイアス電圧しゃ断
までの動作を時間的に容易にすることができる。
【図1】この発明の実施例1を示す図である。
【図2】この発明の実施例2を示す図である。
【図3】この発明の実施例3を示す図である。
【図4】この発明の実施例4を示す図である。
【図5】この発明の実施例5を示す図である。
【図6】この発明の実施例6を示す図である。
【図7】従来の半導体送信装置を示す図である。
1 GaAsFET 2 ゲートバイアス電圧発生回路 3 ゲート側分割抵抗 4 接地側分割抵抗 5 ドレインバイアス電圧発生回路 6 ドレインバイアス端子 7 ドレインバイアス接地端子 8 ウィンドコンパレータ 9 電気光変換器 10 光ケーブル 11 異常検出光ケーブルコネクタ 12 光電気変換器 13 異常入力光ケーブルコネクタ 14 ドレインバイアス出力端子 15 ドレインバイアス出力リターン端子 16 しゃ断回路 17 送信機部 18 電源部 19 コンデンサ 20 FET 21 負荷抵抗 22 電流制御用抵抗 23 pnpトランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04B 10/08 10/28 10/26 10/14 10/04 10/06 9372−5K H04B 9/00 Y
Claims (4)
- 【請求項1】 高周波を増幅するガリウム砒素電界効果
型トランジスタと、このガリウム砒素電界効果型トラン
ジスタのドレインと接続されるドレインバイアス端子
と、接地されたドレインバイアス接地端子と、上記ガリ
ウム砒素電界効果型トランジスタのゲートに接続され、
他の一方の電極を接地された接地側分割抵抗と、上記ガ
リウム砒素電界効果型トランジスタのゲートに接地さ
れ、他の一方の電極をゲートバイアス電圧を発生するゲ
ートバイアス電圧発生回路に接続され上記接地側分割抵
抗との分割比により上記ガリウム砒素電界効果型トラン
ジスタのゲートにゲート電圧を印加するゲート側分割抵
抗と、上記接地側分割抵抗と上記ゲート側分割抵抗に接
続されゲート電圧が印加され上記ゲート電圧が適正ゲー
ト電圧値の範囲外の時電気異常信号を出力するウィンド
コンパレータと、このウィンドコンパレータの電気異常
信号を光異常信号に変換する電気光変換器と、この電気
光変換器に接続される異常検出光ケーブルコネクタと、
この異常検出光ケーブルコネクタの一端と接続される光
ケーブルと、この光ケーブルのもう一端が接続される異
常入力光ケーブルコネクタと、この異常入力光ケーブル
コネクタに接続され光異常信号を電気信号である異常信
号に変換する光電気変換器と、上記ガリウム砒素電界効
果型トランジスタのドレインバイアス電圧を発生するド
レインバイアス電圧発生回路と、上記ドレインバイアス
端子と接続されるドレインバイアス出力端子と、上記ド
レインバイアス接地端子と接続されるドレインバイアス
出力リターン端子と、上記異常信号と上記ドレインバイ
アス電圧入力され異常信号が異常を示していない時はド
レインバイアス電圧を出力し異常信号が異常を示してい
る時はドレインバイアス電圧をしゃ断し上記ドレインバ
イアス出力端子と上記ドレインバイアスリターン端子に
接続されるしゃ断回路とで構成したことを特徴とする半
導体送信装置。 - 【請求項2】 ゲート電圧がゲートに接続され、ソース
が負荷抵抗を介して接地され、ドレインがバイアス電圧
に接続され上記ゲート電圧を電流増幅しウィンドコンパ
レータに入力する低周波電力増幅用電界効果トランジス
タを付加したことを特徴とする請求項1記載の半導体送
信装置。 - 【請求項3】 ゲート電圧が電流制御用抵抗を介してベ
ースに接続されエミッタが負荷抵抗を介して接地されコ
レクタがコレクタバイアス電圧に接続され上記ゲート電
圧を電流増幅しウィンドコンパレータに入力するpnp
トランジスタを付加したことを特徴とする請求項1記載
の半導体送信装置。 - 【請求項4】 ガリウム砒素電界効果型トランジスタの
ゲートにコンデンサを付加したことを特徴とする請求項
1〜3のいずれかに記載の半導体送信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6014514A JPH07221618A (ja) | 1994-02-08 | 1994-02-08 | 半導体送信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6014514A JPH07221618A (ja) | 1994-02-08 | 1994-02-08 | 半導体送信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07221618A true JPH07221618A (ja) | 1995-08-18 |
Family
ID=11863202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6014514A Pending JPH07221618A (ja) | 1994-02-08 | 1994-02-08 | 半導体送信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07221618A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012084625A (ja) * | 2010-10-08 | 2012-04-26 | Denso Corp | 半導体装置 |
-
1994
- 1994-02-08 JP JP6014514A patent/JPH07221618A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012084625A (ja) * | 2010-10-08 | 2012-04-26 | Denso Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10917267B2 (en) | Method and system for split voltage domain receiver circuits | |
EP0181146B1 (en) | Transimpedance amplifier circuit | |
EP2639899B1 (en) | Dc coupling type laser drive circuit and drive method for semiconductor laser element | |
KR940023027A (ko) | 레일-투-레일 공통 모드 범위를 갖는 차동 증폭기 | |
US6031855A (en) | Light emitting element driving circuit and light emitting device having the same | |
KR102359320B1 (ko) | 선형 또는 클래스 d 토폴로지를 이용한 고속, 고전압, 증폭기 출력 스테이지 | |
US4404526A (en) | High fidelity audio encoder/amplifier | |
US5646560A (en) | Integrated low-power driver for a high-current laser diode | |
KR900005872B1 (ko) | 증폭기 | |
JPH07221618A (ja) | 半導体送信装置 | |
US20050225392A1 (en) | Class AB output stage circuit with stable quiescent current | |
US6580735B1 (en) | Ultra-linear laser drive circuit | |
US6756601B2 (en) | High speed optocoupler | |
KR970024172A (ko) | 반도체 집적 회로 및 반도체 입력 장치(semiconductor integrated circuit, and semiconductor input circuit) | |
JP4088385B2 (ja) | 光送信器及び光通信システム | |
JPH0685554A (ja) | 半導体送信装置 | |
KR100679268B1 (ko) | 자동 온도 보상기능을 갖는 레이저 다이오드 구동회로 및그 구동방법 | |
US8164385B2 (en) | Amplifier circuit | |
JPH0537256A (ja) | 半導体送信装置 | |
KR970055262A (ko) | 전력 증폭기 전치구동기 스테이지 | |
KR950006184Y1 (ko) | 광섬유 증폭회로 | |
JPH04261204A (ja) | 半導体送信装置 | |
KR930004773B1 (ko) | 고주파 증폭회로 | |
JPH06152443A (ja) | 半導体送信装置 | |
JPH0258388A (ja) | 消光比補償回路 |