JPH04214674A - 絶縁ゲート型バイポーラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は絶縁ゲート型バイポー
ラトランジスタ（Ｉｎｓｕｌａｔｅｄ　　Ｇａｔｅ　　
Ｂｉｐｏｌａｒ　　Ｔｒａｎｓｉｓｔｏｒ；以下、ＩＧ
ＢＴと称す）に関し、特にライフタイム制御に伴うター
ンオフ時間とオン抵抗とのトレードオフ関係の改善及び
スイッチング損失の低減に関するものである。

【０００２】

【従来の技術】バイポーラトランジスタは、一般に低出
力インピーダンスであるが、入力インピーダンスも低い
問題がある。一方、電界効果トランジスタ（以下、ＭＯ
ＳＦＥＴと称す）は高入力インピーダンスであるが、出
力インピーダンスも高い問題がある。これらに対し、Ｉ
ＧＢＴはこれら各種トランジスタのもつ欠点を補うよう
に一体化し、高入力インピーダンスであり、かつ、低出
力インピーダンスを実現しようとするものである。

【０００３】すなわち、表面にＭＯＳＦＥＴを形成する
基板の裏面に、基板と異なる導電型の高濃度不純物拡散
層をつくりこむことによって、バイポーラトランジスタ
とＭＯＳＦＥＴを一体化し、かつＭＯＳＦＥＴがオンす
ることにより生じる電流をバイポーラトランジスタのベ
ース領域に注入して、注入電流によりバイポーラトラン
ジスタを制御するものである。

【０００４】一般に、ＩＧＢＴ装置は多数のＩＧＢＴ素
子（以下、ＩＧＢＴセルと称す）が並列接続された構造
を有している。図７は従来のｎチャンネル型のＩＧＢＴ
セルの構造を示す断面図であり、図８はその等価回路を
示す回路図である。

【０００５】図７において、１はＰ＋　コレクタ層であ
り、その一方主面上にはＮ−　エピタキシャル層２が形
成されている。Ｎ−エピタキシャル層２の表面の一部領
域には、Ｐ形不純物を選択的に拡散することによりＰウ
ェル領域３が形成され、さらにこのＰウェル領域３の表
面の一部領域には、高濃度のＮ形不純物を選択的に拡散
することによりＮ＋　エミッタ領域４が形成されている
。Ｎ−　エピタキシャル層２の表面とＮ＋　エミッタ領
域４の表面とで挟まれたＰウェル領域３の表面上にはゲ
ート絶縁膜５が形成され、このゲート絶縁膜５は隣接す
るＩＧＢＴセル間で一体となるようＮ−　エピタキシャ
ル層２の表面上にも形成されている。ゲート絶縁膜５上
には、例えばポリシリコンから成るゲート電極６が形成
され、またＰウェル領域３およびＮ＋　エミッタ領域４
の両方に電気的に接続するように、例えばアルミニウム
などの金属のエミッタ電極７が形成されている。なお、
ゲート電極６およびエミッタ電極７は、絶縁膜８を介し
た多層構造とすることにより、全ＩＧＢＴセルに対して
それぞれ共通に電気的につながった構造となっている。 Ｐ＋　コレクタ層１の裏面には金属のコレクタ電極９が
全ＩＧＢＴセルに対し一体に形成されている。

【０００６】Ｎ−　エピタキシャル層２とＮ＋　エミッ
タ領域４とで挟まれたＰウェル領域３の表面近傍はｎチ
ャネルのＭＯＳ構造となっており、ゲート端子Ｇを通じ
てゲート電極６に正電圧を印加することにより、ゲート
電極６の直下のＰウェル領域３の表面近傍に形成された
チャネルを通じて、電子がＮ＋　エミッタ領域４よりＮ
−　エピタキシャル層２へと流れる。図示のＩｅ　はこ
の様にして流れる電子電流を示す。一方、Ｐ＋　コレク
タ層１からは少数キャリアである正孔がＮ−エピタキシ
ャル層２に注入され、その一部は上記電子と再結合して
消滅し、残りは図示の正孔電流ＩｈとしてＰウェル領域
３を流れる。 この様にＩＧＢＴは、基本的にバイポーラ的な動作をし
、Ｎ−　エピタキシャル層２では、電導度変調の効果か
ら電導度が増大することにより、従来のパワーＭＯＳに
比べて低いオン電圧、大きい電流容量を実現できる利点
がある。

【０００７】なお、図８は図７の素子構造を等価的に表
した回路図であり、１０はＮ−　エピタキシャル層２、
Ｐウェル領域３およびＮ＋　エミッタ領域４より成る寄
生ＮＰＮトランジスタ、１１はＰ＋　コレクタ層１、Ｎ
−　エピタキシャル層２およびＰウェル領域３よりなる
ＰＮＰトランジスタ、１２はゲート電極６下のＰウェル
領域３表面をチャネル領域としたＮＭＯＳトランジスタ
、ＲＢ　はＰウェル領域３の拡散抵抗、ＲＬＣはＰＮＰ
トランジスタ１１のオン抵抗を示している。

【０００８】ＩＧＢＴは上記のような利点がある反面、
ターンオフ時には正孔電流Ｉｈの減少がＭＯＳＦＥＴ等
に比べて時間的にゆっくりしているため、動作周波数を
上げられない嫌いがある。これは、ＰＮＰトランジスタ
１１がオン状態のとき、そのベース領域となるＮ−　エ
ピタキシャル層２内には電子と正孔とが充満しており、
ＭＯＳトランジスタ１２をオフさせて、Ｎ−　エピタキ
シャル層２への電子の注入を遮断しても、正孔はその移
動度の小ささから急には減少しないことに起因している
。

【０００９】このターンオフ時間を短縮させるために従
来から大別して二つの手段が知られている。その一つは
金や白金などの重金属原子を、所謂ライフタイムキラー
として、ＰＮＰトランジスタ１１のベース領域であるＮ
−　エピタキシャル層２内に導入する手段であり、この
ライフタイムキラーがＮ−　エピタキシャル層２内の電
子と正孔の再結合中心となってこれらのキャリアを短時
間内に消滅させる。

【００１０】もう一つは電子線、γ線、中性子線、各種
イオン線等の放射線を照射する手段であり、これらの放
射線はＮ−　エピタキシャル層２内に深いトラップ準位
を導入することから、このトラップ準位がキャリアに対
する再結合中心となるため、ターンオフ時には、キャリ
アを短時間内に消滅させることができる。これらの技術
はライフタイム制御技術と呼ばれ、サイリスタや電子用
ダイオード等種々の素子に適用されている。

【００１１】一般に放射線照射によるライフタイム制御
技術は制御性や再現性の点から重金属拡散に比較して良
い結果が得られている。しかしながら、放射線照射の中
で、電子線、γ線、中性子線を用いた方法では、照射に
よりＮ−　エピタキシャル層２内でのトラップ準位が発
生するとともに、同時にゲート酸化膜５の膜質を変化さ
せてしまい、結果として閾値までも変化させ、その動作
信頼性を低下させる問題がある。この問題はプロトン等
の各種イオン線をコレクタ電極９側から照射する方法に
より解決される。すなわち、図７に示したようにプロト
ン等の各種軽イオン線５０をコレクタ電極９の形成され
ている側から照射し、その飛程位置をＮ−　エピタキシ
ャル層２の中に設定されるように（図７中破線で示す）
、その加速エネルギーを調整することによりゲート絶縁
膜５及びその他、エミッタ側形成各層３，４になんら影
響を与えることなくライフタイム制御を行なうことがで
きる。更に、プロトン等の各種イオン照射による結晶欠
陥（主に空孔）は図９に示すように、その飛程Ｄを中心
として、欠陥分布ピーク半値幅Ｗ中に集中的に発生し、
それ以外の場所にはあまり影響を与えない特質をもって
いる。この特質を利用することにより、制御性の高いラ
イフタイム制御を実行することが可能である。例えば、
特開昭６４−１９７７１に示されたように、Ｐ＋　コレ
クタ領域（図７のＰ＋　コレクタ層１に相当）に近いＮ
−　ベース領域（図７のＮ−　エピタキシャル層２に相
当）内に飛程Ｄを設定することにより効果的なライフタ
イム制御を行なうことができる。これは、ＭＯＳＦＥＴ
に近いベース領域はＭＯＳＦＥＴのチャネルから注入さ
れるキャリアが引き金となって伝導度変調を生じる上で
重要な役割を果たすから、この部分に結晶欠陥を発生さ
せるとオン抵抗を増大させることになるため、ＭＯＳＦ
ＥＴのチャネル領域から最も離れている、Ｐ＋　コレク
タ領域に近いＮ−　ベース領域にイオン線の飛程が来る
ようにするのが望ましいからである。また、オフ動作時
の初期まで引き続いて注入されている正孔を早く捕捉す
るためにも、Ｐ＋　コレクタ領域に近いＮ−　ベース領
域で結晶欠陥を集中的に発生させるのは有効である。

【００１２】

【発明が解決しようとする課題】しかしながら、上記し
たライフタイム制御は全て、結晶欠陥をＩＧＢＴ素子全
面に渡って生じさせていることには変わりがないため、
この結晶欠陥の発生に伴い、Ｎ−　エピタキシャル層２
の抵抗値が必然的に上昇し、図８におけるＩＧＢＴのオ
ン抵抗ＲＬＣが増加してしまう。つまり、ＩＧＢＴのオ
ン抵抗とターンオフ時間とはトレードオフの関係にあり
、現状においてそのトレードオフ関係が最適とはいえな
い問題点があった。

【００１３】この発明は上記のような問題点を解決する
ためになされたもので、イオン線などの電離放射線照射
を用いたライフタイム制御による、オン抵抗とターンオ
フ時間とのトレードオフ関係を最善にした構造のＩＧＢ
Ｔを得ることを目的とする。

【００１４】

【課題を解決するための手段】この発明にかかる絶縁ゲ
ート型バイポーラトランジスタは、第１の導電形の第１
の半導体層の表面に形成された第２の導電形の第２の半
導体層と、前記第２の半導体層の表面に選択的に形成さ
れた第１の導電型の第１の半導体領域と、前記第１の半
導体領域の表面に選択的に形成された第２の導電形の第
２の半導体領域と、前記第２の半導体層と前記第２の半
導体領域とで挟まれた前記第１の半導体領域の表面上に
形成された絶縁膜と、前記絶縁膜上に形成された制御電
極と、前記第１および第２の半導体領域にまたがって形
成された第１の主電極と、前記第１の半導体層の裏面上
に形成された第２の主電極とを備え、前記第２の半導体
層の前記第１の半導体層との接合部寄りに部分的に結晶
欠陥を有しており、かつ前記結晶欠陥領域中の主面に対
向した面上において、前記結晶欠陥領域が全面に占める
割合が３０％かそれ以下であることを特徴としたもので
ある。

【００１５】一方、この発明にかかる絶縁ゲート型バイ
ポーラトランジスタの製造方法は、上記構成を有するト
ランジスタの製造方法であって、該トランジスタの第１
の半導体層の裏面上に微細孔を多数設けた金属厚膜を設
ける工程と、前記金属厚膜の微細孔を通して軽イオンを
、その飛程位置が前記トランジスタの第２の半導体層の
第１の半導体層との接合部寄りに設定されるように照射
する工程とを備え、前記微細孔の総面積の全面積に占め
る割合が３０％かそれ以下であることを特徴としたもの
である。

【００１６】

【作用】この発明における絶縁ゲート型バイポーラトラ
ンジスタ、あるいはこの発明における方法で製造された
絶縁ゲート型バイポーラトランジスタにおいては、その
構成要素である等価回路上のバイポーラトランジスタは
、第１の半導体領域、結晶欠陥を有さない第２の半導体
層及び第１の半導体層から成る第１のバイポーラトラン
ジスタと、第１の半導体領域、結晶欠陥を有する第２の
半導体層及び第１の半導体層から成る第２のバイポーラ
トランジスタとの並列接続により構成されると等価的に
みなすことができる。

【００１７】第１のバイポーラトランジスタは、第２の
半導体層に結晶欠陥を有さないため、長所としてオン抵
抗は低く、短所としてターンオフ時間は長い。一方、第
２のバイポーラトランジスタは、第２の半導体層に結晶
欠陥を有するため、短所としてオン抵抗は高く、長所と
してターンオフ時間は短い。

【００１８】第１、第２のバイポーラトランジスタが並
列に接続れていることにより、オン状態では第１のバイ
ポーラトランジスタが、又ターンオフ時には第２のバイ
ポーラトランジスタが支配的に働くので、低オン電圧、
高速スイッチングを実現できる。

【００１９】

【実施例】以下、この発明の実施例を図について説明す
る。なお、従来の技術の説明と重複する部分は、適宜そ
の説明を省略する。

【００２０】図１はこの発明の一実施例のＩＧＢＴの構
造を示す断面図である。図において、１〜９は従来と同
じである。

【００２１】その異なる点は、他主面側におけるコレク
タ電極９の表面にアルミニウム等の金属のアブゾーバ６
０、更にその表面に微細な開口を形成したステンレス等
のマスク６１を設け、これらを介してヘリウム等の軽イ
オン線５０を照射して形成させるものである。ここで、
マスク６１の微細開口を通過した部分の軽イオン線５０
はＮ−　ベース層２内に飛程位置が設定されるよう加速
エネルギーとアブゾーバ６０との厚さが調整される。ま
た、マスク６１の微細開口を除く領域を通過した軽イオ
ン線５０はＰ＋　コレクタ層１内に飛程位置が設定され
るようマスク６１の厚さが調整される。これにより、微
細開口のパターンをほぼ反映した領域を部分的なライフ
タイム制御が行なわれるものとすることができる。図２
は図１に示すものの等価回路を示す回路図である。図に
おいて、１０，１２は従来のものと同じもの、１３はラ
イフタイム制御されない領域に形成された内蔵ＰＮＰト
ランジスタ、１４は部分的にライフタイム制御された領
域を有する内蔵ＰＮＰトランジスタである。

【００２２】図３は軽イオン線５０が部分的に照射され
たＩＧＢＴと、軽イオン線５０が全面照射されたＩＧＢ
Ｔとのトレードオフ特性について比較した図である。こ
の場合、軽イオン線５０には２価のヘリウムイオン（Ｈ
ｅ２＋）を用い、その加速エネルギーは２０ＭｅＶであ
る。また、アブゾーバ６０は厚さが３０μｍのアルミニ
ウムで構成し、マスク６１は厚さが５０μｍのステンレ
スで構成したものである。マスク６１に形成した微細開
口は２種類あり、「マスク１」は半径ｒが１４０μｍの
円形窓を、窓間ピッチ２００μｍで形成したものであり
、「マスク２」は半径ｒが１６０μｍの円形窓を、窓間
ピッチ２００μｍで形成したものである。

【００２３】これよりマスク１、マスク２を用いて部分
照射したものが、全面照射したものに比べて改善された
トレードオフ曲線を有することがわかる。

【００２４】ところで、図４は電圧ＶＯＮが約３．３Ｖ
のＩＧＢＴの試料について、全面照射、部分照射したも
ののターンオフ波形特性を比較した図である。全面照射
したものに対してマスク２による部分照射したものでは
、テイル電流が減少しているのがわかる。

【００２５】また、図５は同様にターンオフ時の損失を
比較した図である。マスク６１の開口が微細化されるに
つれて、ターンオフ損失は低減しており、マスク２によ
る部分照射では高温状態（図示ＴＡ　＝１２５℃）にお
いても全面照射の４３％までターンオフ損失を低減でき
るものとなっている。

【００２６】次に、マスクパターン寸法の最適化を図る
為に、「マスク３」として、半径ｒが１４０μｍの円形
窓を窓間ピッチＸＣ　が１７５μｍで形成したものと、
「マスク４」として半径ｒが１４０μｍの円形窓を窓間
ピッチＸＣ　が２３０μｍで形成したもの、そして前記
のマスク１（半径ｒが１４０μｍの円形窓を窓間ピッチ
ＸＣ　が２００μｍで形成したもの）について各々トレ
ードオフ関係を評価し、同曲線の変化を調べる。ちなみ
にこれらのマスクは円形窓の半径が１４０μｍで共通で
あり、マスク３→１→４となるに従って窓間ピッチが広
くなり、同時に円形窓の面積が全体に対し占める割合（
ＲＷ　＝（π／４）×（ｒ／ＸＣ　）２　×１００（％
））が低下している。

【００２７】図１０にこれらのマスクを用いてライフタ
イム制御されたＩＧＢＴと全面照射によってライフタイ
ム制御されたＩＧＢＴのトレードオフ曲線を示す。３種
類の部分照射全てが全面照射に対して改善されたトレー
ドオフ関係を示している。ＶＯＮが３Ｖ以下の領域につ
いて見ると、ＲＷ　の低下に伴ってｔｏｆｆ　　ｌｏｓ
ｓ（ターンオフ損失）も低下しており、より望ましいト
レードオフ関係が得られていることがわかる。

【００２８】ＶＯＮ＝２．５Ｖにおいてｔｏｆｆ　　ｌ
ｏｓｓとＲＷ　の間の関係を評価したものが図１１であ
る。ＲＷ　が５０％以下になると改善の効果が著しくな
り、３０％又はそれ以下で最も低損失化されるマスク寸
法の最適条件が存在するのがわかる。

【００２９】図６はこの発明の他の実施例のＩＧＢＴの
構造を示す断面図である。このものが図１に示すものと
異なる点は、アブゾーバ６０、マスク６１をＩＧＢＴ装
置の一主面側におけるエミッタ電極７上に設置し、それ
を介して軽イオン線５０を照射して形成させたところで
ある。この場合にも、アブゾーバ６０をアルミニウム等
の金属で形成し、マスク６１をステンレス等で形成した
ものを用いている。マスク６１には微細開口が設けられ
ており、このマスク６１を介して２価のヘリウムイオン
（Ｈｅ２＋）等の軽イオン線５０を照射する。このとき
、マスク６１の微細開口を除く領域を通過した軽イオン
線５０は、Ｎ−　ベース層２内のＰ＋　コレクタ層１と
の接合部寄りの領域に飛程位置が設定されるように、軽
イオンの加速エネルギー条件、アブゾーバ６０、マスク
６１の厚さが調整される。また、マスク６１の微細開口
を通過した軽イオン線５０は、Ｐ＋　コレクタ層１内に
飛程位置が設定されるようアブゾーバ６０の厚さが調整
される。 このようにして製造されたＩＧＢＴの等価回路は前述し
た図２に示すものと同等になる。従って、このものにお
いてもトレードオフ関係、損失等の改善効果は図１に示
すものと同程度に期待できる。

【００３０】なお、上記実施例において、軽イオンとし
てヘリウムを用いた場合について示したが、他の軽イオ
ン、例えばプロトン等を用いても上記実施例と同様の効
果を奏する。

【００３１】

【発明の効果】以上のように、この発明の絶縁ゲート型
バイポーラトランジスタおよびその製造方法によれば、
コレクタ層である第１の導電型の第１の半導体層上に形
成された第２の導電形の第２の半導体層内の前記第１の
半導体層との接合部寄りに部分的に結晶欠陥を形成し、
かつ、この結晶欠陥の領域の面積の占める割合を全体の
３０％以下に設定したので、スイッチング速度を向上さ
せ、かつ同時に損失が低減された絶縁ゲート型バイポー
ラトランシズスタおよびその製造方法が容易に得られる
効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例であるＩＧＢＴを示す断面
図である。

【図２】図１に示すものの等価回路を示す回路図である
。

【図３】軽イオン線が部分的に照射されたＩＧＢＴと全
面に照射されたＩＧＢＴとのトレードオフ特性について
比較した図である。

【図４】軽イオン線が部分的および全面的に照射された
ＩＧＢＴのターンオフ波形特性について比較した図であ
る。

【図５】図４と同様にターンオフ時の損失を比較した図
である。

【図６】この発明の他の実施例のＩＧＢＴの構造を示す
断面図である。

【図７】従来のＩＧＢＴの構造を示す断面図である。

【図８】図７に示すものの等価回路図である。

【図９】照射イオンの飛程とそれによって形成される結
晶欠陥分布の関係を示す図である。

【図１０】各種マスクパターンによる部分照射と全面照
射についてのターンオフ損失ｔｏｆｆ　　ｌｏｓｓとオ
ン電圧ＶＯＮのトレードオフ関係を示す図である。

【図１１】オン電圧ＶＯＮ＝２．５Ｖにおけるターンオ
フ損失ｔｏｆｆ　　ｌｏｓｓとマスクの窓面接割合ＲＷ
　の関係を示す図である。

【符号の説明】

１　　　　Ｐ＋　コレクタ層 ２　　　　Ｎ−　ベース層 ３　　　　Ｐウェル領域 ４　　　　Ｎ＋　エミッタ領域 ５　　　　ゲート絶縁膜 ６　　　　ゲート電極 ７　　　　エミッタ電極 ８　　　　絶縁膜 ９　　　　コレクタ電極 ５０　　　　軽イオン線 ６０　　　　アブゾーバ ６１　　　　マスク

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　第１の導電形の第１の半導体層の表面
   に形成された第２の導電形の第２の半導体層と、前記第
   ２の半導体層の表面に選択的に形成された第１の導電型
   の第１の半導体領域と、前記第１の半導体領域の表面に
   選択的に形成された第２の導電形の第２の半導体領域と
   、前記第２の半導体層と前記第２の半導体領域とで挟ま
   れた前記第１の半導体領域の表面上に形成された絶縁膜
   と、前記絶縁膜上に形成された制御電極と、前記第１お
   よび第２の半導体領域にまたがって形成された第１の主
   電極と、前記第１の半導体層の裏面上に形成された第２
   の主電極とを備え、前記第２の半導体層の前記第１の半
   導体層との接合部寄りに部分的に結晶欠陥を有しており
   、かつ前記結晶欠陥領域中の主面に対向した面上におい
   て、前記結晶欠陥領域が全面に占める割合が３０％かそ
   れ以下であることを特徴とする絶縁ゲート型バイポーラ
   トランジスタ。
2. 【請求項２】　　請求項１記載の絶縁ゲート型バイポー
   ラトランジスタを製造する方法であって、該トランジス
   タの第１の半導体層の裏面上に微細孔を多数設けた金属
   厚膜を設ける工程と、前記金属厚膜の微細孔を通して軽
   イオンを、その飛程位置が前記トランジスタの第２の半
   導体層の第１の半導体層との接合部寄りに設定されるよ
   うに照射する工程とを備え、前記微細孔の総面積の全面
   積に占める割合が３０％かそれ以下であることを特徴と
   する絶縁ゲート型バイポーラトランジスタの製造方法。