JPH0421200B2 - - Google Patents
Info
- Publication number
- JPH0421200B2 JPH0421200B2 JP2033153A JP3315390A JPH0421200B2 JP H0421200 B2 JPH0421200 B2 JP H0421200B2 JP 2033153 A JP2033153 A JP 2033153A JP 3315390 A JP3315390 A JP 3315390A JP H0421200 B2 JPH0421200 B2 JP H0421200B2
- Authority
- JP
- Japan
- Prior art keywords
- pitch
- value
- output
- gate
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、電子楽器におけるピツチ制御装置に
関し、特に少数の変更量設定スイツチを用いて、
ピツチ変更量を所定値に即座に設定し得るように
したものに関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a pitch control device for an electronic musical instrument, and particularly to a pitch control device for an electronic musical instrument.
This invention relates to a device that allows the pitch change amount to be immediately set to a predetermined value.
従来、電子楽器等においてチユーニングを行な
う際、ダイヤルを回転させて、所望の周波数に設
定するものがある。この場合、可変発振器とし
て、LC発振器を用い、上記ダイヤルで、Ｌ又は
Ｃの値を変化させることにより実現していた。更
には、非安定マルチバイブレータを用い、定数
を、上記同様にダイヤルを用いて変化させて、チ
ユーニングを行なつていた。こうしたダイヤルを
用いてアナログ的にチユーニングを行なう方法で
は、チユーニング値を正確に設定することは難し
く、またダイヤルは多接点型のためコスト高にな
る欠点があつた。
2. Description of the Related Art Conventionally, when tuning an electronic musical instrument or the like, there are some instruments in which a desired frequency is set by rotating a dial. In this case, an LC oscillator is used as the variable oscillator, and this is achieved by changing the value of L or C using the dial. Furthermore, tuning was performed using an unstable multivibrator and changing the constant using a dial in the same manner as described above. In the analog tuning method using such a dial, it is difficult to set the tuning value accurately, and the dial is of a multi-contact type, resulting in high costs.
そこで、従来からこのダイヤルの代わりに２個
のスイツチを用い、一方のスイツチを操作すれば
出力周波数を増大させ、他方のスイツチを操作す
れば出力周波数を減少させるようにすることが提
案された。（例えば特開昭56−104545号）
〔従来技術の問題点〕
しかしながら、このように出力周波数増大、減
少用のスイツチによつて出力周波数を基準となる
チユーニング値、例えばA4＝442〔Hz〕からずら
した場合、これを再び元の基準値に戻そうとする
と、ずらすのに要した操作量と時間が必要とな
る。これはずらした量が大きければ大きいほど元
の基準値に戻すのに手間と時間がかかることにな
り、問題であつた。また基準値に即座に戻すため
の専用のスイツチを設けることも考えられたが、
これはスイツチ数の増大を招き、好ましいことで
はなかつた。 Therefore, it has been proposed in the past to use two switches instead of this dial, and operate one switch to increase the output frequency, and operate the other switch to decrease the output frequency. (For example, JP-A No. 56-104545) [Problems with the prior art] However, due to the output frequency increase/decrease switches as described above, the tuning value based on the output frequency, for example, A 4 = 442 [Hz] If it is shifted from the original reference value, the amount of operation and time required to shift it will be required in order to return it to the original reference value. This was a problem because the larger the amount of deviation, the more effort and time it would take to return to the original reference value. It was also considered to provide a dedicated switch to immediately return to the standard value, but
This resulted in an increase in the number of switches, which was not desirable.
本発明は、出力信号の周波数をスイツチ数を増
加させることなく、即座に正確に基準値等の所定
値に設定できる電子楽器のピツチ制御装置を提供
することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a pitch control device for an electronic musical instrument that can immediately and accurately set the frequency of an output signal to a predetermined value such as a reference value without increasing the number of switches.
本発明は上記目的を達成するために、楽音ピツ
チを高音側に変更するための第１の操作手段と、
楽音のピツチを低音側に変更するための第２の操
作手段と、第１及び第２の操作手段の操作に応じ
て記憶データの値が増減可変更れる記憶手段と、
第１及び第２の操作手段が同時に操作されたこと
を検出し、この検出に基づき記憶手段の記憶デー
タを所定値に設定する制御手段とを備え、記憶手
段の記憶データに基づき楽音のピツチを設定また
は制御するようにしたことを特徴とする。
In order to achieve the above object, the present invention includes a first operating means for changing the musical tone pitch to the treble side;
a second operating means for changing the pitch of the musical tone to the bass side; a storage means for increasing or decreasing the value of the stored data according to the operations of the first and second operating means;
control means for detecting that the first and second operation means are operated simultaneously and setting the data stored in the storage means to a predetermined value based on this detection; It is characterized by being set or controlled.
第１図は、本発明のピツチ制御装置を適用した
電子楽器の主要ブロツク図である。図中１は、周
波数発生器であり、この周波数発生器１の出力
は、分周器２に入力する。この分周器２にて、上
記周波数発生器１の信号を1/768に分周した後、
位相比較器（P.D.）３の一端に入力する。この位
相比較器３の出力は、ローパスフイルタ（LPF）
４、電圧制御型発振器（VCO）５を介し、分周
器６，７に入力し夫々1/2、1/3に分周される。上
記分周器６の出力はプログラマブルデバイダ８に
入力し、分周比を決定される。このプログラマブ
ルデバイダ８の分周比は、チユーニングデータ発
生部９にて指定されるもので、チユーニング値を
増大させるための第１の操作子１０と、チユーニ
ング値を減少させる第２の操作子１１の押圧操作
により行なわれる。又、プログラマブルデバイダ
８の出力は、上記位相比較器３の他端に入力す
る。従つて、この位相比較器３、ローパスフイル
タ４、電圧制御型発振器５、分周器６、プログラ
マブルデバイダ８にてPLL１２が構成される。
FIG. 1 is a main block diagram of an electronic musical instrument to which the pitch control device of the present invention is applied. In the figure, 1 is a frequency generator, and the output of this frequency generator 1 is input to a frequency divider 2. After dividing the signal from the frequency generator 1 to 1/768 by this frequency divider 2,
Input to one end of phase comparator (PD) 3. The output of this phase comparator 3 is passed through a low pass filter (LPF)
4. The signal is input to frequency dividers 6 and 7 via a voltage controlled oscillator (VCO) 5, and is divided into 1/2 and 1/3, respectively. The output of the frequency divider 6 is input to a programmable divider 8 to determine the frequency division ratio. The frequency division ratio of the programmable divider 8 is specified by the tuning data generator 9, and a first operator 10 for increasing the tuning value and a second operator 11 for decreasing the tuning value are used. This is done by pressing the button. Further, the output of the programmable divider 8 is input to the other end of the phase comparator 3. Therefore, the phase comparator 3, low-pass filter 4, voltage-controlled oscillator 5, frequency divider 6, and programmable divider 8 constitute a PLL 12.
一方、このPLL１２の出力は、上記分周器７
を介し楽音作成部１３のCLK端子に入力し、上
記楽音作成部１３の基準クロツクとなる。又、こ
の楽音作成部１３には、鍵、リズムの種類を指定
するスイツチ等を有するキー・スイツチ部１４の
信号がCPU（中央制御装置：マイクロプロセツサ
等から成る）１５を介し、入力している。そし
て、上記楽音作成部１３は、上記PLL１２から
分周器７を介した基準クロツクに基づいて、つま
り所望のチユーニング値にて、楽音が作成され
て、図示しない増幅器、スピーカを介し、放音さ
れる。 On the other hand, the output of this PLL 12 is the frequency divider 7
The clock signal is inputted to the CLK terminal of the musical tone generating section 13 via the CLK terminal, and serves as a reference clock for the musical tone generating section 13. In addition, a signal from a key switch section 14 having switches for specifying the type of key and rhythm is inputted to the musical tone creation section 13 via a CPU (central control unit: consisting of a microprocessor, etc.) 15. There is. Then, the musical tone generating section 13 generates a musical tone based on the reference clock from the PLL 12 via the frequency divider 7, that is, at a desired tuning value, and outputs the tone through an amplifier and a speaker (not shown). Ru.
次に、第２図にてチユーニングデータ作成部９
の具体的回路を示す。第１の操作子１０、第２の
操作子１１の一端は夫々、接地しており、一方、
他端は抵抗Ｒ１，Ｒ２を夫々介して電圧Ｖが供給
される。上記第１、第２の操作子１０，１１は、
またインバータ１６，１７、ワンシヨツトマルチ
１８，１９、更にアンドゲード２０，２１の一端
に夫々入力する。上記ワンシヨツトマルチ１８，
１９の出力は、インバータ２２，２３を介し、上
記アンドゲート２０，２１の他端に夫々入力す
る。そして、このアンドゲート２０，２１の出力
は、アンドゲート２４，２５、オアゲート２６，
２７、アンドゲート２８，２９を介して、カウン
タ部３０にカウントUP、カウントdown信号とし
て夫々入力する。一方、発振器３１の出力は、上
記アンドゲート２４，２５の他端に入力する。ま
た、上記第１、第２の操作子１０，１１からの出
力は、微分回路３２，３３に夫々入力し、上記第
１、第２の操作子１０，１１を押圧した瞬間だ
け、出力が生じる。そして、この微分回路３２，
３３の出力は、夫々オアゲート２６，２７の他端
に入力する。加えて、上記抵抗Ｒ１，Ｒ２を介し
た電圧Ｖは、インバータ３４，３５を夫々介し、
アンドゲート３６に入力し、このアンドゲート３
６の出力は、上記カウンタ部３０に所定値を設定
するRESET信号として入力する。上記カウンタ
部３０の出力は、夫々ナンドゲート３７，３８に
入力し、更に上記アンドゲート２８，２９の他端
に夫々入力する。ここで、ナンドゲート３７は上
部カウンタ部３０の値が所望の最大値に達すると
出力が“０”となり、上記アンドゲート２８を閉
成し、上記カウンタ部３０のカウントUP動作を
停止させる。又、ナンドゲート３８は上記カウン
タ部３０の値が所望の最小値に達する出力が
“０”となり、上記アンドゲート２９を閉成し、
上記カウンタ部３０のカウントdown動作を停止
させる。一方、上記カウンタ部３０の出力は、デ
コーダ３９に入力し、デコードされて上記プログ
ラマブルデバイダ８に入力する。 Next, in FIG. 2, the tuning data creation section 9
A specific circuit is shown below. One end of the first operator 10 and the second operator 11 are each grounded, and on the other hand,
A voltage V is supplied to the other end via resistors R1 and R2, respectively. The first and second operators 10 and 11 are
The signals are also input to one ends of inverters 16 and 17, one shot multipliers 18 and 19, and AND gates 20 and 21, respectively. The above one-shot multi 18,
The outputs of 19 are input to the other ends of the AND gates 20 and 21 via inverters 22 and 23, respectively. The outputs of the AND gates 20 and 21 are output from the AND gates 24 and 25, the OR gate 26, and
27, the signals are input to the counter section 30 as count UP and count DOWN signals through AND gates 28 and 29, respectively. On the other hand, the output of the oscillator 31 is input to the other ends of the AND gates 24 and 25. Further, the outputs from the first and second operators 10 and 11 are input to differentiating circuits 32 and 33, respectively, and output is generated only at the moment when the first and second operators 10 and 11 are pressed. . And this differentiating circuit 32,
The outputs of 33 are input to the other ends of OR gates 26 and 27, respectively. In addition, the voltage V passing through the resistors R1 and R2 passes through inverters 34 and 35, respectively.
input to AND gate 36, and this AND gate 3
The output of 6 is inputted to the counter section 30 as a RESET signal for setting a predetermined value. The outputs of the counter section 30 are input to NAND gates 37 and 38, respectively, and further input to the other ends of the AND gates 28 and 29, respectively. Here, when the value of the upper counter section 30 reaches a desired maximum value, the NAND gate 37 outputs "0", closes the AND gate 28, and stops the count-up operation of the counter section 30. Further, the output of the NAND gate 38 becomes "0" when the value of the counter section 30 reaches a desired minimum value, and the AND gate 29 is closed.
The countdown operation of the counter section 30 is stopped. On the other hand, the output of the counter section 30 is input to a decoder 39, decoded, and input to the programmable divider 8.
次に上記実施例の動作につき説明する。 Next, the operation of the above embodiment will be explained.
上記周波数発生器１からの発振周波数4.946848
〔ＭHz〕の信号が、分周器２にて1/768に分周され
PLL１２に入力する。そして、このPLL１２内
の上記プログラマブルデバイダ８は、上記チユー
ニングデータ発生部９からのデータにより分周比
が決定され、上記PLL１２からの出力が上記分
周器７を介して、上記楽音作成部１３に入力す
る。この時、上記プログラマブルデバイダ８の分
周比が１／1152の時、上記分周器７からの信号が
4.94684〔ＭHz〕となり、A4＝442〔Hz〕に設定され
る。 Oscillation frequency from frequency generator 1 above 4.946848
The [MHz] signal is divided into 1/768 by frequency divider 2.
Input to PLL12. The frequency division ratio of the programmable divider 8 in this PLL 12 is determined by the data from the tuning data generation section 9, and the output from the PLL 12 is passed through the frequency divider 7 to the musical tone generation section 13. Enter. At this time, when the frequency division ratio of the programmable divider 8 is 1/1152, the signal from the frequency divider 7 is
4.94684 [MHz], and A 4 =442 [Hz].
この時、上記第２の操作子１１を押圧すると、
上記微分回路３３から一発信号が出力しオアゲー
ト２７を介し、アンドゲート２９の一端に入力す
る。ここで、ナンドゲート３８の出力は、カウン
タ部３０が最小値に達していないため“１”とな
つており、上記アンドゲート２９を閉成してい
る。従つて、上記オアゲート２７から出力した信
号が、上記アンドゲート２９を介して、カウンタ
部３０のカウント値を−１させる。すると、デコ
ーダ３９にてデコードされ、上記プログラマブル
デバイダ８の分周比を１／1151に設定させる。こ
の時、上記分周器７の出力信号は、4294〔Hz〕減
衰して、上記楽音作成部１３に入力する。この結
果A4＝441.6〔Hz〕となり約1.5セント低くなる。 At this time, if the second operator 11 is pressed,
A single signal is output from the differentiating circuit 33 and inputted to one end of the AND gate 29 via the OR gate 27. Here, the output of the NAND gate 38 is "1" because the counter section 30 has not reached the minimum value, and the AND gate 29 is closed. Therefore, the signal output from the OR gate 27 passes through the AND gate 29 and causes the count value of the counter section 30 to decrease by 1. Then, it is decoded by the decoder 39, and the frequency division ratio of the programmable divider 8 is set to 1/1151. At this time, the output signal of the frequency divider 7 is attenuated by 4294 [Hz] and input to the musical tone creation section 13. As a result, A 4 =441.6 [Hz], which is about 1.5 cents lower.
再度、上記第２の操作子１１を押圧すると上述
の動作がくり返され、上記分周器７の出力信号
は、4294〔Hz〕減衰して、この結果A4＝441.2〔Hz〕
となり、更に約1.5セント低くなる。 When the second operator 11 is pressed again, the above operation is repeated, and the output signal of the frequency divider 7 is attenuated by 4294 [Hz], resulting in A 4 =441.2 [Hz].
This is an additional 1.5 cents lower.
ここで、上記第２の操作子１１を押圧し続ける
とする。まず微分回路３３より一発信号が出力
し、オアゲート２７に入力し、アンドゲート２９
を介しカウンタ部３０のカウント値を１だけ減ず
る。その後約0.5秒後、上記ワンシヨツトマルチ
１９のＱ端子からの出力が“０”となり、インバ
ータ２３にて反転された信号が、アンドゲート２
１の一端に入力する。このアンドゲート２１の他
端は、インバータ１７を介して出力した“１”信
号が入力している。すると、アンドゲート２１か
ら“１”信号が出力し、アンドゲート２５を閉成
させる。従つて、発振器３１から約10〔Hz〕のク
ロツクが出力し、上記アンドゲート２５を介し、
更にオアゲート２７、上記アンドゲート２９を介
し、上記カウンタ部３０に入力し、カウント
down動作が行なわれる。そして、デコーダ３９
にてデコードされ、上記プログラマブルデバイダ
８の分周比を変化させ、チユーニング値を減衰さ
せる。なお、予め設定したカウント値に達する
と、ナンドゲート３８からの出力信号が“０”と
なり、アンドゲート２９を閉成し、カウンタ部３
０のカウントdown動作を停止させる。従つて、
チユーニング値は、ある値以下にはならないよう
に設定されている。 Here, it is assumed that the second operator 11 is continued to be pressed. First, a single signal is output from the differentiating circuit 33, inputted to the OR gate 27, and then input to the AND gate 29.
The count value of the counter section 30 is decremented by 1 via the . Approximately 0.5 seconds later, the output from the Q terminal of the one-shot multi 19 becomes "0", and the signal inverted by the inverter 23 is transferred to the AND gate 2.
Input at one end of 1. The other end of the AND gate 21 receives the "1" signal outputted via the inverter 17. Then, a "1" signal is output from the AND gate 21, and the AND gate 25 is closed. Therefore, a clock of approximately 10 [Hz] is output from the oscillator 31, and the clock is outputted via the AND gate 25.
Furthermore, it is input to the counter section 30 through the OR gate 27 and the AND gate 29, and is counted.
A down operation is performed. And decoder 39
The frequency dividing ratio of the programmable divider 8 is changed to attenuate the tuning value. Note that when the preset count value is reached, the output signal from the NAND gate 38 becomes "0", the AND gate 29 is closed, and the counter section 3
Stops the count down operation of 0. Therefore,
The tuning value is set so that it does not go below a certain value.
上記第１の操作子１０の動作についても、上記
第２の操作子１１と全く同様であり、１回押圧す
れば、カウンタ部３０のカウント値が＋１され、
0.5秒以上押圧し続けると連続してカウント値が
カウントUPされる。そして、予め設定した値に
達すると、カウントUP動作が停止される。 The operation of the first operator 10 is also exactly the same as that of the second operator 11, and when pressed once, the count value of the counter section 30 is increased by 1.
If you keep pressing for 0.5 seconds or more, the count value will continue to count up. Then, when the preset value is reached, the count up operation is stopped.
一方、上記第１、第２の操作子１０，１１を同
時に押圧する。インバータ３４，３５の出力が
“１”となり、アンドゲート３６から信号を生じ
させる。この信号は、上記カウンタ部３０をリセ
ツトする信号である。従つて、上記カウンタ部３
０の値が所定値にリセツトされる。この時、上記
カウンタ部３０の出力は、デコーダ３９にてデコ
ードされ、上記プログラマブルデバイダ８の分周
比を１／1152に設定する。つまり、上記第１、第
２の操作子１０，１１を同時に押圧することによ
り、チユーニング値は、A4＝442〔Hz〕に瞬時に
設定される。 On the other hand, the first and second operators 10 and 11 are pressed simultaneously. The outputs of the inverters 34 and 35 become "1", causing the AND gate 36 to generate a signal. This signal is a signal for resetting the counter section 30. Therefore, the counter section 3
The value of 0 is reset to a predetermined value. At this time, the output of the counter section 30 is decoded by the decoder 39, and the frequency division ratio of the programmable divider 8 is set to 1/1152. That is, by pressing the first and second operators 10 and 11 at the same time, the tuning value is instantly set to A 4 =442 [Hz].
上述の如く、チユーニングを行つた後、キー・
スイツチ部１４にて、所望の音色を設定し、所望
の鍵を押圧することにより、CPU１５を介し、
夫々対応する音色コード、キーコードが出力し、
上記楽音作成部１３にて、上記所望の音色にて、
かつ、上記設定されたチユーニング値に基づい
て、上記押圧した鍵の音高に対応した楽音信号を
出力し、図示しない増幅器を介しスピーカにて放
音させる。 After tuning as described above, the key
By setting the desired tone on the switch section 14 and pressing the desired key, the
The corresponding tone code and key code are output,
In the musical tone creation section 13, with the desired tone,
Based on the tuning value set above, a musical tone signal corresponding to the pitch of the pressed key is output, and the sound is emitted from a speaker via an amplifier (not shown).
上述した実施例において、PLLを用いてクロ
ツクを得ているので、高精度で高安定度のチユー
ニング値が得られるというすぐれた効果がある。
又、プログラマブルデバイダの分周比を変化させ
るだけで、簡単にクロツクの周波数を可変にでき
る効果がある。 In the embodiment described above, since the clock is obtained using a PLL, there is an excellent effect that a highly accurate and highly stable tuning value can be obtained.
Furthermore, the clock frequency can be easily varied by simply changing the frequency division ratio of the programmable divider.
本発明は、出力楽音のピツチを高音側に変更さ
せる第１の操作手段と、前記出力楽音のピツチを
低音側に変更させる第２の操作手段とを設け、こ
の第１、第２の操作手段を同時操作することによ
り、前記出力楽音のピツチを所定値に設定可能な
ため、楽音のピツチの指定が簡単に行なえ、特
に、基準となる所定の値にワンタツチで設定でき
るので操作性が向上し、しかも特別の操作手段を
必要とせずして基準となる所定の値に設定できる
ので構成の簡単化をもたらすという効果がある。
The present invention is provided with a first operating means for changing the pitch of the output musical tone to the treble side, and a second operating means for changing the pitch of the output musical tone to the bass side, and the first and second operating means are provided. By operating simultaneously, the pitch of the output musical tone can be set to a predetermined value, making it easy to specify the pitch of the musical tone. In particular, operability is improved because the pitch can be set to a predetermined standard value with one touch. Moreover, since the reference value can be set to a predetermined value without requiring any special operating means, the configuration can be simplified.
第１図は、本発明を適用した電子楽器の主要ブ
ロツク図、第２図は、電子楽器を駆動させるため
の基本クロツクを発生するチユーニングデータ発
生部の具体的回路図である。
８……プログラマブルデバイダ、９……チユー
ニングデータ発生部、１０……第１の操作子、１
１……第２の操作子、１２……PLL、１３……
楽音作成部、１８，１９……ワンシヨツトマル
チ、３０……カウンタ部、３２，３３……微分回
路、３９……デコーダ。
FIG. 1 is a main block diagram of an electronic musical instrument to which the present invention is applied, and FIG. 2 is a specific circuit diagram of a tuning data generating section that generates a basic clock for driving the electronic musical instrument. 8...Programmable divider, 9...Tuning data generator, 10...First operator, 1
1...Second controller, 12...PLL, 13...
Musical tone creation section, 18, 19...one shot multi, 30...counter section, 32, 33...differentiation circuit, 39...decoder.
Claims (1)
の操作手段と、 楽音のピツチを低音側に変更するための第２の
操作手段と、 前記第１及び第２の操作手段の操作に応じて記
憶データの値が増減変更される記憶手段と、 前記第１及び第２の操作手段が同時に操作され
たことを検出し、この検出に基づき前記記憶手段
の記憶データを所定値に設定する制御手段と、 を備え、前記記憶手段の記憶データに基づき楽音
のピツチを設定または制御するようにした電子楽
器のピツチ制御装置。 ２ 前記制御手段は、前記記憶データをピツチ変
更量零に対応する値に設定するものである特許請
求の範囲第１項記載の電子楽器のピツチ制御装
置。 ３ 前記第１及び第２の操作手段は、夫々押しボ
タンスイツチから成る特許請求の範囲第１項記載
の電子楽器のピツチ制御装置。[Claims] 1. A first method for changing the pitch of a musical tone toward the pitch side.
a second operating means for changing the pitch of musical tones to the bass side; a storage means for increasing or decreasing the value of the stored data in accordance with the operations of the first and second operating means; control means for detecting that the first and second operation means are operated simultaneously, and setting the data stored in the storage means to a predetermined value based on this detection; A pitch control device for an electronic musical instrument that sets or controls the pitch of a musical tone. 2. The pitch control device for an electronic musical instrument according to claim 1, wherein the control means sets the stored data to a value corresponding to a pitch change amount of zero. 3. The pitch control device for an electronic musical instrument according to claim 1, wherein the first and second operating means each comprise a push button switch.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2033153A JPH02275992A (en) | 1990-02-14 | 1990-02-14 | Pitch controller for electronic musical instrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2033153A JPH02275992A (en) | 1990-02-14 | 1990-02-14 | Pitch controller for electronic musical instrument |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5214058A Division JPH06318081A (en) | 1993-08-30 | 1993-08-30 | Data controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02275992A JPH02275992A (en) | 1990-11-09 |
| JPH0421200B2 true JPH0421200B2 (en) | 1992-04-08 |
Family
ID=12378634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2033153A Granted JPH02275992A (en) | 1990-02-14 | 1990-02-14 | Pitch controller for electronic musical instrument |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02275992A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3248945B2 (en) * | 1992-04-28 | 2002-01-21 | ヤマハ株式会社 | Tuning equipment |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5711595B2 (en) * | 1979-04-09 | 1982-03-05 | ||
| JPS5810495B2 (en) * | 1974-09-10 | 1983-02-25 | 株式会社豊田自動織機製作所 | Somenkinioker Ochimonochiyouseisouchi |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS636796Y2 (en) * | 1980-06-24 | 1988-02-26 | ||
| JPS5810495U (en) * | 1981-07-13 | 1983-01-22 | ヤマハ株式会社 | Preset control device for electronic musical instruments |
| JPS59171436U (en) * | 1983-04-30 | 1984-11-16 | カシオ計算機株式会社 | variable frequency generator |
-
1990
- 1990-02-14 JP JP2033153A patent/JPH02275992A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5810495B2 (en) * | 1974-09-10 | 1983-02-25 | 株式会社豊田自動織機製作所 | Somenkinioker Ochimonochiyouseisouchi |
| JPS5711595B2 (en) * | 1979-04-09 | 1982-03-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02275992A (en) | 1990-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835491A (en) | Clock signal generation | |
| DE69029743D1 (en) | PLL FREQUENCY SYNTHESISER WITH HARD LIMITER CONTROLLED BY A DIRECT DIGITAL SYNTHESISER | |
| JPS589954B2 (en) | rhythm hatsei sochi | |
| US4207791A (en) | Automatic tuning device | |
| US4349789A (en) | Stabilized sweep frequency generator with adjustable start and stop frequencies | |
| US4310804A (en) | Input activated frequency synthesizer | |
| US4077298A (en) | Apparatus for automatically tuning an electronic musical instrument | |
| JPH0421200B2 (en) | ||
| CA1062516A (en) | Apparatus for forming chord signal | |
| JPH02236596A (en) | Pitch controller for electronic musical instrument | |
| JPH0224416B2 (en) | ||
| JPH06318081A (en) | Data controller | |
| US4095501A (en) | Automatic rhythm performing apparatus having a voltage-controlled variable frequency oscillator | |
| JPH02276313A (en) | Variable data generator | |
| JPH05206848A (en) | Pll synthesizer circuit | |
| JPS5848716Y2 (en) | Portamento effect device for electronic musical instruments | |
| JP2001237700A (en) | Phase-locked loop circuit | |
| JPS6224968B2 (en) | ||
| JPH0221815Y2 (en) | ||
| JPH06209216A (en) | Signal generator | |
| JPS6333381Y2 (en) | ||
| JPH04106595A (en) | Frequency measuring instrument for tuning | |
| JPS6333739B2 (en) | ||
| JP2548698Y2 (en) | Tuning frequency measuring instrument | |
| JPS6111759Y2 (en) |