JPH04186726A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04186726A
JPH04186726A JP31533390A JP31533390A JPH04186726A JP H04186726 A JPH04186726 A JP H04186726A JP 31533390 A JP31533390 A JP 31533390A JP 31533390 A JP31533390 A JP 31533390A JP H04186726 A JPH04186726 A JP H04186726A
Authority
JP
Japan
Prior art keywords
film
tin
oxygen
tin film
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31533390A
Other languages
English (en)
Other versions
JP2785482B2 (ja
Inventor
Nobukazu Ito
信和 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2315333A priority Critical patent/JP2785482B2/ja
Publication of JPH04186726A publication Critical patent/JPH04186726A/ja
Application granted granted Critical
Publication of JP2785482B2 publication Critical patent/JP2785482B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特にバリアメ
タルを用(・た電極配線の形成方法に関する。
〔従来の技術〕
従来、層間絶縁膜の上下でシリコン基板と電極配線との
コンタクトをとる場合、第1図に示すようにAI2配線
17の下にバリアメタルとしてチタン(Ti)膜15と
チタンナイトライド(TiN)膜16を形成し、3層積
層配線を構成して(・る。
通常、TiN膜の形成にはスパッタリング法が用いられ
るが、成膜直後のTiN膜は完全なTiNとはなってお
らず、結晶性も悪い、そこでTiN膜の堆積後、ランプ
アニールを用し・て、N2やNH3などの窒化雲囲気中
で500〜900℃。
20〜60秒の熱処理を行ない、TiNの結晶化を促進
しバリア性の向上を図ってし・た。
また、TiN膜のバリア性向上のもう一つの手段として
、反応性スパッタリングを用いたTiN膜の形成の際に
スパッタガスに3〜6%程度の02を添加し、酸素を含
有したTiN膜を形成しバリア性を向上させていた。
〔発明が解決しようとする課題〕
この従来の半導体装置の製造方法におけるTiN膜の形
成方法では、ランプアニールを用いて結晶化を行ないバ
リア性を向上させる場合、TiNの急速な加速による結
晶化でTiN膜の急激な収縮が起り、TiN膜に無数の
微細なりラックが発生し、バリア性の劣化が起こること
かあった。
また、スパッタカス中に02を添加して酸素を含有させ
たTiN膜を形成してバリア性を向上させる場合には、
膜質の制御が難しく安定した膜質のTiNを得ることが
困難であるという問題があった。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、シリコン基板上にバ
リアメタル膜であるチタン膜とチタンナイトライド膜、
その上にアルミニウム膜を堆積して3層積層電極を形成
する工程において、前記チタンナイトライド膜が酸素を
400〜5000ppm含有するTiあるいはTiNタ
ーゲットを用いたスパッタリング法を用いて形成されて
いる。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の断面図である。シリコン基
板11上に、例えばSiO2やPSGなどの層間絶縁膜
12を形成し、フンタクトホール14を開口し、不純物
拡散層13を形成し、スパッタリング法を用いてTi膜
15を200〜800人堆積する。以上までは従来と同
じ方法で、次のTiN膜の形成に本発明の特徴がある。
TiN膜の形成は、Tiターゲ、ットを用いたAr+N
zの混合ガス中での反応性スバ、ツタリング法により行
なわれるが、本発明では400〜5000ppmの酸素
を含有したTiターゲットを使用してTiN膜16を8
00〜1000人堆積する。
次に、TiN膜16の結晶性を良くするため、ランプア
ニールにて、500〜900℃、20〜60秒の熱処理
をN2やNH3などの窒化雰囲気中で行なったあと、A
β配線を05〜1.2μmの厚さで形成し、3層積層電
極を形成する。
本発明のその他の実施例としては、TiN膜16の形成
において、400〜5000ppmの酸素を含有1−た
TiN化合物ターゲットを用いてArガス中てジノζツ
タリングを行う。TiN化合物ターゲットは、その加工
性の悪さによりターゲットを作成することが困難で、ま
た安定な材質を得ることも困難ではあるが、スパッタリ
ングの際に反応性スパッタリング法で、プロセスマージ
ンヲ決定する要因の1つであるArとN2の混合比を考
慮する必要がないという利点がある。
〔発明の効果〕
以上説明したように本発明は、一定量の酸素を含んだタ
ーゲットを用いてTiNを形成するため、TiNの結晶
化向上のための熱処理の際に、膜中に微量台まれる酸素
がTiN膜の大幅の収縮を緩和し、微細なりラックの発
生を防ぐ効果を有する。
この効果を確認するために行なった実験の結果、酸素を
230ppm含有するTiターゲットにてチタン/チタ
ンナイトライド膜を形成し、熱処理を行なった試料は微
細クラックに起因される層抵抗のばらつきがα/マー5
〜30%であったのに対し、酸素を480ppm含有す
るTiターゲットではα/マ=1〜5%と、熱処理前と
ほとんど変わらなかった。
第2図に、ターゲット内酸素含有量と、接合リーク不良
率およびエレクトロマイグレーション試験の平均故障時
間(Mean Time to Fe1lure:MT
F)との関係を示す。ターゲット内の酸素含有量が少な
い時、ランプアニールによりTiN膜に微細なりラック
が発生し、接合リーク不良が発生しやすい。また、ター
ゲット内酸素含有量が多い時、TiN膜の層抵抗が急激
に増大するため、エレクトロマイグレーション耐性が低
下し、MTFが下がる。ここでターゲット内酸素含有量
の適性値は第2図より400〜5000ppmとする。
【図面の簡単な説明】
第1図は本発明の実施例断面図、第2図はターゲット内
酸素含有量と、接合リーク電流、MTFとの関係を示す
図である。 11・・・・・・シリコン基板、12・・・・・・層間
絶縁膜、13・・・・・・不純物拡散層、14・・・・
・フンタクトホール、15・・・・・・Ti膜、16・
・・・・・TiN膜、17・・・・・・An配線。 代理人 弁理士  内 原   晋 ターグツL内酸素#1 第2 図 =14

Claims (1)

    【特許請求の範囲】
  1.  シリコン基板上に、バリアメタル膜であるチタン(T
    i)膜,チタンナイトライド(TiN)膜、その上にア
    ルミニウム膜を堆積して3層積層電極を形成する工程に
    おいて、前記チタンナイトライド膜を酸素を400〜5
    000ppm含有するTiあるいはTiNターゲットを
    用いたスパッタリング法を用いて形成することを特徴と
    する半導体装置の製造方法。
JP2315333A 1990-11-20 1990-11-20 半導体装置の製造方法 Expired - Lifetime JP2785482B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2315333A JP2785482B2 (ja) 1990-11-20 1990-11-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2315333A JP2785482B2 (ja) 1990-11-20 1990-11-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04186726A true JPH04186726A (ja) 1992-07-03
JP2785482B2 JP2785482B2 (ja) 1998-08-13

Family

ID=18064151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2315333A Expired - Lifetime JP2785482B2 (ja) 1990-11-20 1990-11-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2785482B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342826B1 (ko) * 1995-08-22 2002-10-31 주식회사 하이닉스반도체 반도체소자의베리어금속층형성방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63259075A (ja) * 1987-04-14 1988-10-26 Nippon Mining Co Ltd 窒化チタンタ−ゲツトとその製造方法
JPH02249274A (ja) * 1989-03-23 1990-10-05 Seiko Epson Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63259075A (ja) * 1987-04-14 1988-10-26 Nippon Mining Co Ltd 窒化チタンタ−ゲツトとその製造方法
JPH02249274A (ja) * 1989-03-23 1990-10-05 Seiko Epson Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342826B1 (ko) * 1995-08-22 2002-10-31 주식회사 하이닉스반도체 반도체소자의베리어금속층형성방법

Also Published As

Publication number Publication date
JP2785482B2 (ja) 1998-08-13

Similar Documents

Publication Publication Date Title
KR930003243A (ko) (111) 결정방향을 가지는 질화티타늄 방벽층을 형성시키는 방법
US5672543A (en) Volcano defect-free tungsten plug
JPH04259242A (ja) 半導体装置の製造方法
JP2789332B2 (ja) 金属配線の構造及びその形成方法
JPH04186726A (ja) 半導体装置の製造方法
JP3109091B2 (ja) 半導体装置の製造方法
JP3179065B2 (ja) 半導体素子の製造方法
JPH04186838A (ja) 半導体装置の製造方法
JPH04196122A (ja) 半導体装置の製造方法
JPH0243726A (ja) 接続配線形成法
KR950006345B1 (ko) 텅스텐질화박막을 베리어메탈로 이용한 실리콘 반도체소자의 알루미늄금속배선 형성방법
JPH11150086A (ja) 半導体装置の製造方法
JPS6384154A (ja) 半導体装置の製造方法
JP2857170B2 (ja) 半導体装置の製造方法
JPH0479330A (ja) 積層配線の形成方法
JPH06112203A (ja) 半導体装置の製造方法
JPS62291146A (ja) 半導体装置の製造方法
JPH0513368A (ja) 半導体装置の製造方法
KR100342824B1 (ko) 반도체소자제조방법
JPH02249274A (ja) 半導体装置の製造方法
JPH0562933A (ja) 半導体装置の製造方法
JPH08186114A (ja) 配線薄膜、及び配線薄膜製造方法
JPH0493020A (ja) 半導体装置の製造方法
JPH05259116A (ja) 配線形成方法及び配線形成装置
JPS59115525A (ja) 半導体装置の製造方法