JPH06112203A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06112203A
JPH06112203A JP25825192A JP25825192A JPH06112203A JP H06112203 A JPH06112203 A JP H06112203A JP 25825192 A JP25825192 A JP 25825192A JP 25825192 A JP25825192 A JP 25825192A JP H06112203 A JPH06112203 A JP H06112203A
Authority
JP
Japan
Prior art keywords
film
wiring layer
layer
tin
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP25825192A
Other languages
English (en)
Inventor
Shuichi Yamane
秀一 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25825192A priority Critical patent/JPH06112203A/ja
Publication of JPH06112203A publication Critical patent/JPH06112203A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明は、半導体装置の製造方法に関し、反
射防止膜とAl配線層でのコンタクト抵抗を低減するこ
とができるとともに、Al配線層中へのNの拡散を十分
抑えることができ、しかも、Al配線層のマイグレーシ
ョンのための高温熱処理を十分行うことができ、良好な
膜質のAl配線層を得ることができる半導体装置の製造
方法を提供することをを目的とする。 【構成】 下地の膜4上にアルミニウム含有膜5を成長
させる工程と、次いで、該アルミニウム含有膜5を高温
熱処理して該アルミニウム含有膜5中のアルミニウムの
結晶粒を成長させる工程と、次いで、該アルミニウム含
有膜5上に反射防止膜7を形成する工程とを含むように
構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、バイポーラ、MOSトランジスタ等の各種半導
体装置の製造方法に適用することができ、特に、コンタ
クト抵抗の増加やAl配線層中へのNの拡散を生じさせ
ることなくAl配線層のマイグレーションのための高温
熱処理を十分行って、良好な膜質のAl配線層を得るこ
とができる半導体装置の製造方法に関する。
【0002】近年、半導体装置の製造工程におけるスル
ーホール形成工程では、1層目配線メタルからの反射に
より2層目配線メタルの形状が不安定なものになってし
まう。そこで、1層目配線上にTiN膜を形成し、これ
を反射防止膜として使用する方法が採られるようになっ
てきた。ところが、配線メタルとしてAl合金を用いた
場合、この上に直接TiN反射防止膜を形成すると、A
l膜中への窒素の拡散が生じる他、Al膜が下地バリア
メタルと反射防止膜というメタルによるサンドイッチ構
造になるため、後の熱処理工程によるマイグレーション
が起こり難い等の問題が生じ、その結果、粒径が非常に
小さくなってしまう。
【0003】そこで、本発明では、Al膜形成直後に、
熱処理により予めAlの結晶粒を十分成長させておき、
この膜上にTi→TiNとを同一チャンバー内で真空を
破らずに膜形成を行うことにより、マイグレーションの
問題と窒素拡散の問題を同時に防ぐことができることを
特徴としている。
【0004】
【従来の技術】図3は従来の半導体装置の製造方法を説
明する図である。図3において、31はSi等の基板であ
り、32は基板31上に形成され基板31が露出された開口部
32aを有するSiO2 等の絶縁膜であり、33〜35は各々
Ti等のコンタクトメタル膜、TiN等のバリアメタル
膜、アルミニウム配線層である。ここでのTiコンタク
トメタル膜33は基板31とのコンタクト抵抗低減化のため
に形成しており、TiNバリアメタル膜34はAl配線層
35のAlとSi基板31のSiとの相互拡散を防止するた
めに形成している。そして、36はAl配線層35上に形成
されたTiN等の反射防止膜であり、この反射防止膜36
はスルーホールを介して1層目Al配線層35上に2層目
のAl配線層を形成する際に、1層目Al配線層35から
の反射により2層目Al配線層の形状が不安定になるの
を防止するために形成している。
【0005】次に、その半導体装置の製造方法について
説明する。まず、図3(a)に示すように、CVD法等
によりSi基板31上にSiO2 を堆積して絶縁膜32を形
成した後、RIE等により絶縁膜32をエッチングして基
板31が露出された開口部32aを形成する。次に、図3
(b)に示すように、スパッタ法等により開口部32a内
の基板31とコンタクトを取るように全面にTi、TiN
を順次堆積してTiコンタクトメタル膜33及びTiNバ
リアメタル膜34を形成する。次いで、TiNバリアメタ
ル膜34形成後、一旦大気に開放し、高温熱処理すること
によりバリアメタル膜34及びAl配線層35のコンタクト
抵抗を安定化させる。この時、TiNバリアメタル膜34
上に薄い自然酸化膜が生じる。
【0006】次に、図3(c)に示すように、スパッタ
法等により表面に自然酸化膜が生じているバリアメタル
膜34上にAlを堆積してAl配線層35を形成し、このA
l配線層35形成後、一旦大気に開放する。この時、Al
配線層35上にTiNバリアメタル膜34上よりも厚い(A
lの方がTiNよりも酸化され易い)Al2 3 等の自
然酸化膜が生じる。次いで、スパッタ法等により自然酸
化膜が生じているAl配線層35上にTiNを堆積して反
射防止膜36を形成する。
【0007】そして、全面にPSG等の絶縁膜を形成
し、この絶縁膜にスルーホールを形成し、このスルーホ
ールを介して反射防止膜36が形成された1層目のAl配
線層35とコンタクトを取るように2層目のAl配線層を
形成することにより、1層目Al配線層35と2層目Al
配線層とがコンタクトされた配線構造を得ることができ
る。
【0008】上記した従来の半導体装置の製造方法で
は、Al配線層35上に反射防止膜36を形成しているた
め、スルーホールを介して1層目Al配線層35上に2層
目Al配線層を形成する際に、この反射防止膜36により
1層目Al配線層35の反射を抑えて2層目Al配線層の
形状が不安定になるのを抑制することができる。そし
て、表面にAl2 3 等の自然酸化膜が生じている状態
でTiN反射防止膜36を形成しているため、この自然酸
化膜によりAl配線層35中へのN(TiN反射防止膜36
中からのNの脱ガスとチャンバー内雰囲気のNガス)の
拡散を防止してAl配線層35の膜質を良くすることがで
きる。また、TiNバリアメタル膜34表面にも自然酸化
膜が生じている状態でAl配線層35を形成しているた
め、上記同様Al配線層35中へのTiNバリアメタル膜
34からの脱ガスによるNの拡散を抑えることができる。
【0009】
【発明が解決しようとする課題】上記した従来の半導体
装置の製造方法では、Al配線層35上にTiN反射防止
膜36を形成する際に、Al配線層35中へのNの拡散を防
止する効果を上げるためにはAl配線層35表面のAl2
3 等の自然酸化膜はある程度厚膜で形成されているの
が望ましい。しかも、このようにAl配線層35表面のA
2 3 等の自然酸化膜が厚膜で形成されていれば、A
1配線層35のマイグレーションのための高温熱処理をし
ても、TiN反射防止膜36中からAl配線層35へのNの
拡散を防止することができる。しかしながら、このよう
にAl配線層35表面にAl2 3 等の自然酸化膜を厚膜
で形成してしまうと、Al配線層35と反射防止膜36での
コンタクト抵抗が増加してしまうという問題があった。
【0010】そこで、Al配線層35表面の自然酸化膜を
薄く形成すればよいと考えられるが、このように自然酸
化膜を薄くしてしまうと、Al配線層35上にTiN反射
防止膜36を形成する際やAl配線層35のマイグレーショ
ンのための高温熱処理する際に、Al配線層35中へのN
の拡散が顕著に生じてしまい、Al配線層35の膜質が悪
くなってしまうという問題があった。
【0011】そこで、本発明は、反射防止膜とAl配線
層でのコンタクト抵抗を低減することができるととも
に、Al配線層中へのNの拡散を十分抑えることがで
き、しかもAl配線層のマイグレーションのための高温
熱処理を十分行うことができ、良好な膜質のAl配線層
を得ることができる半導体装置の製造方法を提供するこ
とを目的としている。
【0012】
【課題を解決しようとする手段】本発明による半導体装
置の製造方法は上記目的達成のため、下地の膜上にアル
ミニウム含有膜を成長させる工程と、次いで、該アルミ
ニウム含有膜を高温熱処理して該アルミニウム含有膜中
のアルミニウムの結晶粒を成長させる工程と、次いで、
該アルミニウム含有膜上に反射防止膜を形成する工程と
を含むものである。
【0013】本発明に係る下地の膜には、Si等の基
板、TiN等のバリアメタル膜、SiO2 等の自然酸化
膜、Al等の導電性膜等が挙げられる。また、アルミニ
ウム含有膜には、Al、Al−Si、Al−Si−Cu
等の膜が挙げられ、反射防止膜には、TiN、TiW、
W、Ta等の膜が挙げられる。本発明においては、前記
アルミニウム含有膜と前記反射防止膜間にチタン膜を形
成する場合が好ましく、この場合、アルミニウム含有膜
(表面に自然酸化膜が生じている場合も同様)上に直接
TiN等の反射防止膜を形成する場合よりも表面に突起
(ヒロック)を生じ難くすることができるとともに、ア
ルミニウム含有膜表面に自然酸化膜が生じている状態で
反射防止膜を形成する場合よりもコンタクト抵抗を低減
することができ、しかも上記自然酸化膜(特に自然酸化
膜が薄く形成されている場合)が生じている場合よりも
TiN等の反射防止膜からのNガス等のアルミニウム含
有膜中への拡散をよリ抑えることができる。
【0014】本発明においては、前記アルミニウム含有
膜と前記チタン膜と前記反射防止膜とを真空を破らずに
形成する場合が好ましく、この場合、アルミニウム含有
膜形成後大気開放して形成する場合よりもアルミニウム
含有膜表面に自然酸化膜を生じ難くすることができ、自
然酸化膜が表面にない状態でチタン膜を形成することが
できる。しかも、Ti膜形成後大気開放して反射防止膜
を形成する場合よりもチタン膜と反射防止膜とのコンタ
クト抵抗をより低減することができる。
【0015】
【作用】本発明では、後述する実施例の図1、2に示す
如く、真空雰囲気でAl配線層5形成後、真空を破らず
にAl配線層5を高温リフローするようにしたため、A
l配線層5表面に自然酸化膜を生じさせることなくAl
配線層5のAlを十分マイグレーションさせてAlの結
晶粒を十分大きくさせることができる。このため、従来
の高温リフローさせない場合よりもAlの結晶粒を十分
大きくすることができるので、エレクトロマイグレーシ
ョン耐性を十分向上させることができる。そして、真空
を破らずにAl配線層5上にTi膜6及びTiN反射防
止膜7を形成して、Al配線層5とTiN反射防止膜7
間にTi膜6を形成するようにしたため、従来のAl配
線層表面に自然酸化膜が生じている状態でTiN反射防
止膜を形成する場合よりもAl配線層5とTiN反射防
止膜7間の抵抗成分を小さくすることができる。このた
め、Al配線層5とTiN反射防止膜7間でのコンタク
ト抵抗を低減することができる。しかも、Ti膜6上に
TiN反射防止膜7を形成する際(その後の高温熱処理
時においても)、Ti膜6はAl配線層5へのN拡散す
るのをブロックして十分防止することができるので、A
l配線層5の膜質を劣化させないようにすることができ
る。更には、Al配線層5上にTi膜6及びTiN反射
防止膜7を形成する際、Al配線層上に直接TiN反射
防止膜を形成する場合(Al配線層表面に自然酸化膜が
生じている場合も同様)よりもAl配線層5表面に突起
(ヒロック)を生じ難くすることができる。
【0016】
【実施例】以下、本発明を図面に基づいて説明する。図
1は本発明の半導体装置の製造方法を説明する図であ
る。図1において、1はSi等の基板であり、2は基板
1上に形成され基板1が露出された開口部2aを有する
SiO2 等の絶縁膜であり、3〜5は開口部2a内の基
板1とコンタクトするように順次形成された各々Ti等
のコンタクトメタル膜、TiN等のバリアメタル膜、A
l配線層である。ここでのTiコンタクトメタル膜3は
基板1とのコンタクト抵抗低減化のために形成してお
り、TiNバリアメタル膜4はAl配線層5のAlとS
i基板1のSiとの相互拡散を防止するために形成して
いる。そして、6はAl配線層5上に形成されたTi膜
であり、7はTi膜6上に形成されたTiN等の反射防
止膜であり、Ti膜6はAl配線層5とTiN反射防止
膜7でのコンタクト抵抗を低減するために、Al配線層
5中へのNの拡散をブロックして防止するために形成し
ている。反射防止膜7はスルーホールを介して1層目T
i膜6上に2層目のAl配線層を形成する際に、1層目
Ti膜6からの反射により2層目Al配線層の形状が不
安定になるのを防止するために形成している。
【0017】次に、図2は本発明の一実施例に則した半
導体製造装置の構成を示す概略図である。図2におい
て、11はAl配線層5を成膜するための真空雰囲気可能
なAlチャンバーであり、12はAl配線層5を高温リフ
ローするための真空雰囲気可能な高温リフローチャンバ
ーであり、13はTi膜6及びTiN反射防止膜7を成膜
するための真空雰囲気可能でN2 ガス配管付きのTi
(TiN)チャンバーである。そして、各々のチャンバ
ー11〜13は真空雰囲気可能な搬送室を介して各々搬送用
ロボット等により移動できるようになっている。
【0018】次に、その半導体装置の製造方法について
説明する。まず、図1(a)に示すように、CVD法等
によりSi基板1上にSiO2 を堆積して絶縁膜2を形
成した後、RIE等により絶縁膜2をエッチングして基
板1が露出された開口部2aを形成する。次に、図1
(b)に示すように、スパッタ法等により開口部2a内
の基板1とコンタクトを取るように全面にTi、TiN
を順次堆積してTiコンタクトメタル膜3及びTiNバ
リアメタル膜4を形成する。この時、Tiコンタクトメ
タル膜3及びTiNバリアメタル膜4は真空を破らずに
同一チャンバー内で連続的に形成すると、Tiコンタク
トメタル膜3とTiNバリアメタル膜4でのコンタクト
抵抗を低減することができるので好ましい。Tiのスパ
ッタ開始時はN2 ガスを流さずにTiのみを所望の膜厚
でスパッタした後、途中から更にN2 ガスを流してTi
Nを成膜すればよい。なお、Tiコンタクトメタル膜3
形成後にウェット前処理でTiコンタクトメタル膜3表
面の自然酸化膜を除去して表面処理してもよい。次い
で、TiNバリアメタル膜4形成後、一旦大気に開放
し、高温熱処理することによりTiコンタクトメタル膜
3及びTiNバリアメタル膜4のコンタクト抵抗を安定
化させる。この時、TiNバリアメタル膜4上にの非常
に薄い自然酸化膜が生じる。この自然酸化膜はこの上に
形成するAl配線層5へのTiNバリアメタル膜4から
の脱ガスによるNが拡散するのを防止するためのブロッ
ク膜であるので、除去しないで残したままにする。しか
も、Al配線層5上に生じるAl2 3 等の自然酸化膜
は厚膜で形成されるが、TiNバリアメタル膜4上での
自然酸化膜は非常に薄くしか形成されないので、その抵
抗成分は無視できる程非常に小さいものである。
【0019】次に、図2に示す製造装置を用い、TiN
バリアメタル膜4まで形成された基板1を真空雰囲気の
Alチャンバー11内に導入し、図1(c)に示すよう
に、スパッタ法等によりAl配線層5上にAlを堆積し
てAl配線層5を形成した後、真空搬送室を介してAl
配線層5が形成さた基板1を真空雰囲気の高温リフロー
チャンバー12内に導入し、600℃程度にて高温リフロ
ーを行ってAlの結晶粒を成長させる。次いで、大気開
放せずに真空搬送室を介してAl配線層5が高温リフロ
ーされた基板1をTi(TiN)チャンバー13内に導入
し、スパッタ法等によりArガスのみでAl配線層5上
にTiをスパッタして膜厚200〜500Å程度のTi
膜6を形成した後、真空を破らずに更にN2 ガスを導入
してTiNをスパッタして膜厚500〜1000Å程度
の反射防止膜7を形成する。
【0020】そして、全面にPSG等の絶縁膜を形成
し、この絶縁膜にスルーホールを形成し、このスルーホ
ールを介してその上にTi膜6及び反射防止膜7が形成
された1層目のAl配線層5とコンタクトを取るように
2層目のAl配線層を形成することにより、1層目Al
配線層5と2層目Al配線層がコンタクトされた配線構
造を得ることができる。
【0021】このように、本実施例では、真空雰囲気で
Al配線層5形成後、真空を破らずにAl配線層5を高
温リフローするようにしたため、Al配線層5表面に自
然酸化膜を生じさせることなくAl配線層5のAlを十
分マイグレーションさせてAlの結晶粒を十分大きくさ
せることができる。このため、従来の高温リフローさせ
ない場合よりもAlの結晶粒を十分大きくすることがで
きるので、エレクトロマイグレーション耐性を十分向上
させることができる。そして、真空を破らずにAl配線
層5上にTi膜6及びTiN反射防止膜7を順次形成し
て、Al配線層5とTiN反射防止膜7間にTi膜6を
形成するようにしたため、従来のAl配線層表面に自然
酸化膜が生じている状態で反射防止膜を形成する場合よ
りもAl配線層5と反射防止膜7間の抵抗成分を小さく
することができる。このため、Al配線層5と反射防止
膜7間でのコンタクト抵抗を低減することができる。し
かも、Ti膜6上にTiN反射防止膜7を形成する際
(その後の高温熱処理時においても)Ti膜6はAl配
線層5へのN拡散するをブロックして十分防止すること
ができるので、Al配線層5の膜質を劣化させないよう
にすることができる。更には、Al配線層5上にTi膜
6及びTiN反射防止膜7を形成する際、Al配線層上
に直接TiN反射防止膜を形成する場合(Al配線層表
面に自然酸化膜が生じている場合も同様)よりもAl配
線層5表面に突起(ヒロック)を生じ難くすることがで
きる。
【0022】
【発明の効果】本発明によれば、反射防止膜とAl配線
層でのコンタクト抵抗を低減することができるととも
に、Al配線層中へのNの拡散を十分抑えることがで
き、しかもAl配線層のマイグレーションのための高温
熱処理を十分行うことができ、良好な膜質のAl配線層
を得ることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例に則した半導体装置の製造方
法を説明する図である。
【図2】本発明の一実施例に則した半導体製造装置の構
成を示す概略図である。
【図3】従来例の半導体装置の製造方法を説明する図で
ある。
【符号の説明】
1 基板 2 絶縁膜 3 コンタクトメタル膜 4 バリアメタル膜 5 Al配線層 6 Ti膜 7 反射防止膜 11 Alチャンバー 12 高温リフローチャンバー 13 Ti(TiN)チャンバー

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 下地の膜(4)上にアルミニウム含有膜
    (5)を成長させる工程と、 次いで、該アルミニウム含有膜(5)を高温熱処理して
    該アルミニウム含有膜(5)中のアルミニウムの結晶粒
    を成長させる工程と、 次いで、該アルミニウム含有膜(5)上に反射防止膜
    (7)を形成する工程とを含むことを特徴とする半導体
    装置の製造方法。
  2. 【請求項2】 前記アルミニウム含有膜(5)と前記反
    射防止膜(7)間にチタン膜(6)を形成することを特
    徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 前記アルミニウム含有膜(5)と前記チ
    タン膜(6)と前記反射防止膜(7)とを真空を破らず
    に形成することを特徴とする請求項2記載の半導体装置
    の製造方法。
JP25825192A 1992-09-28 1992-09-28 半導体装置の製造方法 Withdrawn JPH06112203A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25825192A JPH06112203A (ja) 1992-09-28 1992-09-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25825192A JPH06112203A (ja) 1992-09-28 1992-09-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06112203A true JPH06112203A (ja) 1994-04-22

Family

ID=17317635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25825192A Withdrawn JPH06112203A (ja) 1992-09-28 1992-09-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06112203A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883002A (en) * 1996-08-29 1999-03-16 Winbond Electronics Corp. Method of forming contact profile by improving TEOS/BPSG selectivity for manufacturing a semiconductor device
US6130158A (en) * 1995-02-15 2000-10-10 Yamaha Corporation Filling connection hole with wiring material by using centrifugal force
JP2015153879A (ja) * 2014-02-13 2015-08-24 セイコーインスツル株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130158A (en) * 1995-02-15 2000-10-10 Yamaha Corporation Filling connection hole with wiring material by using centrifugal force
US6375687B1 (en) 1995-02-15 2002-04-23 Yamaha Corporation Filling connection hole with wiring material by using centrifugal force
US5883002A (en) * 1996-08-29 1999-03-16 Winbond Electronics Corp. Method of forming contact profile by improving TEOS/BPSG selectivity for manufacturing a semiconductor device
JP2015153879A (ja) * 2014-02-13 2015-08-24 セイコーインスツル株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5567647A (en) Method for fabricating a gate electrode structure of compound semiconductor device
JPH04259242A (ja) 半導体装置の製造方法
JPH04324929A (ja) 半導体装置の製造方法
US5688717A (en) Construction that prevents the undercut of interconnect lines in plasma metal etch systems
JP2789332B2 (ja) 金属配線の構造及びその形成方法
US5846877A (en) Method for fabricating an Al-Ge alloy wiring of semiconductor device
JPH06112203A (ja) 半導体装置の製造方法
US6699789B2 (en) Metallization process to reduce stress between Al-Cu layer and titanium nitride layer
KR100256271B1 (ko) 반도체 장치의 금속 배선 형성 방법
JP2785482B2 (ja) 半導体装置の製造方法
JPH05308057A (ja) 半導体装置の製造方法
JPS62291146A (ja) 半導体装置の製造方法
JPH07230991A (ja) 半導体装置の製造方法
JPS6384154A (ja) 半導体装置の製造方法
KR100247645B1 (ko) 반도체 소자의 금속 배선 방법
JPH07130849A (ja) 半導体装置及びその製造方法
JP2000164705A (ja) 配線形成方法及び半導体集積回路装置
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法
KR100342824B1 (ko) 반도체소자제조방법
JPH04216630A (ja) 半導体素子の配線形成方法
JPH04354337A (ja) 半導体装置の製造方法
JPH05175346A (ja) 配線およびその形成方法
JPH0513751A (ja) 半導体装置及びその製造方法
JPH0737879A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991130