JPH0243726A - 接続配線形成法 - Google Patents

接続配線形成法

Info

Publication number
JPH0243726A
JPH0243726A JP19494688A JP19494688A JPH0243726A JP H0243726 A JPH0243726 A JP H0243726A JP 19494688 A JP19494688 A JP 19494688A JP 19494688 A JP19494688 A JP 19494688A JP H0243726 A JPH0243726 A JP H0243726A
Authority
JP
Japan
Prior art keywords
film
ozone
films
forming
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19494688A
Other languages
English (en)
Inventor
Haruyoshi Yagi
八木 春良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19494688A priority Critical patent/JPH0243726A/ja
Publication of JPH0243726A publication Critical patent/JPH0243726A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 本発明は典型的にはシリコン(Si)基板に形成された
素子領域にコンタクト電極を形成する方法に関し、 バリヤ膜の効果を確実化することを目的とし、TiNの
如きバリヤ皮膜を堆積形成した後、これをオゾン雰囲気
中で加熱処理する工程を包含し〔産業上の利用分野〕 本発明は接続配線の形成に関わり、特にSiに対して設
けられるAIコンタクト配線のバリヤ膜形成に関わる。
半導体集積回路の配線材料として、従来はAIを用いる
ことが多かったが、集積回路の高密化、微細化に伴って
A7またはAI −3i、 A7−3i−Cuなどの合
金が用いられるようになっている。
これは、純AI配線では400℃程度の温度でAj/S
iの相互拡散が起こって、拡散領域が浅い場合には接合
が破壊されて短絡するなどの不都合が生じるので、これ
を防ぐためAI配線層中に予め1〜2%のSiを含有さ
せておくものである。
その結果、AI中へのSiの拡散は抑止されることにな
ったが、新たにSi層の成長という問題が生じた。これ
は、配線層中のSiがコンタクト孔底の単結晶Siを核
として結晶成長し、新たにp−n接合を形成したり、コ
ンタクト抵抗を増大させるという現象である。
そこで更に、この問題に対処するため、バリヤ膜がSi
基板とA1合金配線の間に設けられることになった。こ
のバリヤ層としてはTiNTiCのような化合物やT 
i −W合金が用いられる。これ等の材料の比抵抗は数
十μΩ・cm程度であるから、コンタクト抵抗を高(し
ないためには、バリヤとして必要な最小の厚さに止める
ことが望ましい。
TiNはSiとの密着性が悪く、またSiとのコンタク
ト抵抗も高いため、これに対処すべく該皮膜とSi基板
との間には更にTi等の皮膜も設けられるので、バリヤ
膜を備えたA1合金系の接続配線は、通常第3図に模式
的に断面構造が示されるようなものとなる。咳図で11
はSi基板、17一方TiN膜は、該皮膜形成に引き続
いて配線合金層を堆積被着した場合にはバリヤとしての
効能が微弱であり、これを改善するにはTiN膜成長後
、−旦大気中に取り出してN2気流中450〜600℃
で熱処理するのが有効であることが知られている(例え
ばrwabuchi et al+ VLSI Sym
posium。
p、55 (1986) )。同様の処理はTi −W
膜に対しても有効である(例えばV、Hoffman、
 5olid StateTechnology、 8
月号、p58.1983.日本語版)。
このような処理による特性の変化が、如何なる理由によ
って生ずるかという点は未解明であるが、TiNの結晶
粒界に酸素が入り込み、SiやAI原子の移動を抑制す
るものと見られている(stuf−fing効果とも呼
ばれる)。
〔従来の技術と発明が解決しようとする課題〕TiN等
の皮膜のバリヤ特性を十分に得るには、スパッタリング
工程を中断し、装置から大気中に取り出して熱処理しな
ければならない。スパッタリング装置から取り出すこと
なく配線層までの堆積形成を行うには、加熱装置をスパ
ッタリング装置内に組み込むことになるが、この熱処理
は450〜600℃の高温で行われ、この温度に昇温可
能な加熱装置を通常のスパッタリング装置に組み込むこ
とは困難である。
スパッタリングのような真空処理工程の途中で大気中に
取り出すには、単に真空を破るだけでなく、塵埃の付着
を避ける処理も要求されるので、取り扱いが煩瑣になり
、工程の増加をもたらすことになる。
本発明の目的は、より低い温度でバリヤ膜の特性を改善
する新規な処理方法を提供することであり、それによっ
て、スパッタリング装置内に加熱装置を組み込むことを
可能にし、連続処理による簡易化された工程で、より安
定で接続抵抗の低い接続配線を形成する方法を提供する
ことである。
〔課題を解決するだめの手段〕
上記目的を達成するため、本発明の接続配線形成法には 半導体基板を被覆する絶縁物層に開口を設け、チタンを
主たる成分の一とする皮膜を堆積形成した後、 前記チタンを含む皮膜をオゾンを含む雰囲気中で加熱処
理する工程が包含される。
チタンを含む皮膜は典型的にはTiNであり、TiCや
Ti −W合金も同様の処理の対象になる。
また、処理温度は300℃程度である。
〔作 用〕
バリヤ膜を酸素中で熱処理することよりバリヤとしての
特性が改善される理由は、上にも簡単に記したように、
TiN層を構成する結晶の粒界に酸素原子が入り込み、
Tiの酸化物を形成することによって、粒界を通るAI
の拡散が抑制されるためと考えられている。この点につ
いては前掲のIwabuchiやHoffmanの論文
の他、W、5inke et atApp!、Phys
、Lett、、47(5)、p、471(1985)を
参照されたい。
熱処理中に酸素(0□)が大気から皮膜中に取り込まれ
、Tiの酸化が進むためには、温度が450〜600℃
であることが必要である。これに対し、オゾン(03)
雰囲気で熱処理が行われると、オゾンは酸素に比べて化
学的に活性であるため、300℃或いはそれ以下の温度
でも結晶粒界に於けるTiの酸化が進行し、AIの拡散
が抑制されることになる。
〔実施例〕
第1図は本発明の実施に用いられる処理装置の構成を示
す模式図である。装置の概略の構成は、中央に設けられ
た搬送室2の周囲に処理室1a、 1bllc、 ld
が配置されたものであって、被処理体であるSiウェハ
はロードロック3内に装填されたカセットから1枚づつ
取り出され、前記複数の処理室を順に送られて、各処理
室で夫々所定の処理を受ける。1つの処理室では、1枚
の処理が終わると続いて次の1枚の処理が行われる。各
処理室と搬送室の間にはゲートバルブが設けられている
このように、まとめて装填されたウェハが1枚づつ処理
されることから、この種の処理装置は枚葉式と呼ばれて
いる。
上記各処理室に於ける処理は、1aではTi膜のスパッ
タリング、■bではTiNのスパッタリング、lcでは
オゾン雰囲気の熱処理、1dではA1合金のスパッタリ
ングである。各処理の詳細は、後の実施例工程の説明中
に明らかにされる。
第2図はMOS)ランジスタのS / D fil域コ
ンタクト配線に本発明を適用した実施例の工程を示す断
面模式図であり、以下、該図面に従って本発明実施例の
工程を説明するが、装置に関わる部分では第1図が参照
される。
第2図(alはSi基板11に素子分離用の選択酸化膜
12、S/D領域13,14、ゲート絶縁膜15、ポリ
Siゲート電極16、層間絶縁膜であるSiO□層17
層形7され、S/Dコンタクト孔が開口された状態を示
している。ここ迄は公知の方法によって処理が進められ
る。
該状態のSiウェハは10フト分が第1図のロードロッ
ク3に装填され、その1枚が図示されない搬送装置によ
り搬送室2を経由してスパック処理室1aに送られる。
該処理室では純アルゴンをスパッタガスとしてTi膜1
8が500人の厚さに形成される。
次に該ウェハは前記の搬送装置によってスパッタ処理室
1bに送られ、ここではアルゴンと窒素(混合比はl:
1)をスパッタガスとし、圧力1〜10mTorr、ス
パッタ電力〜5KWで1O00〜2000人のTiN1
9が堆積形成される。
続いて処理室1cで行われる処理が、本発明の主たる要
件となるオゾン酸化処理である。オゾンは酸素を原料と
してオゾナイザ4で発生され、処理室内のオゾン圧力は
1〜10Torrに保たれる。ヒートステージ6によっ
てSiウェハは300℃に昇温され、オゾンによる酸化
処理が行われる。処理時間はウェハの昇温に要する時間
も含めて〜3分である。
300℃程度の温度は、通常のスパッタリングに於いて
も基板温度として採用される程度のものであり、常用さ
れる加熱手段によってスパッタ処理室内でも容易に実現
することが出来る。なお、5a。
5b、5dは上記各スパッタリングのターゲットである
酸化処理の終わったウェハは処理室1dに移され、配線
層であるAl−3層合金20を〜1μmの厚さにスパッ
タリングで堆積する。この処理条件は通常のものと同じ
でよい。
以上の処理により、第2図(′b)に示されるように、
Al−5i/TiN/Tiの3層が堆積形成されるので
、これをバターニングすることにより、第2図(C)の
如くコンタクト配線を備えたMOS)ランジスタが完成
する。
このようにして得られたMOS)ランジスタのS/D領
域とAI配線との間のコンタクト抵抗は1×10づΩ・
Cl1l−2程度の値を示し、550℃の熱処理後でも
抵抗値の増加は認められなかった。因みに、TiN膜の
酸化処理を行わない場合は500℃の熱処理で既にトラ
ンジスタの特性の劣化が始まる。
上記実施例はTiNに対するものであったが、TiCに
対しても、同様の処理により同様の効果が得られる。そ
の場合TiC膜は、上記実施例の処理室1aに於ける処
理ガスを、アルゴンとメタンの混合雰囲気とし、リアク
ティブスパッタリングによって形成することが出来る。
〔発明の効果〕
以上説明したように、本発明によればTiNなどのTi
を主たる成分とするバリヤ膜の特性を、比較的低温の熱
処理によって改善することが可能であり、枚葉式スパッ
タリング装置に加熱装置を内蔵させることによって、処
理工程の増加やを煩雑化を伴うことなく、特性の優れた
コンタクト配線を形成することが出来る。
【図面の簡単な説明】
第1図は本発明を実施する装置の構成を示す模式図、 第2図は実施例の工程を示す断面模式、第3図はA1合
金配線の構造を示す断面模式図であって、 図に於いて 18〜1dはスパッタ処理室、 2は搬送室、 3はロードロック、 4はオゾナイザ、 5a 5b 5dはターゲット、 6はヒートヒテージ、 11はSi  葛目反、 12は選択酸化膜、 13.14はS/D領域、 15はゲート絶縁膜、 16はゲート電極、 17はS i Oz、 18はTi3 ノ3  15 木イ<e月を実記イう装置t(レリLXヒ、−1・4莫
弐Eつ第 1[21 亥)色◇1) /l L 程を示ず簡゛面オ葵弐図第 
2 図

Claims (1)

  1. 【特許請求の範囲】 半導体基板を被覆する絶縁物層に開口を設け、チタンを
    主たる成分の一とする皮膜を堆積形成した後、 前記チタンを主たる成分の一とする皮膜を、少なくもオ
    ゾンを含む雰囲気中で加熱処理する工程を包含すること
    を特徴とする接続配線形成法。
JP19494688A 1988-08-03 1988-08-03 接続配線形成法 Pending JPH0243726A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19494688A JPH0243726A (ja) 1988-08-03 1988-08-03 接続配線形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19494688A JPH0243726A (ja) 1988-08-03 1988-08-03 接続配線形成法

Publications (1)

Publication Number Publication Date
JPH0243726A true JPH0243726A (ja) 1990-02-14

Family

ID=16332960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19494688A Pending JPH0243726A (ja) 1988-08-03 1988-08-03 接続配線形成法

Country Status (1)

Country Link
JP (1) JPH0243726A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271633A (ja) * 1989-04-13 1990-11-06 Hitachi Ltd 半導体装置の配線層
JPH056865A (ja) * 1991-06-27 1993-01-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH06140357A (ja) * 1990-12-11 1994-05-20 Samsung Semiconductor Inc 金属バリヤを形成させる方法
US6824825B2 (en) 1999-09-13 2004-11-30 Tokyo Electron Limited Method for depositing metallic nitride series thin film

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271633A (ja) * 1989-04-13 1990-11-06 Hitachi Ltd 半導体装置の配線層
JPH06140357A (ja) * 1990-12-11 1994-05-20 Samsung Semiconductor Inc 金属バリヤを形成させる方法
JPH056865A (ja) * 1991-06-27 1993-01-14 Sanyo Electric Co Ltd 半導体装置の製造方法
US6824825B2 (en) 1999-09-13 2004-11-30 Tokyo Electron Limited Method for depositing metallic nitride series thin film

Similar Documents

Publication Publication Date Title
JPS63301548A (ja) 半導体装置の製造方法
JPH02230739A (ja) 耐火金属の付着方法
US20070032075A1 (en) Deposition method for wiring thin film
JP2000082742A (ja) 半導体装置の金属配線形成方法
JP3240725B2 (ja) 配線構造とその製法
JPH0243726A (ja) 接続配線形成法
JPH04267359A (ja) 配線形成方法
JP3066031B2 (ja) 半導体装置
JPH0194657A (ja) 半導体装置用電極・配線
JPH04196122A (ja) 半導体装置の製造方法
JPH01243553A (ja) 半導体装置の製造方法
JPH04364759A (ja) 半導体装置及びその製造方法
JPH05304107A (ja) 配線構造、配線構造の形成方法、配線構造形成装置、及び半導体装置
JPH02235372A (ja) 半導体装置とその製造方法
EP0225224A2 (en) After oxide metal alloy process
JP2857170B2 (ja) 半導体装置の製造方法
JPH04266031A (ja) 半導体装置の製造方法
JPH04155967A (ja) 半導体装置の製造方法
JPH02113532A (ja) 半導体装置
JPS59188957A (ja) 半導体装置用キヤパシタの製造方法
JPH04158577A (ja) 半導体装置
JPH05308057A (ja) 半導体装置の製造方法
JPH03104220A (ja) 半導体装置の製造方法
JPS62291146A (ja) 半導体装置の製造方法
JPH0274031A (ja) 半導体装置の製造方法