JPH0479330A - 積層配線の形成方法 - Google Patents

積層配線の形成方法

Info

Publication number
JPH0479330A
JPH0479330A JP19530390A JP19530390A JPH0479330A JP H0479330 A JPH0479330 A JP H0479330A JP 19530390 A JP19530390 A JP 19530390A JP 19530390 A JP19530390 A JP 19530390A JP H0479330 A JPH0479330 A JP H0479330A
Authority
JP
Japan
Prior art keywords
film
wiring
silicon film
tungsten silicide
polycrystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19530390A
Other languages
English (en)
Inventor
Toru Nishiwaki
徹 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP19530390A priority Critical patent/JPH0479330A/ja
Publication of JPH0479330A publication Critical patent/JPH0479330A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は積層配線の形成方法とくに、信頼性の高い積層
配線の形成方法に関するものである。
従来の技術 半導体装置の配線材料として高融点金属のシリサイド化
合物が耐熱性、耐腐食性、微細加工などの面から広く使
用されるようになってきた。
以下、従来の積層配線の製造方法を第4図を用いて説明
する。第4図(a)に示すように、段差を有する半導体
基板1上に熱フローできる薄いガラス膜として、ボロン
・フォスファ・シリケート・ガラス(BPSG)膜2を
例えば常圧CVD法により4500人堆積し、次に第4
図(blに示すようにBPSG膜の熱フローを例えば窒
素雰囲気中で900℃30分行なう。その後多結晶シリ
コン膜3を1500人例えば減圧CVD法により堆積し
、さらにコールドウオール型の減圧CVD法によりタン
グステンシリサイド膜4を2500人堆積する。その後
、周知の写真食刻法により多結晶シリコン膜3とタング
ステンシリサイド膜4の二層よりなるポリサイド配線を
形成する。
発明が解決しようとする課題 上記したようにこのような従来技術の構成では、下地凹
凸のある層間絶縁膜上にシリサイド膜4を被着しポリサ
イド配線を形成するとシリサイド膜4の内部応力の為に
タングステンシリサイド膜にクラックが生じ、熱処理を
行なうと下層の多結晶シリコン膜3まで切断してしまい
断線になる。微細化が行なわれると、さらに内部応力が
集中し断線が発生しやすくなる。
本発明は以上述べた問題を解決し、信頼性の高いポリサ
イド配線の形成方法を提供するものである。
課題を解決するための手段 本発明では、上記課題を解決するために、ポリサイド配
線を形成する際に多結晶シリコン膜とシリサイド膜の膜
厚比を適正化し、またシリサイド膜の組成比の適正化を
行なう。
作用 本発明では、多結晶シリコン膜とシリサイド膜の膜厚比
を適正化し、シリサイド膜の組成比を適正化することに
よりシリサイド膜の膜はかれやポリサイド配線の断線を
防止でき高い信頼性をもつ積層配線を形成できる。
実施例 本発明の第1の実施例を第1図、第2図を用いて詳細に
説明する。
1は凹凸を有する半導体基板又は半導体素子、2はボロ
ン・フォスファ・シリケート・ガラス、3は多結晶シリ
コン膜、4はタングステンシリサイド膜である。
第1図(a)において半導体基板1上に常圧CVDヲ用
イて熱フローできるガラス膜としてボロン・フォスファ
・シリケート・ガラス(以下B P S G)膜2を成
長する。BPSG膜2の堆積は、例えば常圧CVD法な
どにより行ない、BPSG膜2の膜厚は4500人を用
いた。
次に第1図fb)に示すように、BPSG膜2を水蒸気
雰囲気中で熱処理を例えば900℃30分行ない、溶融
平坦化を行なう。次に多結晶シリコン膜3を約1500
人例えば減圧CVD法により堆積し、さらにタングステ
ンシリサイド膜4を例えば、シラン800secm、六
弗化タングステン5secmを使用したコールドウオー
ル型の減圧CVD法により1500人堆積する。その後
、周知の写真食刻法とドライエツチングにより、多結晶
シリコン膜3とタングステンシリサイド膜402層から
なるポリサイド配線を形成する。このとき、タングステ
ンシリサイド膜4にクラック5がポリサイド配線には生
じない。
次に第2図に上記実施例で形成したポリサイド配線の多
結晶シリコン膜3とタングステンシリサイド膜4の膜厚
比とポリサイド配線の断線率を示す。この結果、多結晶
シリコン膜3とタングステンシリサイド膜4の膜厚比が
、1.3以上でポリサイド配線の断線が発注する。本実
施例では多結晶シリコン膜3とタングステンシリサイド
膜4を共に1500人とし断線は発生しない。またタン
グステンシリサイド膜4と多結晶シリコン膜3の膜厚比
を0.2以下にすると配線抵抗が増加するため膜厚比は
0.2以上1.3以下であることか適当であり、最適値
として多結晶シリコン膜3とタングステンシリサイド膜
4の膜厚比か1.0の時は応力による不良発生率が低く
さらに配線抵抗も低い。
さらに、第1図に示した構成で、従来問題となっていた
タングステンシリサイド膜4の内部応力によるタングス
テンシリサイド膜4中のクラックの発生を防止できる。
次に第3図にタングステンシリサイド膜4のタングステ
ンとシリコンの組成比と断線率の関係を示す。この結果
タングステンとシリコンの組成比が2.5以上で断線が
発生しない。本実施例ではシランを800sccm六弗
化タングステン6secmでタングステンシリサイドを
堆積し組成比を2.6としているので断線は発生しない
。また、組成比を3.0以上とするとタングステンンリ
サイド膜の比抵抗が増加し配線抵抗か増加するため、組
成比は2.5以上3.0以下か適している。
以上のように本実施例によれば、 (1)  ポリサイド配線のタングステンシリサイド膜
と多結晶シリコン膜の膜厚比を0.2以上1.3以下に
することによりタングステンシリサイド膜のクラックを
防止できポリサイド配線の断線を防止できる。
(2)  ポリサイド配線のタングステンシリサイド膜
のタングステンシリサイドとシリコンの組成比を2.5
以上3.0以下にすることによりタングステンシリサイ
ド膜のクラックを防止しポリサイド配線の断線を防止で
きる。
また、本実施例では、シリサイド化合物としてタングス
テンシリサイドを用いたが、それ以外のTi、Moなと
のケイ化物などでも同様な効果が期待できる。
発明の効果 本発明によってポリサイド配線のクラックを防止するこ
とで、断線を起こさない信頼性の高い配線を形成できる
【図面の簡単な説明】
第1図は本発明の一実施例における積層配線の製造方法
を示す図、第2図はタングステンシリサイド膜と多結晶
シリコン膜の膜厚比と断線率を示す図、第3図はタング
ステンシリサイド膜の組成比と断線の関係を示す図、第
4図は従来例を説明するための図である。 1・・・・・・半導体基板、2・・・・・・BPS’G
膜、3・・・・・・多結晶シリコン膜、4・・・・・・
タングステンシリサイド膜、5・・・・・・クラック。 代理人の氏名 弁理士 粟野重孝 はか1名第1図 第 2 図 〃θL 第3 f71 !θ1 7ンクステンンリプAトヒ夛奪を晶ンリコンn月貧AI
乙タ ノじり文テン シソゾイド8罠

Claims (2)

    【特許請求の範囲】
  1. (1)段差を有する半導体基板の主面上にガラス膜を形
    成した後、前記ガラス膜をマニールし熱フローする工程
    と、前記熱フローしたガラス膜上に多結晶シリコン膜を
    被着する工程と、前記多結晶シリコン膜上に高融点金属
    のシリサイド化合物を被着する工程を備え、前記シリサ
    イド化合物が、前記多結晶シリコン膜の膜厚に対し0.
    2以上1.3以下の膜厚であることを特徴とする積層配
    線の形成方法。
  2. (2)段差を有する半導体基板の主面上にガラス膜を形
    成した後、前記ガラス膜をマニールし熱フローする工程
    と前記熱フローしたガラス膜上に多結晶シリコン膜を被
    着する工程と、前記多結晶シリコン膜上に高融点金属の
    シリサイド化合物を被着する工程を備え、前記シリサイ
    ド化合物の高融点金属に対するシリコンの組成比が2.
    5以上3.0以下であることを特徴とする積層配線の形
    成方法。
JP19530390A 1990-07-23 1990-07-23 積層配線の形成方法 Pending JPH0479330A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19530390A JPH0479330A (ja) 1990-07-23 1990-07-23 積層配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19530390A JPH0479330A (ja) 1990-07-23 1990-07-23 積層配線の形成方法

Publications (1)

Publication Number Publication Date
JPH0479330A true JPH0479330A (ja) 1992-03-12

Family

ID=16338913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19530390A Pending JPH0479330A (ja) 1990-07-23 1990-07-23 積層配線の形成方法

Country Status (1)

Country Link
JP (1) JPH0479330A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970226B2 (en) 2003-02-21 2005-11-29 Au Optronics Corp. Liquid crystal display having vacuum layer for isolating heat
US7832916B2 (en) 2004-06-21 2010-11-16 Idemitsu Kosan Co., Ltd. Back chassis integrating reflector, back light and liquid crystal display
US8279375B2 (en) 2007-04-16 2012-10-02 Sharp Kabushiki Kaisha Display apparatus, driving apparatus of display apparatus, and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281350A (ja) * 1986-05-29 1987-12-07 Toshiba Corp 半導体装置およびその製造方法
JPS6347950A (ja) * 1986-08-18 1988-02-29 Mitsubishi Electric Corp 半導体装置
JPS63133672A (ja) * 1986-11-26 1988-06-06 Nec Corp 半導体装置
JPS63143841A (ja) * 1986-12-08 1988-06-16 Nec Corp 半導体集積回路装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281350A (ja) * 1986-05-29 1987-12-07 Toshiba Corp 半導体装置およびその製造方法
JPS6347950A (ja) * 1986-08-18 1988-02-29 Mitsubishi Electric Corp 半導体装置
JPS63133672A (ja) * 1986-11-26 1988-06-06 Nec Corp 半導体装置
JPS63143841A (ja) * 1986-12-08 1988-06-16 Nec Corp 半導体集積回路装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970226B2 (en) 2003-02-21 2005-11-29 Au Optronics Corp. Liquid crystal display having vacuum layer for isolating heat
US7832916B2 (en) 2004-06-21 2010-11-16 Idemitsu Kosan Co., Ltd. Back chassis integrating reflector, back light and liquid crystal display
JP4726783B2 (ja) * 2004-06-21 2011-07-20 出光興産株式会社 バックシャーシ一体型反射器、バックライト装置及び液晶表示装置
US8279375B2 (en) 2007-04-16 2012-10-02 Sharp Kabushiki Kaisha Display apparatus, driving apparatus of display apparatus, and electronic device

Similar Documents

Publication Publication Date Title
EP0697729B1 (en) Contact structure using barrier metal and method of manufacturing the same
WO1986005321A1 (en) A method in the manufacture of integrated circuits
JP3175721B2 (ja) 半導体装置の製造方法
US5332693A (en) Method for manufacturing aluminum wired layer for interconnecting device to device in a semiconductor device
JPH05347272A (ja) 半導体装置の製造方法
US5672543A (en) Volcano defect-free tungsten plug
JPH0936228A (ja) 配線形成方法
JP3689756B2 (ja) 半導体素子のゲート電極形成方法
JP2800788B2 (ja) 半導体装置の製造方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JP2857369B2 (ja) 半導体素子の金属配線間絶縁膜の製造方法
JPH0479330A (ja) 積層配線の形成方法
JPH10303144A (ja) 半導体装置のシリサイド層形成方法
KR100248804B1 (ko) 반도체 소자의 금속 배선 형성방법
JP2737470B2 (ja) 半導体装置の製造方法
JPH04196486A (ja) 半導体装置
JPH0758199A (ja) 半導体装置の製造方法
JP3189399B2 (ja) 半導体装置の製造方法
JP2711530B2 (ja) 半導体素子の金属配線形成方法
JPH09306912A (ja) 半導体素子の配線形成方法
KR100338114B1 (ko) 반도체소자의금속층형성방법
JPS62291146A (ja) 半導体装置の製造方法
JPH09129880A (ja) 半導体装置のゲート電極の形成方法
JPH02290018A (ja) 半導体装置の製造方法
JPH0473972A (ja) 半導体装置の製造方法