JPH03296831A - フェイルセーフ回路の故障診断方式 - Google Patents

フェイルセーフ回路の故障診断方式

Info

Publication number
JPH03296831A
JPH03296831A JP2100882A JP10088290A JPH03296831A JP H03296831 A JPH03296831 A JP H03296831A JP 2100882 A JP2100882 A JP 2100882A JP 10088290 A JP10088290 A JP 10088290A JP H03296831 A JPH03296831 A JP H03296831A
Authority
JP
Japan
Prior art keywords
circuit
reset
signal
fail
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2100882A
Other languages
English (en)
Inventor
Masahiro Ishikawa
雅博 石川
Mitsuo Kaneko
光男 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2100882A priority Critical patent/JPH03296831A/ja
Publication of JPH03296831A publication Critical patent/JPH03296831A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、ウオッチドックタイマに代表されるフェイル
セーフ回路それ自身の異常の有無を診断する故障診断方
式に関する。
B、従来の技術 本出願人は先に、フェイルセーフ回路の故障を診断する
回路として1例えば第4図に示す回路を特願平1−23
3353号明細書において提案した。その概要について
説明する。
このフェイルセーフ回路6aは、通常、マイクロコンピ
ュータ7の異常動作の監視を行なう。ウォッチドッグタ
イマ3aはマイクロコンピュータ7のポート2から所定
ρ時間間隔で出方される監視信号の時間間隔を監視し、
この時間間隔が許容時間を越えたときはデマルチプレク
サ4aの出ヵ端子Aを介してマイクロコンピュータ7の
リセット端子に信号を送出し、マイクロコンピュータ7
をリセットしてその動作を停止させる。
次に、フェイルセーフ回路6aそれ自身の故障診断時の
動作を第5回のタイムチャートにより説明する。
時刻11で故障診断の動作を管理するタイマ58に診断
開始信号が入力すると、タイマ5aはウォッチドッグタ
イマ3aと、デマルチプレクサ4dと、マイクロコンピ
ュータ7とに診断開始指令信号を送出する。この診断開
始指令信号を受信すると、ウォッチドッグタイマ3aは
マイクロコンピュータ7の診断動作を停止し、デマルチ
プレクサ4aはウォッチドッグタイマ3aの出力信号を
マイクロコンピュータ7のリセット端子からホー1−1
へ出力するように切り換える。この結果、デマルチプレ
クサ4aの出力端子Aおよびマイクロコンピュータ7の
りセラ1一端子はハイ1ノベルとなるため、マイクロコ
ンピュータ7のリセットが解除される。さらに、マイク
ロコンピュータ7の内部では、上述の診断開始指令信号
を受信し1でフェイルセーフ回路6aの故障診断プログ
ラム(不図示)が実行され、所定の診断パターンの信号
がボート2を介してウォッチドッグタイマ3aへ送出さ
れる。ウォッチドッグタイマ3aはこの診断パターンの
信号を受信して所定の時間間隔であるかどうかを判定し
、その応答信号をデマルチプレクサ4aの出力端子Bを
介してマイクロピコ−タフのポート〕へ送出する。マイ
クロコンビコータ7はこの応答信号を受信l、て、予め
記憶しているフェイルセーフ回路6aが正常に動作する
時の信号パターンと比較し、両名の一致、不一致を判定
してフェイルセーフ回路6aの異常の有無を診断する。
C,発明が解決しようとする課題 主にマイクロコンピュータの動作1視を目的としたこの
ような従来のフェイルセーフ回路の故障診断回路では、
フェイルセーフ回路の応答信号をマイクロコンビコータ
のリセット端子で受信せずにぞ九以外の端子で受信して
いる。これはリセ、ノ1一端子で応答信号を受信すると
マイクロコンビコータがリセットさ才11でしまい、マ
イクロコンピュータがフェイルセーフ回路を診断しその
結果を判定するプログラムを実行できないからである。
しかし、このために、従来のフェイルセーフ回路の故障
診断回路″cは、フェイルセーフ回路の出力端子とマイ
クロコンピュータのリセット端子との間のりセラ1−信
号回路の故障、例えばりヤシ1−信号配線の断線を検出
することができない。
本発明の技術的課題は、リセット信号回路を含むフェイ
ルセーフ回路の故障診断を行なうことにある。
91課題を解決するための手段才9よび作用本発明は、
監視対象の制御回路から所定の時間間隔で出力される監
視信号の時間間隔を監視し、この時間間隔が許容時間を
越えたときは制御回路をそのリセット端子を介して強制
的に安全側に制御するフエイシヤ・−フ回路の故障診断
を、制御回路の診断用端子の信号を用いて行なう故障診
断方式に適用される。
まず、故障診断に先立ってフェイルセーフ回路から制御
回路のりャッl一端子を通してリセット信号を制御回路
に送出し、いったん制御回路をリセットする。
次に、フェイルセーフ回路からリセット端子を通してリ
セット解除信号を送出して制御回路のリセットを解除す
る。そして、このリセット解除後にフェイルセーフ回路
は自身の故障診断髪質い。
この診断結果の信号4制御回路の診断用端子を通して制
御回路へ送出する。
制御回路はリセット解除後の所定時間経過後にその診断
結果の信号を判定してフェイルセーフ回路の故障の有無
を診断する。
E、実施例 第1図は、本発明の一実施例の構成を示す図である。
1はパターン発生器で、後述の診断コントローラ5の指
令信号にしたがって例えば第2図に示す3種類の診断パ
ターンのパルス信号を発生する。
これらのパターンは診断パターン1、正常パターン、診
断パターン2で、各々のパターンの周期をそれぞれT1
、T2、T3とする。2は、パターン発生器1と後述の
ウォッチドッグタイマ3との間に接続されて、ウォッチ
ドッグタイマ3の入力へパターン発生器1からの診断信
号を送出するか、マイクロコンピュータ7のポート2か
らの監視信号を送出するかを切り換えるマルチプレクサ
である63はウォッチドッグタイマで、パルス周期を計
測する周期カウンタ31と、この周期カウンタ31の計
測値からTSに相当する時間を検出する一致回路32と
、同様にTLに相当する時間を検出する一致回路33と
、これらの−数回路32゜33の検出結果からパルス周
期が所定の時間域(TS≦t≦TL)に入っているかど
うかを判定する判定回路34とから構成される。
なお、−数回路32.33の検出時間TS、TLと上述
の診断パターンの周期Tl、T2.T3との間には次の
関係がある。
Tl<TS≦T2≦T L<T 3 4は、ウォッチドッグタイマ3の出力信号を後述のマイ
クロコンピュータ7のリセット端子(RES)へ送出す
るかポート1へ送出するかを切り換えるデマルチプレク
サである。5は診断コントローラで、診断開始信号によ
って起動されてフェイルセーフ回路6の故障診断を開始
させ、上述の各回路(パターン発生器1.マルチプレク
サ2゜デマルチプレクサ4)へ種々の指令信号を送出し
てその動作を制御するものである。
このようにフェイルセーフ回路6が構成される。
7は、このフェイルセーフ回路6の監視対象であるマイ
クロコンピュータである。このマイクロコンピュータ7
は、フェイルセーフ回路6の故障を診断するために第3
図に示すプログラムを実行する。
この故障診断動作について第3図により説明する。
マイクロコンピュータ7は、リセットが解除されるとこ
の診断プログラムを実行する。ステップ5101でタイ
マが計時動作を開始し、ステップ5102に進んで14
時間が経過したかを判別する。
ここで、時間T4は上述した時間TLとの間にTL<T
4の関係を有する。
ステップ5102は時間T4がタイムアツプするまで繰
り返し実行され、タイムアツプしたらステップ5103
へ進み、ポート1の入力信号をサンプリングしてステッ
プ5104へ進む。ステップ5104でポート1の入力
信号がローレベルかどうかを判別し、ローレベルであれ
ばメインプログラムへ戻り、そうでなければステップ5
105へ進んで異常処理を行う。この異常処理とは、例
えばフェイルセーフ回路6が故障である旨の警報を発す
る。すなわち、マイクロコンピュータ7はリセット解除
後に時間T4が経過したときにポート1をモニタしてフ
ェイルセーフ回路6aの診断を行う。
次に、フェイルセーフ回路6の動作を第2図に示すタイ
ムチャートにより説明する。
時刻tloで診断開始信号が診断コントローラ5と判定
回路34へ入力されると、フェイルセーフ回路6の診断
が開始される。まず、診断コントローラ5は、マルチプ
レクサ2とデマルチプレクサ4へ指令信号を送出してウ
ォッチドッグタイマ3の入力をパターン発生器1側へ、
出力をマイクロコンピュータ7のリセット端子側へそれ
ぞれ切り換える。これによって、マイクロコンピュータ
7のリセット端子はハイレベルとなり、マイクロコンピ
ュータ7はリセットが解除されて第3図に示す診断プロ
グラムを実行する。
次に診断コントローラ5は、パターン発生器1へ指令信
号を送出して診断パターン1のパルス信号を発生させる
。この信号はウォッチドッグタイマ3の周期カウンタ3
1へ送出され、周期カウンタ31はこの信号を受信して
、その周期をカウントする。カウントを完了すると周期
カウンタ31は一致回路32と33へ同時に診断パター
ン1の周期T1に関する信号を送出する。−数回路32
゜33はそれぞれこの周期T1と時間TS、TLを比較
し、一致、不一致を検出して、その結果の信号を判定回
路:34へ送出する。。
判定回路34はこれらの信号に基づいて周期゛rlと時
間T SHT Lの関係を判定する。ここで、診断パタ
ーン1の周期は先に定義したようにT1<TSの関係に
あり、ウォッチドッグタイマ3はこの診断パターンは異
常であると判定して時刻t11でその出力をロー1!ベ
ルとする。ウォッチドッグタイマ3の出力はマイクロコ
ンピュータ7のノセッ1一端子へ接続されているので5
リセッl一端子はローレベルとなりマイクロコンピュー
タ7はりセラ!−される、従って5診断プログラムの実
行は途中で停止される。
続いて診断」ン1−ローラ5が正常パターンの発生指令
をパターン発生器1に送出すると、パターン発生器1は
その信号を発生してウォッチドッグタイマ3へ送出する
。ウォッチドッグタイマ3は。
上述した手順でこの信号の周期登判定する。先に定義し
たように正常パターンの周期T2はTS≦1゛2≦1゛
Lの関係にあるので、ウォッチドッグタイマ3はこの信
号を正常と判断して時刻t、 12でその出力をハイ1
ノベルにする。従って、マイクロコンビコータ7のりセ
ラ1一端子がハイレベルとなってマイクロコンピュータ
7はリセット・を解除され、診断プログラムを実行する
次に、診断コン1ヘローラ5がパターン発生器1に診断
パターン2のパルス信号の発生指令を送出するど、パタ
ーン発生器1は周期T3を有するパルス信号をウォッチ
ドッグタイマ3へ送出する。
さらに、診断コン1−ローラ5はデマルチプレクサ4に
指令信号を送出して、ウォッチドッグタイマ3の出力を
ポー1−1側へ切り換える。こ:で、診断パターン2の
信号周期T3は先に定義しまたようにT L<T 3の
関係を有する。従って、周期カウンタ31が診断パター
ン2の信号を受信開始した時刻t12から時間T L後
の時刻t13においては、周期カウンタ31から判定回
路34ヘ力ウント終了信号が発生されない。判定回路3
4はこれを異常と判定してその出力をローレベルにする
この出力はデマルチプレクサ4を介してポー1−1へ送
られ、ポー)・1がローレベルになる。時刻t】2で診
断プログラムの実行を開始しているマイクロコンピュー
タ7は時間T4を経過した時刻t14において、上述し
たようにボート1をサンプリングする。そしてローレベ
ルであることを確認し、フェイルセーフ回路6の機能お
よびその動作は正常と判定してメインプログラムの実行
を開始する。
この後、診断フン1−ローラ5はマルチプレクサ2とデ
マルチプレクづ4へ指令信号を送出し、ウォッチドッグ
タイマ3の入力をマイクロコンピュタ7のポート2側へ
、出力をリセット端子側へそれぞれ切り換えて、フェイ
ルセーフ回路6がマイクロコンピュータ7の動作を監視
する通常の動作に復帰させる。
以」二でフェイルセーフ回路6の故障診断を完了する。
次に、フェイルセーフ回路6に何らかの故障がある場合
の動作について説5明する。
まず、ウォッチドッグタイマ3が診断パターン1のパル
ス信号を受信してその異常を検出できなかった場合は、
時刻t 1. ]で]ウォッチ1−ッグタイマの出力は
ローレベルに反転せず、マイクロコンビコータ7のリセ
ット端子もハイレベルのままになる。従って、マイクロ
コンビコータ7にリセッ1−がかからずその診断プログ
ラムの実行を継続するため、時間T4後の時刻taでポ
ー1−1をサンプリングする。この時ポート1はハイレ
ベルのままであり、マイクロコンピュータ7はフェイル
セーフ回路6tこ何らかの故障ありと判定して、上述し
たように異常処理プログラムを実行する。
次に、ウォッチドッグタイマ3が診断パターン2のパル
ス信号を受信してその異常を検出できなかった場合は、
時刻t13でウォッチドッグタイマ3の出力はロー1!
ベルに反転せず、ポート]−はハイレベルのままである
。マイクロコンピュータ7は時刻t14でボート1がハ
イレベルであることを検出して上記と同様にフェイルセ
ーフ回路に故障ありと判定し、異常処理プログラムを実
行する。
このようにして、マイクロコンピュータ7のすセット回
路の故障、例えば断線事故を含めたフェイルセーフ回路
の故障診断を行うことができる。
なお、上述の診断開始信号を例えば電源をオンした時点
で発生させるようにすれば、このフェイルセーフ回路6
の故障診断の実行がマイクロコンピュータ7の本来の機
能およびその動作に支障を来すことはない。
F1発明の詳細 な説明したように本発明によれば、フェイルセーフ回路
の故障診断に先立って監視対象の制御回路をそのリセッ
ト端子を通していったんリセットし、その後、再びリセ
ットを解除するようにしたので、フェイルセーフ回路の
出力と監視対象の制御回路のリセット端子との間の回路
の故障の有無を診断し、その後、このリセット解除後に
フェイルセーフ回路は自身の故障診断を行い、その診断
結果の信号を制御回路へその診断用端子を通して送出す
ると、制御回路はリセット解除後の所定時間経過後にそ
の診断結果の信号を判定してフェイルセーフ回路の故障
の有無を診断するようにしたので、フェイルセーフ回路
の出力と監視対象の制御回路のリセット端子との間の回
路の故障の有無を含めたフェイルセーフ回路の故障診断
が可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示す図、第2図はそ
の動作を示すタイムチャート、第3図はマイクロコンピ
ュータの故障診断プログラムを示すフロチャート、第4
図は従来のフェイルセーフ回路の構成を示す図、第5図
はその動作を示すタイムチャートである。

Claims (1)

  1. 【特許請求の範囲】 監視対象の制御回路から所定の時間間隔で出力される監
    視信号の時間間隔を監視し、この時間間隔が許容時間を
    越えたときは前記制御回路をそのリセット端子を介して
    強制的に安全側に制御するフェイルセーフ回路の故障診
    断を、制御回路の診断用端子の信号を用いて行なう故障
    診断方式において、 故障診断に先立って前記フェイルセーフ回路から前記制
    御回路のリセット端子を通してリセット信号を前記制御
    回路に送出していったんリセットし、その後リセット解
    除信号を前記リセット端子を通して送出して前記制御回
    路のリセット解除を行い、このリセット解除後に前記フ
    ェイルセーフ回路は自身の故障診断を行い、その診断結
    果の信号を前記制御回路の診断用端子を通して前記制御
    回路へ送出し、この制御回路はリセット解除後の所定時
    間経過後に前記診断結果の信号を判定して前記フェイル
    セーフ回路の故障の有無を診断することを特徴とするフ
    ェイルセーフ回路の故障診断方式。
JP2100882A 1990-04-16 1990-04-16 フェイルセーフ回路の故障診断方式 Pending JPH03296831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2100882A JPH03296831A (ja) 1990-04-16 1990-04-16 フェイルセーフ回路の故障診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2100882A JPH03296831A (ja) 1990-04-16 1990-04-16 フェイルセーフ回路の故障診断方式

Publications (1)

Publication Number Publication Date
JPH03296831A true JPH03296831A (ja) 1991-12-27

Family

ID=14285703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2100882A Pending JPH03296831A (ja) 1990-04-16 1990-04-16 フェイルセーフ回路の故障診断方式

Country Status (1)

Country Link
JP (1) JPH03296831A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013522785A (ja) * 2010-03-23 2013-06-13 コンチネンタル・テベス・アーゲー・ウント・コンパニー・オーハーゲー 制御用コンピュータシステム、制御用コンピュータシステムを制御する方法、および制御用コンピュータシステムの使用
JP2015072568A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 電子制御装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01103750A (ja) * 1987-10-16 1989-04-20 Fujitsu Ten Ltd マイクロコンピュータの暴走検出回路の試験方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01103750A (ja) * 1987-10-16 1989-04-20 Fujitsu Ten Ltd マイクロコンピュータの暴走検出回路の試験方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013522785A (ja) * 2010-03-23 2013-06-13 コンチネンタル・テベス・アーゲー・ウント・コンパニー・オーハーゲー 制御用コンピュータシステム、制御用コンピュータシステムを制御する方法、および制御用コンピュータシステムの使用
JP2015072568A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 電子制御装置

Similar Documents

Publication Publication Date Title
US6076172A (en) Monitoting system for electronic control unit
US6012156A (en) Process and circuit arrangement for monitoring the function of a program-controlled circuit
JPH10269100A (ja) ボード配線故障検出装置
JP2000155703A (ja) 単一プロセッサシステム
JPH03296831A (ja) フェイルセーフ回路の故障診断方式
JP2002196948A (ja) 演算制御装置
JPH02217099A (ja) 負荷制御装置
JPH0395636A (ja) フェイルセーフ回路の診断方式
JP2557809Y2 (ja) 暴走監視装置
JPS60134942A (ja) 異常状態におけるバツクアツプシステム
JPH0247731A (ja) 二重化比較装置
JP2990008B2 (ja) プロセッサの自己診断方式
JPS6013592B2 (ja) シ−ケンスコントロ−ラのデ−タバス故障診断装置
JP2749994B2 (ja) 数値制御装置
SU771620A1 (ru) Устройство дл диагностики систем управлени
JPS5983438A (ja) プログラム異常検出方式
JPS61169036A (ja) システム監視装置
JPH02246726A (ja) ディジタルリレーの監視不良検出方式
JP2836084B2 (ja) 計算機の検査装置
JPS6277655A (ja) プログラマブルコントロ−ラの基板故障診断回路
SU881678A1 (ru) Устройство дл контрол терминалов
JP2818437B2 (ja) 障害検出回路
JPS6015701A (ja) 制御インタ−フエ−ス装置
JP2548479B2 (ja) コンピュータシステムの動作監視方法
JPH11108943A (ja) 波形整形回路の故障診断装置