JPS5983438A - プログラム異常検出方式 - Google Patents
プログラム異常検出方式Info
- Publication number
- JPS5983438A JPS5983438A JP57194245A JP19424582A JPS5983438A JP S5983438 A JPS5983438 A JP S5983438A JP 57194245 A JP57194245 A JP 57194245A JP 19424582 A JP19424582 A JP 19424582A JP S5983438 A JPS5983438 A JP S5983438A
- Authority
- JP
- Japan
- Prior art keywords
- program
- timer
- reset
- monitor
- abnormality detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、データ交換処理装置におけるソフトウェア（
プログラム）の異常を検出するための方式に関する。
プログラム）の異常を検出するための方式に関する。
従来、この種のプログラムの異常を検出する回路として
は、各種の回路があシ、いわゆるウォッチドッグタイマ
もその１つである。これは、その監視タイマに一定時間
以上プログラムからのリセットがかからないと、プログ
ラムが異常となって、暴走状態となシ、規定のルートを
走っていないと判断し、割込処理等の手段でシステムの
異常処理動作を行い、システム回復を行わせるために用
いられている。
は、各種の回路があシ、いわゆるウォッチドッグタイマ
もその１つである。これは、その監視タイマに一定時間
以上プログラムからのリセットがかからないと、プログ
ラムが異常となって、暴走状態となシ、規定のルートを
走っていないと判断し、割込処理等の手段でシステムの
異常処理動作を行い、システム回復を行わせるために用
いられている。
この方式によると、プログラムの暴走の仕方が、監視タ
イマリセット命令を含んでループを繰返せば、永久に異
常検出が出来ない。この為にシステム自体の正常性を保
証するための外部監視装置による検出や加入者の自己申
告等で対処している。
イマリセット命令を含んでループを繰返せば、永久に異
常検出が出来ない。この為にシステム自体の正常性を保
証するための外部監視装置による検出や加入者の自己申
告等で対処している。
しかるに、前者はハードウェア量の増加をもたらし、後
者はサービス性の低下をもたらす欠点があった。
者はサービス性の低下をもたらす欠点があった。
本発明は従来の上記事情に鑑みて・なされたものであシ
、従って本発明の目的は、プログラムからの監視タイマ
リセット命令が、ある一定カウント時間の範囲内に入っ
ていることをチェックすることにより、上記欠点を除去
した新規なプログラム異常検出力式を提供するものであ
る。
、従って本発明の目的は、プログラムからの監視タイマ
リセット命令が、ある一定カウント時間の範囲内に入っ
ていることをチェックすることにより、上記欠点を除去
した新規なプログラム異常検出力式を提供するものであ
る。
即ち、本発明のプログラム異常検出力式は、プログラム
からの監視タイマのリセット信号を、監視タイマのカウ
ント時間’ｒＢＴｔ＋ｏ）ｔでに受信した場合又はカウ
ント時間Ｔ１からＴ２ ＣＴｌ ＜Ｔ２）までの間に受
信しなかった場合に、プログラム異常として検出するこ
とを特徴とする。
からの監視タイマのリセット信号を、監視タイマのカウ
ント時間’ｒＢＴｔ＋ｏ）ｔでに受信した場合又はカウ
ント時間Ｔ１からＴ２ ＣＴｌ ＜Ｔ２）までの間に受
信しなかった場合に、プログラム異常として検出するこ
とを特徴とする。
監視タイマのカウント時間Ｔ１及びＴ２の値は、プログ
ラム構成との関係で決められる。インターバルタイマ割
込によシブログラムが時間を認識し、そのインターバル
タイマ周期が時間ベースとなって、監視タイマのリセッ
ト周期が決められるので監視タイマのカウント時間Ｔ１
は少くともこの周期以上の値に設定される。
ラム構成との関係で決められる。インターバルタイマ割
込によシブログラムが時間を認識し、そのインターバル
タイマ周期が時間ベースとなって、監視タイマのリセッ
ト周期が決められるので監視タイマのカウント時間Ｔ１
は少くともこの周期以上の値に設定される。
次に図面を参照して本発明をその好ましい一実施例につ
いて詳細に説明する。
いて詳細に説明する。
第１図は本発明のプログラム異常検出回路のシステム内
の位置を示すものである。中央処理装置１０上でプログ
ラムが処理を実行する。プログラムはプログラム構成上
法められたアルゴリズムで監視タイマリセット命令をプ
ロセッサバス２０を介してプログラム異常検出回路３０
に送出する。プログラム異常検出回路３０は、プログラ
ム異常を検出すると、プログラム異常検出信号線４０に
よシ、中央処理装置１０によシ割込み、そして外部装置
に報告する。又２重化システムにおいてはメイト側シス
テムに報告し、システム全体のＡＣＴ／５ＴＡＮＤ Ｂ
Ｙを切替える。
の位置を示すものである。中央処理装置１０上でプログ
ラムが処理を実行する。プログラムはプログラム構成上
法められたアルゴリズムで監視タイマリセット命令をプ
ロセッサバス２０を介してプログラム異常検出回路３０
に送出する。プログラム異常検出回路３０は、プログラ
ム異常を検出すると、プログラム異常検出信号線４０に
よシ、中央処理装置１０によシ割込み、そして外部装置
に報告する。又２重化システムにおいてはメイト側シス
テムに報告し、システム全体のＡＣＴ／５ＴＡＮＤ Ｂ
Ｙを切替える。
第２図はプログラム異常検出回路３０の詳細な構成を示
す。本実施例においては、インターバルタイマ割込が１
（ｋｎｓなので、監視タイマのカウント時間ｎが４Ｑ
ｍｓ、 Ｔ２が１６０ｍ５ にそれぞれ設定されている
。この場合、プログラム構成上、４０ｍ５以内に監視タ
イマリセット命令を出力しないように制限が設けられて
いる。監視クロック生成回路３３は、１０ｍ５周期のタ
イミングパルスを発生し、監視タイマ３２のカウンタを
ｌＱｍｓ毎にカウントするためのクロックに入力される
。監視タイマ３２は、リセット入力がない場合には１６
０ ｍ ｓ経過するとカウンタのキャリー出力信号３８
５がアクティブ（以下”ＡＣＴＩＶＥ”と記す）になり
、異常検出フリップフロツプ（以下段と略記する）３７
をセットし、プログラム異常検出信号線４０を”ＡＣＴ
ｆｆＥ”にする。
す。本実施例においては、インターバルタイマ割込が１
（ｋｎｓなので、監視タイマのカウント時間ｎが４Ｑ
ｍｓ、 Ｔ２が１６０ｍ５ にそれぞれ設定されている
。この場合、プログラム構成上、４０ｍ５以内に監視タ
イマリセット命令を出力しないように制限が設けられて
いる。監視クロック生成回路３３は、１０ｍ５周期のタ
イミングパルスを発生し、監視タイマ３２のカウンタを
ｌＱｍｓ毎にカウントするためのクロックに入力される
。監視タイマ３２は、リセット入力がない場合には１６
０ ｍ ｓ経過するとカウンタのキャリー出力信号３８
５がアクティブ（以下”ＡＣＴＩＶＥ”と記す）になり
、異常検出フリップフロツプ（以下段と略記する）３７
をセットし、プログラム異常検出信号線４０を”ＡＣＴ
ｆｆＥ”にする。
プログラムが正常に動作している場合には、プロセッサ
バス２０を介して、監視タイマリセット命令が出力され
る。ＶＯデコーダ３１は該命令を受信して、監視タイマ
リセット信号３８１を出力する。
バス２０を介して、監視タイマリセット命令が出力され
る。ＶＯデコーダ３１は該命令を受信して、監視タイマ
リセット信号３８１を出力する。
このリセット信号３８１により監視タイマ３２がリセッ
トされる。もし、プログラム異常によ、９ Ｔ１＝４０
ｍｓ 以内にリセット信号３８１が出力する場合には監
視タイマ３２のカウンタ出力２２ビツト、ｉピットが０
”であるという条件で、回路３５が”ＡＣＴＩＶＥ”に
なシ、０几回路３６を通して、異常検出Ｆ／Ｅ’３７が
セットされ、Ｔ２＝ １６０ ｍｓまでの間にリセット
信号がない場合と同様に、プログラム異常検出信号線４
Ｏ−４（”ＡＣＴＩＶＥ” Ｋ −ｆ ル。
トされる。もし、プログラム異常によ、９ Ｔ１＝４０
ｍｓ 以内にリセット信号３８１が出力する場合には監
視タイマ３２のカウンタ出力２２ビツト、ｉピットが０
”であるという条件で、回路３５が”ＡＣＴＩＶＥ”に
なシ、０几回路３６を通して、異常検出Ｆ／Ｅ’３７が
セットされ、Ｔ２＝ １６０ ｍｓまでの間にリセット
信号がない場合と同様に、プログラム異常検出信号線４
Ｏ−４（”ＡＣＴＩＶＥ” Ｋ −ｆ ル。
異常検出Ｆ／Ｆ’ ３７はシステムリセット信号線３８
８によシリセットされる。又、監視タイマ３２もシステ
ムリセット信号線３８９によりリセットされる。
８によシリセットされる。又、監視タイマ３２もシステ
ムリセット信号線３８９によりリセットされる。
監視タイマのカウント時間Ｔ１及びＴ２の値は本実施例
の値とは別にプログラム構成上適切な値が設定されるの
で、その値をジャンパ線切替とか、プログラム設定可能
にすることは容易に行い得るところである。
の値とは別にプログラム構成上適切な値が設定されるの
で、その値をジャンパ線切替とか、プログラム設定可能
にすることは容易に行い得るところである。
本発明に係る異常検出方式は、従来のウォッチドッグタ
イマの回路に比較して、本実施例に示すように回路３５
．３６が増加するだけである。
イマの回路に比較して、本実施例に示すように回路３５
．３６が増加するだけである。
本発明は、以上説明したように、従来の方式に比較して
少ない金物量の増加で、よシ厳密なプログラムの異常検
出が可能であシ、システム全体としてサービス性の向上
及びシステム全体の金物量を減少させる効果がある。
少ない金物量の増加で、よシ厳密なプログラムの異常検
出が可能であシ、システム全体としてサービス性の向上
及びシステム全体の金物量を減少させる効果がある。
第１図はプログラム異常検出回路のシステム内の位置を
示すブロック図、第２図は本発明に係るプログラム異常
検出回路の一実施例を示す詳細なブロック図である。 １０、、、中央処理装置、２０．、、プロセッサバス、
３０．、。 プログラム異常検出回路、３１．、、Ｉ１０デコーダ、
３２００．監視タイマ（カウンタ） 、３３．、、監視
クロック生成回路、３７．、、異常検出し／Ｆ 、３４
．３５．３６．、、論理回路、３８１〜３８９．、、信
号線、４０．、、 プログラム異常検出信号線
示すブロック図、第２図は本発明に係るプログラム異常
検出回路の一実施例を示す詳細なブロック図である。 １０、、、中央処理装置、２０．、、プロセッサバス、
３０．、。 プログラム異常検出回路、３１．、、Ｉ１０デコーダ、
３２００．監視タイマ（カウンタ） 、３３．、、監視
クロック生成回路、３７．、、異常検出し／Ｆ 、３４
．３５．３６．、、論理回路、３８１〜３８９．、、信
号線、４０．、、 プログラム異常検出信号線
Claims (1)
- データ交換処理装置において、プログラムからの監視タ
イマのリセット信号を、監視タイマのカウント時間’ｒ
ｌ （Ｔｌ〜Ｏ）までに受信した場合又はカウント時間
Ｔ１からＴ２ （ＴＩ＜Ｔ２）までの間に受信しなかっ
た場合に、プログラム異常として検出することを特徴と
するプログラム異常検出力式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194245A JPS5983438A (ja) | 1982-11-04 | 1982-11-04 | プログラム異常検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194245A JPS5983438A (ja) | 1982-11-04 | 1982-11-04 | プログラム異常検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5983438A true JPS5983438A (ja) | 1984-05-14 |
Family
ID=16321392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57194245A Pending JPS5983438A (ja) | 1982-11-04 | 1982-11-04 | プログラム異常検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5983438A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0277948A (ja) * | 1988-09-14 | 1990-03-19 | Toshiba Corp | ウォッチドッグタイマー |
| US5524117A (en) * | 1985-03-22 | 1996-06-04 | Siemens Aktiengesellschaft | Microcomputer system with watchdog monitoring of plural and dependent overlapping output therefrom |
| CN114070828A (zh) * | 2022-01-17 | 2022-02-18 | 中央广播电视总台 | 节目流故障检测方法、装置、计算机设备及可读存储介质 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688546A (en) * | 1979-11-15 | 1981-07-18 | Wabco Fahrzeugbremsen Gmbh | Function monitor for programmable electronic switching circuit |
-
1982
- 1982-11-04 JP JP57194245A patent/JPS5983438A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688546A (en) * | 1979-11-15 | 1981-07-18 | Wabco Fahrzeugbremsen Gmbh | Function monitor for programmable electronic switching circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5524117A (en) * | 1985-03-22 | 1996-06-04 | Siemens Aktiengesellschaft | Microcomputer system with watchdog monitoring of plural and dependent overlapping output therefrom |
| JPH0277948A (ja) * | 1988-09-14 | 1990-03-19 | Toshiba Corp | ウォッチドッグタイマー |
| CN114070828A (zh) * | 2022-01-17 | 2022-02-18 | 中央广播电视总台 | 节目流故障检测方法、装置、计算机设备及可读存储介质 |
| CN114070828B (zh) * | 2022-01-17 | 2022-05-17 | 中央广播电视总台 | 节目流故障检测方法、装置、计算机设备及可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5983438A (ja) | プログラム異常検出方式 | |
| JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPS6290068A (ja) | 予備系監視方式 | |
| JP2749994B2 (ja) | 数値制御装置 | |
| JP2592525B2 (ja) | 共通バスシステムの異常検出回路 | |
| JPS5845054B2 (ja) | ウォッチドッグ・タイマの異常救済方式 | |
| JPS6018714A (ja) | ウオツチドツグタイマ | |
| JPS63101917A (ja) | 制御装置のクロツクパルス監視方法 | |
| JPS5819097B2 (ja) | 電子計算機システム監視方式 | |
| JPS6320548A (ja) | Ｃｐｕのス−パ−バイザ／リセツト回路 | |
| JPS5868166A (ja) | プロセツサ異常監視装置 | |
| JPS6174034A (ja) | カウンタの障害回復方式 | |
| JPS6343561Y2 (ja) | ||
| JPS6320540A (ja) | 情報処理装置 | |
| JPH01185742A (ja) | プログラム暴走検出回路 | |
| JPS6033474Y2 (ja) | コンピュ−タ異常検出回路 | |
| JPH0296840A (ja) | 中央処理装置の暴走防止回路 | |
| JPH053016B2 (ja) | ||
| JPH01199238A (ja) | データ処理装置 | |
| JPH0481936A (ja) | 複数ｃｐｕ間の同期制御方式 | |
| JPS62216048A (ja) | プロセツサの暴走検出方式 | |
| JPH05324407A (ja) | Ｃｐｕ監視方式 | |
| JPH01209516A (ja) | タイマの動作監視方式 | |
| JPH02137047A (ja) | 入出力制御装置 |