JPH0395636A - フェイルセーフ回路の診断方式 - Google Patents
フェイルセーフ回路の診断方式Info
- Publication number
- JPH0395636A JPH0395636A JP1233353A JP23335389A JPH0395636A JP H0395636 A JPH0395636 A JP H0395636A JP 1233353 A JP1233353 A JP 1233353A JP 23335389 A JP23335389 A JP 23335389A JP H0395636 A JPH0395636 A JP H0395636A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- fail
- diagnostic
- timer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims abstract description 21
- 238000012544 monitoring process Methods 0.000 claims description 10
- 238000002405 diagnostic procedure Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 230000002542 deteriorative effect Effects 0.000 abstract 2
- 238000003745 diagnosis Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000004092 self-diagnosis Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ．産業上の利用分野
本発明は，ウオッチドッグタイマに代表されるフェイル
セーフ回路それ自身の異常の有無を診断する診断方式に
関する。
セーフ回路それ自身の異常の有無を診断する診断方式に
関する。
Ｂ．従来の技術
制御回路の暴走を防止することを目的として、各種制御
装置では、制御回路の異常をその動作中に検出するフェ
イルセーフ回路が付加される。
装置では、制御回路の異常をその動作中に検出するフェ
イルセーフ回路が付加される。
第４図は従来のフェイルセーフ回路の代表的な構成を示
す回路図であり，制御回路としてのＣＰＵ１はウオッチ
ドッグタイマ２と呼ばれるフェイルセーフ回路によって
異常の有無が検出される。すなわち、第５図のタイムチ
ャートに示すように、電源投入によって第５図（ａ）の
ような所定時間幅のパワーオンリセット信号賀Ｋが入力
されると、ウオッチドッグタイマ２はこのパワーオンリ
セット信号ＰＯＣによってリセットされる。
す回路図であり，制御回路としてのＣＰＵ１はウオッチ
ドッグタイマ２と呼ばれるフェイルセーフ回路によって
異常の有無が検出される。すなわち、第５図のタイムチ
ャートに示すように、電源投入によって第５図（ａ）の
ような所定時間幅のパワーオンリセット信号賀Ｋが入力
されると、ウオッチドッグタイマ２はこのパワーオンリ
セット信号ＰＯＣによってリセットされる。
また、ＣＰＵＩはパワーオンリセット信号Ｒ足がアンド
ゲート３を介してリセット入力に入力されることによっ
てリセットされる。ＣＰＵＩはリセットされた後、予め
設定されたプログラムによって所要の制御動作を開始す
るが，その制御動作中に第５図（ｂ）のような監視信号
ＭＳを一定時間間隔で出力ポート（ＰＯＲＴＩ）から出
力する．この監視信号ＭＳは、ウオッチドッグタイマ２
のタイマ値を設定する信号として該ウオッチドッグタイ
マ２に入力される。ウオッチドッグタイマ２は上記監視
信号ＭＳによって所定のタイマ値を設定した後、計時動
作を開始する。
ゲート３を介してリセット入力に入力されることによっ
てリセットされる。ＣＰＵＩはリセットされた後、予め
設定されたプログラムによって所要の制御動作を開始す
るが，その制御動作中に第５図（ｂ）のような監視信号
ＭＳを一定時間間隔で出力ポート（ＰＯＲＴＩ）から出
力する．この監視信号ＭＳは、ウオッチドッグタイマ２
のタイマ値を設定する信号として該ウオッチドッグタイ
マ２に入力される。ウオッチドッグタイマ２は上記監視
信号ＭＳによって所定のタイマ値を設定した後、計時動
作を開始する。
具体的には、設定されたタイマ値を所定周期で減算し、
次の監視信号ＭＳが入力される間にタイマ値がＩｔ Ｏ
Ｉ１になったとき、ＣＰｔＪ１を強制的に安全側に制
御するためのウオッチドッグリセット信号ＷＲを出力す
る．このリセット信号ＷＲはアンドゲート３を介してＣ
ＰＵＩのリセット入力に入力される。これにより．ＣＰ
ＵＩは安全側のリセット状態に強制制御される．ＣＰＵ
Ｉが正常であれば順次の監視信号ＭＳの間にタイマ値は
“′０”にならないから、ウオッチドッグリセット信号
ＷＲは出力されない。
次の監視信号ＭＳが入力される間にタイマ値がＩｔ Ｏ
Ｉ１になったとき、ＣＰｔＪ１を強制的に安全側に制
御するためのウオッチドッグリセット信号ＷＲを出力す
る．このリセット信号ＷＲはアンドゲート３を介してＣ
ＰＵＩのリセット入力に入力される。これにより．ＣＰ
ＵＩは安全側のリセット状態に強制制御される．ＣＰＵ
Ｉが正常であれば順次の監視信号ＭＳの間にタイマ値は
“′０”にならないから、ウオッチドッグリセット信号
ＷＲは出力されない。
このようなフェイルセーフ回路において、ウオッチドッ
グタイマ２が何らかの原因によって異常状態のまま計時
動作を行い，ＣＰＵＩの異常を検出できなくなることが
ある。そこで、従来から、ウオッチドッグタイマ２の中
に自身の異常を検出する自己診断回路を内蔵させるか、
ＣＰＵＩがウォッチドッグタイマ２の異常を検出する外
部診断方式が採用されている。
グタイマ２が何らかの原因によって異常状態のまま計時
動作を行い，ＣＰＵＩの異常を検出できなくなることが
ある。そこで、従来から、ウオッチドッグタイマ２の中
に自身の異常を検出する自己診断回路を内蔵させるか、
ＣＰＵＩがウォッチドッグタイマ２の異常を検出する外
部診断方式が採用されている。
Ｃ．発明が解決しようとする課題
しかしながら、自己診断回路を内蔵させてウオッチドッ
グタイマ２の異常を検出する構或では，ウォッチドッグ
タイマ２自身の回路規模が大きくなったり、自己診断結
果も同時に異常となったりして、診断動作が複雑になっ
て混乱を招くという問題点がある．また、外部診断方式
の場合は、ＣＰＵＩ自身がフェイルセーフ回路の動作中
に診断信号を出力し、フェイルセーフ機能を停止させて
しまう場合が生じるという問題点がある。
グタイマ２の異常を検出する構或では，ウォッチドッグ
タイマ２自身の回路規模が大きくなったり、自己診断結
果も同時に異常となったりして、診断動作が複雑になっ
て混乱を招くという問題点がある．また、外部診断方式
の場合は、ＣＰＵＩ自身がフェイルセーフ回路の動作中
に診断信号を出力し、フェイルセーフ機能を停止させて
しまう場合が生じるという問題点がある。
本発明の技術的課題は、フェイルセーフ回路や制御回路
の機能に支障を与えることなくフェイルセーフ回路自身
の異常を簡単な構或で検出することである。
の機能に支障を与えることなくフェイルセーフ回路自身
の異常を簡単な構或で検出することである。
Ｄ．課題を解決するための手段および作用所定のトリガ
信号によって起動されて所定時間幅の診断期間信号を発
生する診断期間信号発生回路を設ける。診断期間信号が
発生されている期間中はフェイルセーフ回路の診断動作
を停止させる。
信号によって起動されて所定時間幅の診断期間信号を発
生する診断期間信号発生回路を設ける。診断期間信号が
発生されている期間中はフェイルセーフ回路の診断動作
を停止させる。
また、その診断期間信号が発生している間、制御回路か
ら診断信号をフェイルセーフ回路に送出せしめる６さら
に、該診断信号に対するフェイルセーフ回路の応答信号
を制御回路に戻し，その応答信号によりフェイルセーフ
回路の異常の有無を診断させる。
ら診断信号をフェイルセーフ回路に送出せしめる６さら
に、該診断信号に対するフェイルセーフ回路の応答信号
を制御回路に戻し，その応答信号によりフェイルセーフ
回路の異常の有無を診断させる。
Ｅ．実施例
第ｌ図は本発明の一実施例を示す回路図であり、従来の
回路に対して，診断期間信号ＳＴＢＹを出力するモード
タイマ４と、診断期間借号ＳＴＢＹが発生されていると
きのみ制御回路としてのＣＰＵＩからのテストパターン
信号（診断信号）ＤＩＡＧＮをウォッチドッグタイマ２
のタイマ設定入力Ｓｎに入力するアンドゲート５と、上
記テストパターン信号ＤＩＡＧＮとウオッチドッグタイ
マ２のウオッチドッグリセット信号ＷＲとの負論理積信
号をアンドゲート３に入力するナンドゲート６とが付加
されている。
回路に対して，診断期間信号ＳＴＢＹを出力するモード
タイマ４と、診断期間借号ＳＴＢＹが発生されていると
きのみ制御回路としてのＣＰＵＩからのテストパターン
信号（診断信号）ＤＩＡＧＮをウォッチドッグタイマ２
のタイマ設定入力Ｓｎに入力するアンドゲート５と、上
記テストパターン信号ＤＩＡＧＮとウオッチドッグタイ
マ２のウオッチドッグリセット信号ＷＲとの負論理積信
号をアンドゲート３に入力するナンドゲート６とが付加
されている。
モードタイマ４はパワーオンリセット信号丁δ己によっ
てリセットされて所定時間幅の診断期間借号ＳＴＢＹを
発生する。また、ＣＰＵＩはパワーオンリセット信号可
了によりリセットされた後、診断期間借号ＳＴＢＹの発
生期間中にテストパターン信号ＤＩＡＧＮを発生してウ
オッチドッグタイマ２に供給し、ウオッチドッグタイマ
２のタイムアウト出力Ｑ２から出力される診断結果信号
（応答信号）ＤＩＡＧＩによって該ウオッチドッグタイ
マ２の異常の有無を検出する。
てリセットされて所定時間幅の診断期間借号ＳＴＢＹを
発生する。また、ＣＰＵＩはパワーオンリセット信号可
了によりリセットされた後、診断期間借号ＳＴＢＹの発
生期間中にテストパターン信号ＤＩＡＧＮを発生してウ
オッチドッグタイマ２に供給し、ウオッチドッグタイマ
２のタイムアウト出力Ｑ２から出力される診断結果信号
（応答信号）ＤＩＡＧＩによって該ウオッチドッグタイ
マ２の異常の有無を検出する。
次に動作について説明する。
まず、ＣＰＵ １ ，ウオッチドッグタイマ２およびモ
ードタイマ４は第２図（ａ）に示すバワーオンリセット
信号丁σ己によってリセットされる．このリセットによ
りモードタイマ４は、そのＭ Ｏ Ｄ Ｅ出力から第２
図（ｅ）に示す所定時間幅の診断期間借号ＳＴＢＹを出
力する。この信号診断期間信号ＳＴＢＹはウオッチドッ
グタイマ２のＳエ端子および制御回路１の入力ポート（
ＰＯＲＴＩ）に入力される。これにより、ウオッチドッ
グタイマ２およびＣＰＵＩは診断モードとなり、ウオッ
チドッグタイマ２はＣＰＵＩに対するフェイルセーフ診
断動作を停止する。また、ＣＰＵＩは第２図（ｃ）のよ
うな時間間隔のテストパターン信号ＤＩＡＧＮを出力す
る．テストパターン信号ＤＩＡＧＮは、ＣＰＵＩの出力
ポート（ＰＯＲＴ３）から通常動作時に出力される監視
信号ＭＳ （第２図（ｂ）参照）よりも時間間隔が途中
から長く設定されている。このテストパターン信号ＤＩ
ＡＧＮは診断期間信号ＳＴＢＹがハイレベルとなってい
る期間だけアンドゲート５を介してウオッチドッグタイ
マ２のタイマ設定人力Ｓｎに入力される。このテストパ
ターン信号ＤＩＡＧＮがウオッチドッグタイマ２に入力
されると，診断期間信号ＳＴＢＹの時間間隔が通常の監
視信号ＭＳよりも長く、かつ許容限界値よりも長いため
、ウオッチドッグタイマ２は、出力端子Ｑ２から第２図
（ｄ）に示すような診断結果信号ＤＩＡＧＩを出力する
．もし，ウオッチドッグタイマ２に異常が生じていると
きには，第２図（ｄ）のような診断結果信号Ｄ Ｉ Ａ
Ｇ １は出力されない．そこで、ＣＰＵ１は上記診断結
果信号ＤＩＡＧＩがハイレベルになったか否かを入カポ
ート（ＰＯＲＴ２）を介して判別し、ハイレベルになら
なかったときにはウオッチドッグタイマ２自身に異常が
発生しているものと断定し、ＣＰＵＩ自身での異常処理
によって安全側に状態を遷移させる． 診断期間信号ＳＴＢＹがローレベルに戻ると、ＣＰＵＩ
およびウオッチドッグタイマ２は通常モードとなる．通
常モードではウオッチドッグタイマ２はタイマ設定入力
Ｓ２にＣＰＵＩから入力される監視信号ＭＳの時間間隔
を従来と同様に判断し，その時間間隔が許容限界を越え
たならば出力端子Ｑ１からウオッチドッグリセット信号
ＷＲを出力する。この信号ＷＲはナンドゲート６および
アンドゲート１を介してＣＰＵＩのリセット端子に入力
される。これにより、ＣＰＵＩは安全側に制御される。
ードタイマ４は第２図（ａ）に示すバワーオンリセット
信号丁σ己によってリセットされる．このリセットによ
りモードタイマ４は、そのＭ Ｏ Ｄ Ｅ出力から第２
図（ｅ）に示す所定時間幅の診断期間借号ＳＴＢＹを出
力する。この信号診断期間信号ＳＴＢＹはウオッチドッ
グタイマ２のＳエ端子および制御回路１の入力ポート（
ＰＯＲＴＩ）に入力される。これにより、ウオッチドッ
グタイマ２およびＣＰＵＩは診断モードとなり、ウオッ
チドッグタイマ２はＣＰＵＩに対するフェイルセーフ診
断動作を停止する。また、ＣＰＵＩは第２図（ｃ）のよ
うな時間間隔のテストパターン信号ＤＩＡＧＮを出力す
る．テストパターン信号ＤＩＡＧＮは、ＣＰＵＩの出力
ポート（ＰＯＲＴ３）から通常動作時に出力される監視
信号ＭＳ （第２図（ｂ）参照）よりも時間間隔が途中
から長く設定されている。このテストパターン信号ＤＩ
ＡＧＮは診断期間信号ＳＴＢＹがハイレベルとなってい
る期間だけアンドゲート５を介してウオッチドッグタイ
マ２のタイマ設定人力Ｓｎに入力される。このテストパ
ターン信号ＤＩＡＧＮがウオッチドッグタイマ２に入力
されると，診断期間信号ＳＴＢＹの時間間隔が通常の監
視信号ＭＳよりも長く、かつ許容限界値よりも長いため
、ウオッチドッグタイマ２は、出力端子Ｑ２から第２図
（ｄ）に示すような診断結果信号ＤＩＡＧＩを出力する
．もし，ウオッチドッグタイマ２に異常が生じていると
きには，第２図（ｄ）のような診断結果信号Ｄ Ｉ Ａ
Ｇ １は出力されない．そこで、ＣＰＵ１は上記診断結
果信号ＤＩＡＧＩがハイレベルになったか否かを入カポ
ート（ＰＯＲＴ２）を介して判別し、ハイレベルになら
なかったときにはウオッチドッグタイマ２自身に異常が
発生しているものと断定し、ＣＰＵＩ自身での異常処理
によって安全側に状態を遷移させる． 診断期間信号ＳＴＢＹがローレベルに戻ると、ＣＰＵＩ
およびウオッチドッグタイマ２は通常モードとなる．通
常モードではウオッチドッグタイマ２はタイマ設定入力
Ｓ２にＣＰＵＩから入力される監視信号ＭＳの時間間隔
を従来と同様に判断し，その時間間隔が許容限界を越え
たならば出力端子Ｑ１からウオッチドッグリセット信号
ＷＲを出力する。この信号ＷＲはナンドゲート６および
アンドゲート１を介してＣＰＵＩのリセット端子に入力
される。これにより、ＣＰＵＩは安全側に制御される。
第３図は，このようなフェイルセーフ回路の診断を行う
ためにＣＰＵＩが実行する処理の概要を示すフローチャ
ートである。
ためにＣＰＵＩが実行する処理の概要を示すフローチャ
ートである。
ステップＳ１００のテストパターン出力処理と、ステッ
プＳＩＯＩの診断結果信号ＤＩＡＧＩが′“Ｈ”かｉｔ
Ｌ”かを判定する処理と、ステップＳ１０２の診断期
間信号ＳＴＢＹが“Ｌ”に戻ったか否かを判定する処理
と、ステップＳ１０３の制御回路１自身で安全側に遷移
させる異常処理とから構威されている。正常時はステッ
プＳ１０１が肯定されるのでステップＳ１０４で通常動
作が行われる。ウォッチドッグタイマの診断を上述のよ
うにする場合、通常動作時と診断時にＣＰＵＩからウォ
ッチドッグタイマへ送信する信号を共通にしても良く、
また通常動作時と診断時にウオッチドッグタイマからＣ
ＰＵＩへ送信する信号を共通にしても良い。
プＳＩＯＩの診断結果信号ＤＩＡＧＩが′“Ｈ”かｉｔ
Ｌ”かを判定する処理と、ステップＳ１０２の診断期
間信号ＳＴＢＹが“Ｌ”に戻ったか否かを判定する処理
と、ステップＳ１０３の制御回路１自身で安全側に遷移
させる異常処理とから構威されている。正常時はステッ
プＳ１０１が肯定されるのでステップＳ１０４で通常動
作が行われる。ウォッチドッグタイマの診断を上述のよ
うにする場合、通常動作時と診断時にＣＰＵＩからウォ
ッチドッグタイマへ送信する信号を共通にしても良く、
また通常動作時と診断時にウオッチドッグタイマからＣ
ＰＵＩへ送信する信号を共通にしても良い。
さらにまた上記以外に次のようにして診断する方式も考
えられる。ＣＰＵＩに対するフエイルセーフ診断動作を
行うウオッチドッグタイマの回路の一部を兼用して、テ
ストパターン信号ＤＩＡＧＮでのみ動作し信号を出力す
る回路を構或しておき、その出力をＣＰＵＩの入力ポー
ト２へ出力するようにしてもよい。またウオッチドッグ
タイマで入力するテストパターンと同一信号を予め用意
するとともにその２つの信号を比較する回路を設け．Ｃ
ＰＵＩに対するフェイルセーフ診断動作を行うウォッチ
ドッグタイマの回路の一部とその比較回路とを兼用して
、比較回路の出力をＣＰＵＩの入力ボート２へ出力する
ようにしてもよい。
えられる。ＣＰＵＩに対するフエイルセーフ診断動作を
行うウオッチドッグタイマの回路の一部を兼用して、テ
ストパターン信号ＤＩＡＧＮでのみ動作し信号を出力す
る回路を構或しておき、その出力をＣＰＵＩの入力ポー
ト２へ出力するようにしてもよい。またウオッチドッグ
タイマで入力するテストパターンと同一信号を予め用意
するとともにその２つの信号を比較する回路を設け．Ｃ
ＰＵＩに対するフェイルセーフ診断動作を行うウォッチ
ドッグタイマの回路の一部とその比較回路とを兼用して
、比較回路の出力をＣＰＵＩの入力ボート２へ出力する
ようにしてもよい。
以上では、監視対象をＣＰＵ，フェイルセーフ回路をウ
ォッチドッグタイマとしたが、これら以外の組み合わせ
でもよい。
ォッチドッグタイマとしたが、これら以外の組み合わせ
でもよい。
Ｆ．発明の効果
以上説明したように本発明においては、制御回路の暴走
を防止するために設けられたフェイルセ一フ回路の異常
の有無を電源立上り時などの特定の期間に制御回路で検
出するようにしたので、フェイルセーフ回路に自己診断
機能を設ける必要がなくなり、該フェイルセーフ回路の
異常の有無を簡単な構或で検出することができる。また
、フェイルセーフ回路の診断は特定の限定された時間内
だけであるため，制御回路の異常診断は支障なく行うこ
とができる。
を防止するために設けられたフェイルセ一フ回路の異常
の有無を電源立上り時などの特定の期間に制御回路で検
出するようにしたので、フェイルセーフ回路に自己診断
機能を設ける必要がなくなり、該フェイルセーフ回路の
異常の有無を簡単な構或で検出することができる。また
、フェイルセーフ回路の診断は特定の限定された時間内
だけであるため，制御回路の異常診断は支障なく行うこ
とができる。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の実施例を動作を説明するためのタイムチャート、第
３図は制御回路が実行する診断動作の内容を示すフロー
チャート、第４図は従来のフェイルセーフ回路の代表的
な構成を示す回路図、第５図は従来回路の動作を説明す
るためのタイムチャートである。 １：制御回路 ２：ウォッチドッグタイマ３：アン
ドゲート ４：モードタイマ ５：アンドゲート ６：ナンドゲート
図の実施例を動作を説明するためのタイムチャート、第
３図は制御回路が実行する診断動作の内容を示すフロー
チャート、第４図は従来のフェイルセーフ回路の代表的
な構成を示す回路図、第５図は従来回路の動作を説明す
るためのタイムチャートである。 １：制御回路 ２：ウォッチドッグタイマ３：アン
ドゲート ４：モードタイマ ５：アンドゲート ６：ナンドゲート
Claims (1)
- 【特許請求の範囲】 監視対象の制御回路から所定時間間隔で出力される監視
信号の時間間隔を監視し、該時間間隔が許容時間を越え
たときは前記制御回路を強制的に安全側に制御するフェ
イルセーフ回路の診断方式において、 所定のトリガ信号によって起動されて所定時間幅の診断
期間信号を発生する診断期間信号発生回路を設け、前記
診断期間信号が発生されている期間中はフェイルセーフ
回路の診断動作を停止させ、かつ前記制御回路からフェ
イルセーフ回路に診断信号を送出せしめ、該診断信号に
対するフェイルセーフ回路からの応答信号を前記制御回
路で受信してフェイルセーフ回路の異常の有無を診断す
ることを特徴とするフェイルセーフ回路の診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1233353A JPH0395636A (ja) | 1989-09-08 | 1989-09-08 | フェイルセーフ回路の診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1233353A JPH0395636A (ja) | 1989-09-08 | 1989-09-08 | フェイルセーフ回路の診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0395636A true JPH0395636A (ja) | 1991-04-22 |
Family
ID=16953820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1233353A Pending JPH0395636A (ja) | 1989-09-08 | 1989-09-08 | フェイルセーフ回路の診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0395636A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997018584A1 (fr) * | 1995-11-15 | 1997-05-22 | Citizen Watch Co., Ltd. | Procede de formation de bosse de contact sur un dispositif a semi-conducteurs |
| US6158644A (en) * | 1998-04-30 | 2000-12-12 | International Business Machines Corporation | Method for enhancing fatigue life of ball grid arrays |
| US6358630B1 (en) | 1997-06-04 | 2002-03-19 | Ibiden Co., Ltd. | Soldering member for printed wiring boards |
| US7137036B2 (en) | 2002-02-22 | 2006-11-14 | Oki Electric Industry Co., Ltd. | Microcontroller having an error detector detecting errors in itself as well |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6272038A (ja) * | 1985-09-25 | 1987-04-02 | Toshiba Corp | プログラム暴走検出装置の試験方法 |
| JPH01103750A (ja) * | 1987-10-16 | 1989-04-20 | Fujitsu Ten Ltd | マイクロコンピュータの暴走検出回路の試験方法 |
-
1989
- 1989-09-08 JP JP1233353A patent/JPH0395636A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6272038A (ja) * | 1985-09-25 | 1987-04-02 | Toshiba Corp | プログラム暴走検出装置の試験方法 |
| JPH01103750A (ja) * | 1987-10-16 | 1989-04-20 | Fujitsu Ten Ltd | マイクロコンピュータの暴走検出回路の試験方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997018584A1 (fr) * | 1995-11-15 | 1997-05-22 | Citizen Watch Co., Ltd. | Procede de formation de bosse de contact sur un dispositif a semi-conducteurs |
| US6066551A (en) * | 1995-11-15 | 2000-05-23 | Citizen Watch Co., Ltd. | Method for forming bump of semiconductor device |
| US6358630B1 (en) | 1997-06-04 | 2002-03-19 | Ibiden Co., Ltd. | Soldering member for printed wiring boards |
| US6158644A (en) * | 1998-04-30 | 2000-12-12 | International Business Machines Corporation | Method for enhancing fatigue life of ball grid arrays |
| US6283359B1 (en) | 1998-04-30 | 2001-09-04 | International Business Machines Corporation | Method for enhancing fatigue life of ball grid arrays |
| US7137036B2 (en) | 2002-02-22 | 2006-11-14 | Oki Electric Industry Co., Ltd. | Microcontroller having an error detector detecting errors in itself as well |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2880165B2 (ja) | ２つのプロセッサからなる自動車のコンピュータシステムを監視する装置 | |
| JP5739290B2 (ja) | 電子制御装置 | |
| US6076172A (en) | Monitoting system for electronic control unit | |
| JPH0395636A (ja) | フェイルセーフ回路の診断方式 | |
| KR102438148B1 (ko) | 임베디드 컴퓨팅 모듈의 이상을 감지하는 이상 감지 장치, 시스템 및 방법 | |
| JP2768693B2 (ja) | ２台のプロセッサを有するコンピュータシステムを監視する装置 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JP2020112903A (ja) | 動作検証プログラム、動作同期方法及び異常検出装置 | |
| JP7394276B2 (ja) | ピーエルシーシステムのエラー状態制御方法 | |
| JPH01310422A (ja) | マイクロコンピュータのリセット回路 | |
| US10671027B2 (en) | Electronic component monitoring method and apparatus | |
| JP4613019B2 (ja) | コンピュータシステム | |
| JPH01124035A (ja) | 出力データ制御装置 | |
| JPH07129424A (ja) | Ｅｃｃ機能回路の１ビット誤り検知通知装置 | |
| JPS5855535B2 (ja) | 車両用マルチコンピユ−タ装置 | |
| JP2611549B2 (ja) | エレベータの群管理制御装置 | |
| JPS63191201A (ja) | プラント自動制御装置 | |
| JPS61169036A (ja) | システム監視装置 | |
| JPS6252647A (ja) | マイクロプロセツサの暴走監視システム | |
| JPH0268606A (ja) | Ｃｎｃの診断方式 | |
| JPS6186847A (ja) | 自動車用制御装置のｃｐｕ暴走防止装置 | |
| JPS5916302B2 (ja) | チエツク装置 | |
| JPS6174034A (ja) | カウンタの障害回復方式 | |
| JPS6116340A (ja) | プロセツサシステムの緊急動作装置 | |
| JPH0251748A (ja) | マイクロコンピュータ |