JPH03241855A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03241855A JPH03241855A JP3882390A JP3882390A JPH03241855A JP H03241855 A JPH03241855 A JP H03241855A JP 3882390 A JP3882390 A JP 3882390A JP 3882390 A JP3882390 A JP 3882390A JP H03241855 A JPH03241855 A JP H03241855A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- oxide film
- silicon nitride
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 46
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 21
- 101100008049 Caenorhabditis elegans cut-5 gene Proteins 0.000 abstract description 17
- 108091006146 Channels Proteins 0.000 description 44
- 239000010410 layer Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 9
- 241000293849 Cordylanthus Species 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法に関し、
チャネルカットとフィールド酸化膜をセルファラインで
形成することができ、チャネルカットとフィールド酸化
膜の位置ずれをなくして素子分離を安定に行うことがで
きる半導体装置の製造方法を提供することを目的とし、 下地の膜上に絶縁膜及び該絶縁膜とエツチング選択比が
異なる第1の膜を順次形成する工程と、該第1の膜をエ
ツチングして開口部を形成するとともに、該開口部内に
該絶縁膜を露出させる工程と、該第1の膜をマスクとし
て該開口部を介して該下地の膜に不純物を導入すること
によりチャネルカットを形成する工程と、該開口部を覆
うように該第1の膜上に該絶縁膜及び該第1の膜とエツ
チング選択比が異なる該第2の膜を形成する工程と、該
第2の膜を該開口部内のみに残るようにエツチングする
工程と、該第2の膜をマスクとして該第1の膜及び該絶
縁膜をエツチングして素子領域を形成する工程とを含む
ように構成する。
形成することができ、チャネルカットとフィールド酸化
膜の位置ずれをなくして素子分離を安定に行うことがで
きる半導体装置の製造方法を提供することを目的とし、 下地の膜上に絶縁膜及び該絶縁膜とエツチング選択比が
異なる第1の膜を順次形成する工程と、該第1の膜をエ
ツチングして開口部を形成するとともに、該開口部内に
該絶縁膜を露出させる工程と、該第1の膜をマスクとし
て該開口部を介して該下地の膜に不純物を導入すること
によりチャネルカットを形成する工程と、該開口部を覆
うように該第1の膜上に該絶縁膜及び該第1の膜とエツ
チング選択比が異なる該第2の膜を形成する工程と、該
第2の膜を該開口部内のみに残るようにエツチングする
工程と、該第2の膜をマスクとして該第1の膜及び該絶
縁膜をエツチングして素子領域を形成する工程とを含む
ように構成する。
本発明は、半導体装置の製造方法に係り、特に高集積I
Cにおいて、微細な素子分離領域を形成することができ
る半導体装置の製造方法に関する。
Cにおいて、微細な素子分離領域を形成することができ
る半導体装置の製造方法に関する。
近時、ICの高集積化に伴い、素子分離も益々微細化が
要求されている。そして、近時の厳しい微細化に対応す
ることができ、しかもチャネルカットとフィールド酸化
膜をセルファラインで形成することができ、チャネルカ
ットとフィールド酸化膜の位置ずれをなくして素子分離
を安定に行うことができる半導体装置の製造方法が要求
されている。
要求されている。そして、近時の厳しい微細化に対応す
ることができ、しかもチャネルカットとフィールド酸化
膜をセルファラインで形成することができ、チャネルカ
ットとフィールド酸化膜の位置ずれをなくして素子分離
を安定に行うことができる半導体装置の製造方法が要求
されている。
以下、LOGO3による素子分離方法を用いた従来技術
について説明する。
について説明する。
第3図(a)〜(e)は従来の半導体装置の製造方法の
一例を説明する図である。
一例を説明する図である。
この図において、31はSt等からなり例えばP型の基
板、32は5toz等からなるシリコン酸化膜、33は
Si、N、等からなるシリコン窒化膜、34はシリコン
窒化膜33に形成された開口部、35は・例えばp゛型
のチャネルカット、36はSin、等からなる素子分離
領域としてのフィールド酸化膜、37は素子領域である
。
板、32は5toz等からなるシリコン酸化膜、33は
Si、N、等からなるシリコン窒化膜、34はシリコン
窒化膜33に形成された開口部、35は・例えばp゛型
のチャネルカット、36はSin、等からなる素子分離
領域としてのフィールド酸化膜、37は素子領域である
。
次に、その製造方法について説明する。
まず、第3図(a)に示すように、例えば熱酸化により
基板31上にSin、からなるシリコン酸化膜32を形
成する。
基板31上にSin、からなるシリコン酸化膜32を形
成する。
次に、第3図(b)に示すように、例えばCVD法によ
りシリコン酸化膜32上にS!2N4を堆積してシリコ
ン窒化膜33を形成した後、例えばRIEにより素子領
域のみにシリコン窒化膜33が残るようにシリコン窒化
膜33を選択的にエツチングして開口部34を形成する
とともに、開口部34内にシリコン酸化膜32を露出さ
せる。
りシリコン酸化膜32上にS!2N4を堆積してシリコ
ン窒化膜33を形成した後、例えばRIEにより素子領
域のみにシリコン窒化膜33が残るようにシリコン窒化
膜33を選択的にエツチングして開口部34を形成する
とともに、開口部34内にシリコン酸化膜32を露出さ
せる。
次に、第3図(C)に示すように、B等のイオン注入に
よりシリコン窒化膜33をマスクとして開口部4を介し
て基板31にB′−を導入することによりチャネルカッ
ト35を形成する。チャネルカット35は素子間の電気
的絶縁性を高めるためのものであり、具体的にはフィー
ルド酸化膜36下の基板31表面部に基板31と同導電
型の不純物を拡散させることにより、基板31濃度を上
げフィールドトランジスタのしきい値電圧vthを高め
るように行われている。
よりシリコン窒化膜33をマスクとして開口部4を介し
て基板31にB′−を導入することによりチャネルカッ
ト35を形成する。チャネルカット35は素子間の電気
的絶縁性を高めるためのものであり、具体的にはフィー
ルド酸化膜36下の基板31表面部に基板31と同導電
型の不純物を拡散させることにより、基板31濃度を上
げフィールドトランジスタのしきい値電圧vthを高め
るように行われている。
次に、第3図(d)に示すように、シリコン窒化膜33
をマスクとして基板31を選択的に熱酸化して素子分離
領域としてのSin、からなるフィールド酸化膜36を
形成する。この時、熱酸化時の熱処理によりチャネルカ
ット35の不純物(B9)が活性化されてチャネルカッ
ト35がP゛型の拡散層となる。
をマスクとして基板31を選択的に熱酸化して素子分離
領域としてのSin、からなるフィールド酸化膜36を
形成する。この時、熱酸化時の熱処理によりチャネルカ
ット35の不純物(B9)が活性化されてチャネルカッ
ト35がP゛型の拡散層となる。
次に、例えばリン酸によりマスクとして用いたシリコン
窒化11133を除去した後、例えばウェットエツチン
グによりシリコン酸化膜32を除去して基板31を露出
させることにより、第3図(e)に示すような素子領域
37を得ることができる。
窒化11133を除去した後、例えばウェットエツチン
グによりシリコン酸化膜32を除去して基板31を露出
させることにより、第3図(e)に示すような素子領域
37を得ることができる。
そして、素子領域37にゲート絶縁膜を形成し、ゲート
電極を形成した後、ソース/ドレイン拡散層を形成し、
次いで眉間絶縁膜、コンタクトホール及び配線層等を形
成することにより半導体層が完成する。
電極を形成した後、ソース/ドレイン拡散層を形成し、
次いで眉間絶縁膜、コンタクトホール及び配線層等を形
成することにより半導体層が完成する。
上記したLOGO3という素子分離法を用いた従来の半
導体装置の製造方法は、シリコン窒化膜33の耐酸化性
が強い性質を利用して、このシリコン窒化膜33をマス
クとしてシリコン基板31を選択的に熱酸化して膜厚の
厚いフィールド酸化膜36を形成することにより素子分
離を行うものである。
導体装置の製造方法は、シリコン窒化膜33の耐酸化性
が強い性質を利用して、このシリコン窒化膜33をマス
クとしてシリコン基板31を選択的に熱酸化して膜厚の
厚いフィールド酸化膜36を形成することにより素子分
離を行うものである。
LOGO3で形成されたフィールド酸化膜36は、厚み
がなめらかに変化しているため、そのフィールド酸化膜
36上部にAf等の配線層を形成する際、断線が生し難
い等の利点がある。しかしながら、素子分離領域となる
フィールド酸化膜36周辺部が素子領域側へ広がる(こ
の部分は、その形から鳥のくちばしくバーズビーク)と
呼ばれる)傾向があり、素子領域を小さくしてしまう欠
点がある。
がなめらかに変化しているため、そのフィールド酸化膜
36上部にAf等の配線層を形成する際、断線が生し難
い等の利点がある。しかしながら、素子分離領域となる
フィールド酸化膜36周辺部が素子領域側へ広がる(こ
の部分は、その形から鳥のくちばしくバーズビーク)と
呼ばれる)傾向があり、素子領域を小さくしてしまう欠
点がある。
具体的には例えばフィールド酸化膜36を6000人の
膜厚で形成すると、片側バーズビークがバーズビーク長
700人で形成され、両側で1400人の幅の素子領域
が犠牲になってしまう。このため、素子が微細になって
くると、バーズビークの幅分だけ素子領域が狭くなった
り、逆に素子分離領域を狭めたりするという問題が生ず
る。このように、素子領域が狭くなると、トランジスタ
のゲート幅が実効的に短くなり、狭チャネル効果、短チ
ヤネル効果、コンタクトに関する種々の設計マージンの
減少等が発生し、また、素子分離領域が狭くなるとフィ
ールドトランジスタの閾値電圧の低下、リーク電流の増
大等が発生する。このため、素子領域または素子分離領
域の幅をある程度以上に確保しなければならず、素子微
細化が困難になっていた。
膜厚で形成すると、片側バーズビークがバーズビーク長
700人で形成され、両側で1400人の幅の素子領域
が犠牲になってしまう。このため、素子が微細になって
くると、バーズビークの幅分だけ素子領域が狭くなった
り、逆に素子分離領域を狭めたりするという問題が生ず
る。このように、素子領域が狭くなると、トランジスタ
のゲート幅が実効的に短くなり、狭チャネル効果、短チ
ヤネル効果、コンタクトに関する種々の設計マージンの
減少等が発生し、また、素子分離領域が狭くなるとフィ
ールドトランジスタの閾値電圧の低下、リーク電流の増
大等が発生する。このため、素子領域または素子分離領
域の幅をある程度以上に確保しなければならず、素子微
細化が困難になっていた。
上記バーズビークが生じて素子領域が狭くなってしまう
という問題を解決する従来技術としてはフィールドシー
ルド法による場合が挙げられる。
という問題を解決する従来技術としてはフィールドシー
ルド法による場合が挙げられる。
以下、図面を用いて具体的に説明する。
第4図(a)〜(f)は従来の半導体装置の製造方法の
他の一例を説明する図である。
他の一例を説明する図である。
この図において、41はSi等からなり例えばp型の基
板、42はSin、等からなるシリコン酸化膜、43は
レジスト膜、44はレジスト[43に形成されたチャネ
ルカント形成用の開口部、45は例えばp型のチャネル
カット、46はSin、等からなる素子分離領域として
のフィールド酸化膜、47はレジスト膜、48はレジス
ト膜47に形成された開口部、49は素子領域である。
板、42はSin、等からなるシリコン酸化膜、43は
レジスト膜、44はレジスト[43に形成されたチャネ
ルカント形成用の開口部、45は例えばp型のチャネル
カット、46はSin、等からなる素子分離領域として
のフィールド酸化膜、47はレジスト膜、48はレジス
ト膜47に形成された開口部、49は素子領域である。
次に、その製造方法について説明する。
まず、第4図(a)に示すように、例えば熱酸化により
基板41上に5iOzからなるシリコン酸化膜42を形
成する。
基板41上に5iOzからなるシリコン酸化膜42を形
成する。
次に、第4図(b)に示すように、シリコン酸化膜42
上にレジストを塗布してレジスト膜43を形成した後1
、露光・現像によりレジスト膜43をバターニングして
チャネルカット形成用の開口部44を形成するとともに
、開口部44内にシリコン酸化膜42を露出させる0次
いで、B等のイオン注入によりレジスト膜43をマスク
として開口部44を介して基板41にB゛を導入するこ
とよりチャネルカット45を形成した後、第4図(C)
に示すように、マスクとして用いたレジスト膜43を除
去する。
上にレジストを塗布してレジスト膜43を形成した後1
、露光・現像によりレジスト膜43をバターニングして
チャネルカット形成用の開口部44を形成するとともに
、開口部44内にシリコン酸化膜42を露出させる0次
いで、B等のイオン注入によりレジスト膜43をマスク
として開口部44を介して基板41にB゛を導入するこ
とよりチャネルカット45を形成した後、第4図(C)
に示すように、マスクとして用いたレジスト膜43を除
去する。
次に、第4図(d)に示すように、熱酸化により基板4
1を酸化してフィールド酸化膜46を形成する。この時
、熱酸化時の熱処理によりチャネルカット45の不純物
(B゛)が活性化されてチャネルカット45がp゛型の
拡散層となる。
1を酸化してフィールド酸化膜46を形成する。この時
、熱酸化時の熱処理によりチャネルカット45の不純物
(B゛)が活性化されてチャネルカット45がp゛型の
拡散層となる。
次に、第4図(e)に示すように、フィールド酸化膜4
6上にレジストを塗布してレジスト膜47を形成した後
、露光・現像によりチャネルカット45に対応するフィ
ールド酸化膜46上の領域のみにレジスト膜47が残る
ようにレジスト膜47をパターニングして開口部4日を
形成するとともに、開口部48内にフィールド酸化膜4
6を露出させる。
6上にレジストを塗布してレジスト膜47を形成した後
、露光・現像によりチャネルカット45に対応するフィ
ールド酸化膜46上の領域のみにレジスト膜47が残る
ようにレジスト膜47をパターニングして開口部4日を
形成するとともに、開口部48内にフィールド酸化膜4
6を露出させる。
次に、例えばRIEによりレジスト膜47をマスりとし
て開口部48内のフィールド酸化膜46、シリコン酸化
膜42を選択的にエツチングして基板41を露出させる
ことにより、第4図(f)に示すような素子領域49を
得ることができる。
て開口部48内のフィールド酸化膜46、シリコン酸化
膜42を選択的にエツチングして基板41を露出させる
ことにより、第4図(f)に示すような素子領域49を
得ることができる。
そして、レジスト膜47を除去し、素子領域49にゲー
ト絶縁膜を形成し、ゲート電極を形成した後、ソース/
ドレイン拡散層を形成し、次いで眉間絶縁膜、コンタク
トホール及び配線層等を形成することにより半導体装置
が完成する。
ト絶縁膜を形成し、ゲート電極を形成した後、ソース/
ドレイン拡散層を形成し、次いで眉間絶縁膜、コンタク
トホール及び配線層等を形成することにより半導体装置
が完成する。
上記したフィールドシールド法を用いた従来の半導体装
置の製造方法は、LOGO3によりバーズビークが生じ
て素子領域が狭くなるという問題を解消できるという利
点がある。
置の製造方法は、LOGO3によりバーズビークが生じ
て素子領域が狭くなるという問題を解消できるという利
点がある。
しかしながら、上記したフィールドシールド法を用いた
従来の半導体装置の製造方法は、チャネルカット45と
フィールド酸化膜46をセルファラインで形成すること
ができなかった。具体的には、まず、第4図(b)に示
す如く一度しシスト膜43をパターニングしてからチャ
ネルカット45のイオン注入を行い、第4図(e)、(
f)に示す如く、再度レジスト膜47をパターニングし
てからこれをマスクとしてフィールド酸化膜46をエツ
チングするという別々のレジストマスクを用いて2度の
フォトリソグラフィー工程による位置合わせを行ってお
り、フォトリソグラフィー工程による位置合わせずれに
よってチャネルカット45とフィールド酸化膜46の位
置がずれ易く、素子分離を安定に行うのが困難であると
いう問題があった。これは、微細化される程顕著になり
、最悪の場合、素子分離不良になり、リーク電流が生じ
る。
従来の半導体装置の製造方法は、チャネルカット45と
フィールド酸化膜46をセルファラインで形成すること
ができなかった。具体的には、まず、第4図(b)に示
す如く一度しシスト膜43をパターニングしてからチャ
ネルカット45のイオン注入を行い、第4図(e)、(
f)に示す如く、再度レジスト膜47をパターニングし
てからこれをマスクとしてフィールド酸化膜46をエツ
チングするという別々のレジストマスクを用いて2度の
フォトリソグラフィー工程による位置合わせを行ってお
り、フォトリソグラフィー工程による位置合わせずれに
よってチャネルカット45とフィールド酸化膜46の位
置がずれ易く、素子分離を安定に行うのが困難であると
いう問題があった。これは、微細化される程顕著になり
、最悪の場合、素子分離不良になり、リーク電流が生じ
る。
そこで、本発明は、チャネルカットとフィールド酸化膜
をセルファラインで形成することができ、チャネルカッ
トとフィールド酸化膜の位置ずれをなくして素子分離を
安定に行うことができる半導体装置の製造方法を提供す
ることを目的としている。
をセルファラインで形成することができ、チャネルカッ
トとフィールド酸化膜の位置ずれをなくして素子分離を
安定に行うことができる半導体装置の製造方法を提供す
ることを目的としている。
本発明による半導体装置の製造方法は上記目的達成のた
め、下地の膜上に絶縁膜及び該絶縁膜とエツチング選択
比が異なる第1の膜を順次形成する工程と、該第1の膜
をエツチングして開口部を形成するとともに、該開口部
内に該絶縁膜を露出させる工程と、該第1の膜をマスク
として該開口部を介して該下地の膜に不純物を導入する
ことによりチャネルカットを形成する工程と、該開口部
を覆うように該第1の膜上に該絶縁膜及び該第1の膜と
エツチング選択比が異なる該第2の膜を形成する工程と
、該第2の膜を該開口部内のみに残るようにエツチング
する工程と、該第2の膜をマスクとして該第1の膜及び
該絶縁膜をエツチングして素子領域を形成する工程とを
含むものである。
め、下地の膜上に絶縁膜及び該絶縁膜とエツチング選択
比が異なる第1の膜を順次形成する工程と、該第1の膜
をエツチングして開口部を形成するとともに、該開口部
内に該絶縁膜を露出させる工程と、該第1の膜をマスク
として該開口部を介して該下地の膜に不純物を導入する
ことによりチャネルカットを形成する工程と、該開口部
を覆うように該第1の膜上に該絶縁膜及び該第1の膜と
エツチング選択比が異なる該第2の膜を形成する工程と
、該第2の膜を該開口部内のみに残るようにエツチング
する工程と、該第2の膜をマスクとして該第1の膜及び
該絶縁膜をエツチングして素子領域を形成する工程とを
含むものである。
本発明は、第1図(a)〜(f)に示すように、基板1
上にフィールド酸化Pa、2及びシリコン窒化膜3が順
次形成され、シリコン窒化膜3がエッチソゲされて開口
部4が形成されるとともに、開口部4内にフィールド酸
化膜2が露出され、シリコン窒化膜3をマスクとして開
口部4を介して基板lに不純物が導入されることにより
チャネルカット5が形成された後、開口部4が覆われる
ようにシリコン窒化膜3上にレジスト膜6が形成され、
レジスト膜6が開口部4内のみに残るようにエツチング
された後、レジスト膜6をマスクとしてシリコン窒化膜
3及びフィールド酸化膜2がエツチングされて素子領域
8が形成される。
上にフィールド酸化Pa、2及びシリコン窒化膜3が順
次形成され、シリコン窒化膜3がエッチソゲされて開口
部4が形成されるとともに、開口部4内にフィールド酸
化膜2が露出され、シリコン窒化膜3をマスクとして開
口部4を介して基板lに不純物が導入されることにより
チャネルカット5が形成された後、開口部4が覆われる
ようにシリコン窒化膜3上にレジスト膜6が形成され、
レジスト膜6が開口部4内のみに残るようにエツチング
された後、レジスト膜6をマスクとしてシリコン窒化膜
3及びフィールド酸化膜2がエツチングされて素子領域
8が形成される。
このように、本発明では、第1図(b)に示す如くシリ
コン窒化膜3に形成した開口部4を介してイオン注入に
よりチャネルカット5を形成し、第1図(d)〜(f)
に示す如くシリコン窒化膜3に形成した開口部4内に埋
め込んだレジスト膜6をマスクとしてフィールド酸化膜
2をパターニングにより形成している。即ち、チャネル
カット5及びフィールド酸化膜2をセルファラインで形
成することができるようになる。
コン窒化膜3に形成した開口部4を介してイオン注入に
よりチャネルカット5を形成し、第1図(d)〜(f)
に示す如くシリコン窒化膜3に形成した開口部4内に埋
め込んだレジスト膜6をマスクとしてフィールド酸化膜
2をパターニングにより形成している。即ち、チャネル
カット5及びフィールド酸化膜2をセルファラインで形
成することができるようになる。
〔実施例]
以下、本発明を図面に基づいて説明する。
第1図(a)〜(g)は本発明に係る半導体装置の製造
方法の一実施例を説明する図である。
方法の一実施例を説明する図である。
この図において、1はSi等からなり例えばP型の基板
、2は5i02等からなるフィールド酸化膜、3はSi
3N4等からなるシリコン窒化膜、4はシリコン窒化膜
3に形成された開口部、5はチャネルカット、6はレジ
スト膜、7はレジスト膜6に形成された開口部、8は素
子領域である。
、2は5i02等からなるフィールド酸化膜、3はSi
3N4等からなるシリコン窒化膜、4はシリコン窒化膜
3に形成された開口部、5はチャネルカット、6はレジ
スト膜、7はレジスト膜6に形成された開口部、8は素
子領域である。
次に、その製造方法について説明する。
まず、第1図(a)に示すように、熱酸化により基Fi
1を選択的に酸化して膜厚が例えば1500人のSin
、からなるフィールド酸化膜2を形成する。
1を選択的に酸化して膜厚が例えば1500人のSin
、からなるフィールド酸化膜2を形成する。
次に、第1図(b)に示すように、例えばCVD法によ
りフィールド酸化膜2上にSi、N、を堆積して膜厚が
例えば1500Åのシリコン窒化膜3を形成した後、例
えばRIEによりシリコン窒化膜3をエツチングして開
口部4を形成するとともに、開口部4内にフィールド酸
化膜2を露出させる。なお、シリコン窒化膜3の膜厚と
しては、チャネルカット形成のためのイオン注入時に不
純物が開口部4内の素子領域となる基板1のみに注入さ
れるように適宜設定する。次いで、例えば60keV、
I XIO”ci−”でB (BF、でもよい)等のイ
オン注入によりシリコン窒化膜3をマスクとして開口部
4を介して基板1にB゛を導入することによりチャネル
カット5を形成する。
りフィールド酸化膜2上にSi、N、を堆積して膜厚が
例えば1500Åのシリコン窒化膜3を形成した後、例
えばRIEによりシリコン窒化膜3をエツチングして開
口部4を形成するとともに、開口部4内にフィールド酸
化膜2を露出させる。なお、シリコン窒化膜3の膜厚と
しては、チャネルカット形成のためのイオン注入時に不
純物が開口部4内の素子領域となる基板1のみに注入さ
れるように適宜設定する。次いで、例えば60keV、
I XIO”ci−”でB (BF、でもよい)等のイ
オン注入によりシリコン窒化膜3をマスクとして開口部
4を介して基板1にB゛を導入することによりチャネル
カット5を形成する。
次に、第1図(c)に示すように、開口部4を覆うよう
にシリコン窒化膜3上に例えばポジ型で粘度が12cp
のレジストを塗布して膜厚が例えば6000人のレジス
ト膜6を形成する。
にシリコン窒化膜3上に例えばポジ型で粘度が12cp
のレジストを塗布して膜厚が例えば6000人のレジス
ト膜6を形成する。
次に、第1図(d)に示すように、例えば02ガス、0
.05Torr 、 500−のRIEによりレジス
ト膜6を開口部4内のみに残るようにエッチバックする
。この時、開口部4内のみにレジスト膜6が埋め込まれ
、シリコン窒化膜3が露出される。
.05Torr 、 500−のRIEによりレジス
ト膜6を開口部4内のみに残るようにエッチバックする
。この時、開口部4内のみにレジスト膜6が埋め込まれ
、シリコン窒化膜3が露出される。
次に、第1図(e)に示すように、例えばCF。
ガス102ガス、1.5Torr、 l k−のRI
Eによりレジスト膜6をマスクとしてシリコン窒化膜3
をエツチングして開口部7を形成するとともに、開口部
7内にフィールド酸化M2が露出される。
Eによりレジスト膜6をマスクとしてシリコン窒化膜3
をエツチングして開口部7を形成するとともに、開口部
7内にフィールド酸化M2が露出される。
次に、第1図(f)に示すように、例えばCF4ガス/
CHF xガス、1.8Torr、 1 kWのt
Eによりレジスト膜6をマスクとしてフィールド酸化膜
2をエツチングして基板lを露出させることにより、第
1図(f)に示すような素子領域8を得ることができる
。次いで、第1図(g)に示すように、レジスト膜6を
除去した後、例えば850°Cl2O分、N2ガス雰囲
気中の熱処理をしてチャネルカット5のB゛を活性化し
てチャネルカット5を拡散層にする。
CHF xガス、1.8Torr、 1 kWのt
Eによりレジスト膜6をマスクとしてフィールド酸化膜
2をエツチングして基板lを露出させることにより、第
1図(f)に示すような素子領域8を得ることができる
。次いで、第1図(g)に示すように、レジスト膜6を
除去した後、例えば850°Cl2O分、N2ガス雰囲
気中の熱処理をしてチャネルカット5のB゛を活性化し
てチャネルカット5を拡散層にする。
そして、従来法と同様素子領域8にゲート絶縁膜を形成
し、ポリSi等からなるゲート電極を形成した後、ソー
ス/ドレイン拡散層(LDD構造にしてもよい)を形成
し、次いで、BPSC;等からなる眉間絶縁膜、コンタ
クトホール及びA1等からなる配線層等を形成すること
により半導体装置が完成する。
し、ポリSi等からなるゲート電極を形成した後、ソー
ス/ドレイン拡散層(LDD構造にしてもよい)を形成
し、次いで、BPSC;等からなる眉間絶縁膜、コンタ
クトホール及びA1等からなる配線層等を形成すること
により半導体装置が完成する。
すなわち、上記実施例では、第1図(b)に示す如くシ
リコン窒化膜3に形成した開口部4を介してイオン注入
によりチャネルカット5を形成し、第1図(d)〜(f
)に示す如くシリコン窒化膜3に形成した開口部4内に
埋め込んだレジスト膜6をマスクとしてフィールド酸化
膜2をパターニングにより形成するため、チャネルカッ
ト5及びフィールド酸化膜2をセルファラインで形成す
ることができる。このように、フォトリソグラフィー工
程による位置合わせはシリコン窒化I13に開口部4を
形成する際必要なだけで、チャネルカット5及びフィー
ルド酸化膜2を形成する際にはフォトリソグラフィー工
程による位置合わせはなくなるため、チャネルカット5
とフィールド酸化膜2の位置ずれをなくして素子分離を
安定に行うことができる。また、バーズビークが発生し
ないうえ、チャネルカット5とフィールド酸化膜2の位
置ずれによる微細化の阻害をなくすことができる。
リコン窒化膜3に形成した開口部4を介してイオン注入
によりチャネルカット5を形成し、第1図(d)〜(f
)に示す如くシリコン窒化膜3に形成した開口部4内に
埋め込んだレジスト膜6をマスクとしてフィールド酸化
膜2をパターニングにより形成するため、チャネルカッ
ト5及びフィールド酸化膜2をセルファラインで形成す
ることができる。このように、フォトリソグラフィー工
程による位置合わせはシリコン窒化I13に開口部4を
形成する際必要なだけで、チャネルカット5及びフィー
ルド酸化膜2を形成する際にはフォトリソグラフィー工
程による位置合わせはなくなるため、チャネルカット5
とフィールド酸化膜2の位置ずれをなくして素子分離を
安定に行うことができる。また、バーズビークが発生し
ないうえ、チャネルカット5とフィールド酸化膜2の位
置ずれによる微細化の阻害をなくすことができる。
なお、上記実施例では、チャネルカット5の不純物を拡
散させてチャネルカット5を拡散層とする熱処理をレジ
スト膜6を除去した後に行う場合について説明したが、
本発明はこれに限定されるものではなく、例えばイオン
注入してチャネルカット5を形成した直後に熱処理して
行う場合であってもよい。
散させてチャネルカット5を拡散層とする熱処理をレジ
スト膜6を除去した後に行う場合について説明したが、
本発明はこれに限定されるものではなく、例えばイオン
注入してチャネルカット5を形成した直後に熱処理して
行う場合であってもよい。
また、上記実施例は、チャネルカット5及びレジスト膜
6マスクの形成を、開口部4が形成された単層のシリコ
ン窒化11! 3を用いて行う場合について説明したが
、本発明はこれに限定されるものではなく、単層のシリ
コン窒化膜3の換わりに第2図(a)、(b)に示す如
く、開口部12が形成された、膜厚が例えば1000入
のシリコン窒化膜3及びCV D S i Oz等から
なる膜厚が例えば1000人のシリコン酸化膜11の2
層膜を用いて行う場合であってもよい。この場合、シリ
コン酸化膜11及びシリコン窒化膜3をエツチング除去
する際(シリコン酸化膜11はフン酸溶液またはCF、
ガス/CHF、ガス)、上記実施例の特に厚膜な単層の
シリコン窒化膜3をエツチングする場合よりもレジスト
膜6及びフィールド酸化膜2の膜減りを起こり難くする
ことができる。具体的には、上記実施例のシリコン窒化
膜3が厚膜な場合、シリコン窒化膜3を除去する際、レ
ジスト膜6が膜減りしたり変質したりし易(、また、シ
リコン窒化膜3のフィールド酸化膜2に対するエツチン
グ選択比(約0.4)が小さいため、フィールド酸化膜
2が膜減りしたり横方向のサイドエツチングにより分離
幅が増加したりする可能性がある。これを、シリコン酸
化膜11及びシリコン窒化膜3の2層膜にし、シリコン
窒化膜3を500人程度と適宜薄くすることにより、ウ
ェハ内での位置によるばらつきが出ないようにエツチン
グを終了させることができる。
6マスクの形成を、開口部4が形成された単層のシリコ
ン窒化11! 3を用いて行う場合について説明したが
、本発明はこれに限定されるものではなく、単層のシリ
コン窒化膜3の換わりに第2図(a)、(b)に示す如
く、開口部12が形成された、膜厚が例えば1000入
のシリコン窒化膜3及びCV D S i Oz等から
なる膜厚が例えば1000人のシリコン酸化膜11の2
層膜を用いて行う場合であってもよい。この場合、シリ
コン酸化膜11及びシリコン窒化膜3をエツチング除去
する際(シリコン酸化膜11はフン酸溶液またはCF、
ガス/CHF、ガス)、上記実施例の特に厚膜な単層の
シリコン窒化膜3をエツチングする場合よりもレジスト
膜6及びフィールド酸化膜2の膜減りを起こり難くする
ことができる。具体的には、上記実施例のシリコン窒化
膜3が厚膜な場合、シリコン窒化膜3を除去する際、レ
ジスト膜6が膜減りしたり変質したりし易(、また、シ
リコン窒化膜3のフィールド酸化膜2に対するエツチン
グ選択比(約0.4)が小さいため、フィールド酸化膜
2が膜減りしたり横方向のサイドエツチングにより分離
幅が増加したりする可能性がある。これを、シリコン酸
化膜11及びシリコン窒化膜3の2層膜にし、シリコン
窒化膜3を500人程度と適宜薄くすることにより、ウ
ェハ内での位置によるばらつきが出ないようにエツチン
グを終了させることができる。
また、上記各実施例はチャネルカット5の形成を、開口
部4.12形威のために用いたレジストを除去してから
シリコン窒化膜3、またはシリコン酸化膜11及びシリ
コン窒化膜3をマスクして用いて行う場合であるが、本
発明はこれに限定されるものではなく開口部4.12形
成のために用いたレジストを除去せずにレジスト及びシ
リコン窒化膜3、またはレジスト、シリコン酸化膜11
及びシリコン窒化膜3をマスクとして用いて行う場合で
あってもよい。なお、ドーズ量が多くてレジストが変質
しレジスト除去がし難くなる場合はレジストをとってか
らイオン注入を行うのが好ましく、また、レジストがあ
ればその分マスクとしての機能が向上するためレジスト
除去が容易な場合はレジストを除去せずにイオン注入を
行うのが好ましい。
部4.12形威のために用いたレジストを除去してから
シリコン窒化膜3、またはシリコン酸化膜11及びシリ
コン窒化膜3をマスクして用いて行う場合であるが、本
発明はこれに限定されるものではなく開口部4.12形
成のために用いたレジストを除去せずにレジスト及びシ
リコン窒化膜3、またはレジスト、シリコン酸化膜11
及びシリコン窒化膜3をマスクとして用いて行う場合で
あってもよい。なお、ドーズ量が多くてレジストが変質
しレジスト除去がし難くなる場合はレジストをとってか
らイオン注入を行うのが好ましく、また、レジストがあ
ればその分マスクとしての機能が向上するためレジスト
除去が容易な場合はレジストを除去せずにイオン注入を
行うのが好ましい。
本発明によれば、チャネルカットとフィールド酸化膜を
セルファラインで形成することができ、チャネルカット
とフィールド酸化膜の位置ずれをなくして微細な素子分
離を安定に行うことができるという効果がある。
セルファラインで形成することができ、チャネルカット
とフィールド酸化膜の位置ずれをなくして微細な素子分
離を安定に行うことができるという効果がある。
第3図は従来例の製造方法の一例を説明する図、第4図
は従来例の製造方法の他の一例を説明する図である。
は従来例の製造方法の他の一例を説明する図である。
■・・・・・・基板、
2・・・・・・フィールド酸化膜、
3・・・・・・シリコン窒化膜、
4・・・・・・開口部、
5・・・・・・チャネルカット、
6・・・・・・レジスト膜、
8・・・・・・素子領域。
第1図は本発明に係る半導体装置の製造方法の一実施例
の製造方法を説明する図、 第2図は他の実施例の製造方法を説明する図、他の実施
例の製造方法を説明する間 第 図 糎 従来例の一例の製造方法を説明する 従来例の他の一例の製造方法を説明する図第 図 従来例の一例の製造方法を説明する図 第 図 従来例の他の一例の製造方法を説明する図第 図
の製造方法を説明する図、 第2図は他の実施例の製造方法を説明する図、他の実施
例の製造方法を説明する間 第 図 糎 従来例の一例の製造方法を説明する 従来例の他の一例の製造方法を説明する図第 図 従来例の一例の製造方法を説明する図 第 図 従来例の他の一例の製造方法を説明する図第 図
Claims (1)
- 【特許請求の範囲】 (1)下地の膜(1)上に絶縁膜(2)及び該絶縁膜(
2)とエッチング選択比が異なる第1の膜(3)を順次
形成する工程と、 該第1の膜(3)をエッチングして開口部 (4)を形成するとともに、該開口部(4)内に該絶縁
膜(2)を露出させる工程と、 該第1の膜(3)をマスクとして該開口部 (4)を介して該下地の膜(1)に不純物を導入するこ
とによりチャネルカット(5)を形成する工程と、 該開口部(4)を覆うように該第1の膜(3)上に該絶
縁膜(2)及び該第1の膜(3)とエッチング選択比が
異なる該第2の膜(6)を形成する工程と、 該第2の膜(6)を該開口部(4)内のみに残るように
エッチングする工程と、 該第2の膜(6)をマスクとして該第1の膜(3)及び
該絶縁膜(2)をエッチングして素子領域(8)を形成
する工程とを含むことを特徴とする半導体装置の製造方
法。 (2)前記下地の膜(1)がシリコン基板からなること
を特徴とする請求項1記載の半導体装置の製造方法。 (3)前記絶縁膜(2)がシリコン酸化膜からなること
を特徴とする請求項1又は2記載の半導体装置の製造方
法。 (4)前記第1の膜(3)がシリコン窒化膜からなるこ
とを特徴とする請求項1乃至3記載の半導体装置の製造
方法。 (5)前記第2の膜(6)がレジスト膜からなることを
特徴とする請求項1〜4記載の半導体装置の製造方法。 (6)前記第1の膜(3)が、上層がシリコン酸化膜で
下層がシリコン窒化膜の2層膜からなることを特徴とす
る請求項1、2、3、5記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3882390A JPH03241855A (ja) | 1990-02-20 | 1990-02-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3882390A JPH03241855A (ja) | 1990-02-20 | 1990-02-20 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03241855A true JPH03241855A (ja) | 1991-10-29 |
Family
ID=12535971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3882390A Pending JPH03241855A (ja) | 1990-02-20 | 1990-02-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03241855A (ja) |
-
1990
- 1990-02-20 JP JP3882390A patent/JPH03241855A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100278273B1 (ko) | 반도체장치의콘택홀형성방법 | |
JPH05283519A (ja) | 半導体装置の製造方法 | |
JPH02219253A (ja) | 半導体集積回路装置の製造方法 | |
JPH05166835A (ja) | 自己整合ポリシリコン接触 | |
JP3746907B2 (ja) | 半導体装置の製造方法 | |
JP3058981B2 (ja) | トランジスタの製造方法 | |
KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
JP2002164537A (ja) | 半導体装置及びその製造方法 | |
JPH03241855A (ja) | 半導体装置の製造方法 | |
US7125775B1 (en) | Method for forming hybrid device gates | |
KR100226259B1 (ko) | 반도체 소자 및 그의 제조방법 | |
JP2817226B2 (ja) | 半導体装置の製造方法 | |
KR19990050035A (ko) | 트랜지스터의 형성 방법 | |
JP3178444B2 (ja) | 半導体装置の製造方法 | |
JPH06151834A (ja) | 半導体装置の製造方法 | |
JPH03297147A (ja) | 半導体装置の製造方法 | |
JPS6150398B2 (ja) | ||
US6544852B1 (en) | Method of fabricating semiconductor device | |
JP3523244B1 (ja) | 半導体装置の製造方法 | |
JPH0917779A (ja) | 半導体装置の素子分離用酸化膜形成方法 | |
JPH11274492A (ja) | 半導体装置及びその製造方法 | |
KR0155301B1 (ko) | 중첩구조를 구비한 모스 전계효과 트랜지스터의 제조방법 | |
JPH06181310A (ja) | 半導体装置の製造方法 | |
JPH02218164A (ja) | Mis型電界効果トランジスタ | |
JPH02211633A (ja) | 半導体装置及びその製造方法 |