JPH02218164A - Ｍｉｓ型電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高速化、高密度化が要求されている半導体集積
回路（以下、ＭＯＳ−ＬＳＩと記す）において、微細化
されたＭＩＳ型電界効果トランジスタ（以下、ＭＩＳ型
トランジスタと記す）に関するものである。

従来の技術 近年、ＭＩＳ型トランジスタは高速化、高密度化など高
性能化の要求が強まっ°てきている。ＭＯＳ・ＬＳＩの
高性能化に最も有効な手法の１つはスケーリング則に従
った微細化である。一方、高速化に対応する技術として
、多結晶シリコン膜の上に高融点金属とシリコンとの二
元素系膜（シリサイド膜）を積層した２層構造のゲート
電極、即ちポリサイド・ゲート構造が挙げられる。

発明が解決しようとする課題 このポリサイド・ゲートの技術的課題として、■）　シ
リサイド膜自体の応力の方向は引張り張力であり、シリ
コンの含有率が低（なったり、熱処理が加わったりする
と特に顕著となる。この結果、下地の多結晶ポリシリコ
ン膜と密着不良を起こし、はがれ現象が発生する。

２）　シリサイド膜は酸化を含めた熱処理に弱い。

この結果、微細化に必要なＬＤＤ　（ＬｉｇｈｔｙＤｏ
ｐｅｄ　　Ｄｒａｉｎ）構造のＭＩＳ型トランジスタに
適用しようとすると、最低２回の熱酸化工程が必要とな
るが、２回目の酸化工程でゲート電極側面にサイドウオ
ール用の酸化シリコン膜を形成するとき、シリサイド膜
が表面に露出しているためシリサイド膜が異常酸化を起
こし、パターン破壊が発生する。

本発明は、前述の如くポリサイド・ゲートのはがれや異
常酸化現象をより簡便で低コストな手法を用いて解決す
るポリサイド・ゲート構造のＭＩＳ型トランジスタを提
供することを目的とするものである。

課題を解決するための手段 本発明のＭＩＳ型トランジスタは、−導電型の半導体基
板表面に選択的に形成されたゲート絶縁膜と、同ゲート
絶縁膜の上に、導電性の多結晶シリコン膜と、高融点金
属とシリコンとの二元素系からなるシリサイド膜とが順
次積層されたゲート電極と、同ゲート電極の上に形成さ
れた窒化シリコン膜、および前記半導体基板の所定領域
に形成されたソース領域とドレイン領域とを葦えたちの
である。

作用 シリサイド膜はシリコンの含有率が低い場合および熱処
理が加えられて行くに従い、引張り方向の張力が増加す
る。一方、プラズマ励起によるＣＶＤ法で形成された窒
化シリコン膜は圧縮方向の応力が働く。

本発明では、この２つの生成膜を直接接触させ、それぞ
れ逆方向のストレスを緩和させることで、ゲート電極形
成以後のはがれ現象を防止することができる。

さらに、ＬＤＤ構造を適用した場合、本発明では、ゲー
ト電極となるシリサイド膜の上に窒化シリコン膜が形成
されているため、ゲート電極の側面にサイドウオール用
の酸化シリコン膜を形成してもシリサイド膜が異常酸化
することがなくなる。

実施例 本発明のＭＩＳ型トランジスタの実施例を図面を用いて
説明する。

第１図は、ゲート寸法１．２μｍのＬＤＤ構造のＮチャ
ンネルＭＯ３型トランジスタに、本発明を適用した場合
の断面図である。これは、Ｐ型シリコン基板１の上に選
択的にＰウェル拡散層２が形成され、ＬＯＣＯ８酸化法
によりＰ型シリコン基板１の表面に選択的に厚膜の分離
酸化膜（以後ＬＯＣＯ３酸化膜３と記す）が、この下に
Ｐ型のチャンネルストッパ領域４が形成され、ＬＯＧＯ
３酸化膜３に囲まれたＰウェル拡散層２の表面の中央に
ゲート酸化膜５が形成され、ゲート酸化膜５の上に多結
晶シリコン膜６とタングステンシリサイド１１１７によ
るゲート電極と、窒化シリコン膜８が順次積層され、ゲ
ート電極の側面にサイドウオール用の酸化シリコン膜９
が形成され、サイドウオール用の酸化シリコン膜９の下
のＰウェル拡散層２の中に低不純物濃度のＮ型拡散層１
０と１０１が、これに接続してゲート酸化膜５とサイド
ウオール用の酸化シリコン膜９およびＬＯＧＯ５酸化膜
３以外のＰウェル拡散層２に高不純物濃度のＮ型拡散層
１１と１１１が形成された構造である。窒化シリコン膜
８はポリサイドゲート電極の上部表面のみを覆っている
。なお、高不純物濃度のＮ型拡散層１１と１１１におい
て、一方がソース領域のとき、他方がドレイン領域とな
る。

次に、この構造を得るための製造方法を第２図に示した
工程断面図を参照して説明する。

まず、抵抗率１０Ω・Ｃ１１程度のＰ型シリコン基板１
を用意する。この上にＰ型不純物（例えばボロン等）を
イオン注入し、この後熱拡散により、Ｐウェル拡散層２
を形成する。次に分離形成領域のみにＰ型のボロン不純
物をイオン注入し、チャンネル・ストッパ領域４を形成
する。その後、分離領域のみ選択的に酸化し、ＬＯＣＯ
３酸化Ｉｌ＊３を形成する（第２図ａ）。

ＬＯＧＯ８酸化膜３以外の領域はＭＯ８型トランジスタ
の能動領域となる。この能動領域に、トランジスタのし
きい値電圧制御用としてＰ型の不純物（例えばボロン等
）をイオン注入し、チャンネル不純物層１２を形成する
。次に、Ｐウェル拡散層２の表面を酸化させてゲート酸
化膜５を形成し、続けて、ポリサイド・ゲートを構成す
る多結晶シリコン膜６を形成する。多結晶シリコン膜６
にトランジスタのしきい値電圧を制御するためとシリコ
ン自体の抵抗を下げるために、燐イオンをガス状態の中
で拡散させる。この時、生成される燐ガラス層を除去し
、前処理を施した後、減圧方式の気相成長（ＣＶＤ）に
より、タングステンシリサイド膜７を形成する。

次に、プラズマ励起による気相成長で窒化シリコン膜８
を形成する（第２図ｂ）。

写真食刻法により形成されたフォトレジストをマスクに
して、Ｐ型シリコン基板１と垂直な形状を保つように、
窒化シリコン膜８とタングステンシリサイド膜７と多結
晶シリコン膜６およびゲート酸化膜５を化学的に順次除
去し、ゲート電極を形成する。こののち、ゲート電極を
マスクにして砒素イオンを注入して低不純物濃度のＮ型
拡散層１０と１０１を形成する。次に窒化シリコン膜８
をマスクとしてゲート電極の側面とＰウェル拡散層２の
表面に酸化シリコン膜を形成し、異方性ドライエツチン
グによりゲート電極の側面のみにサイドウオール用の酸
化シリコン膜９を残す（第２図Ｃ）。

続いて、燐イオンを注入して、高不純物濃度のＮ型拡散
層１１と１１１を形成して、ＬＤＤ構造のＭＯ８型トラ
ンジスタを形成する（第１図）。

なお、実施例ではゲート絶縁膜として酸化膜を用いたが
窒化膜でもよい。

発明の効果 本発明のＭＴＳ型トランジスタによれば、ポリサイド・
ゲート電極の上部表面に窒化シリコンを被膜することに
より、シリサイド膜と窒化シリコン膜の応力を打ち消し
合ってゲート電極のはがれ現象を防止することができる
とともに、ＬＤＤ構造を用いた場合、ゲート電極の側面
にサイドウオール用の酸化シリコン膜を形成してもシリ
サイド膜が異常酸化されることがな（なり、信頼性を向
上させることができる。

【図面の簡単な説明】

第１図は本発明のＭＩＳ型トランジスタの実施例を示す
断面図、第２図は本発明のＭＩＳ型トランジスタの構造
を得るための製造方法を示す工程断面図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・・Ｐウ
ェル拡散層、３・・・・・・ＬＯＣＯ３酸化膜、４・・
・・・・チャンネルストッパ領域、５・・・・・・ゲー
ト酸化膜、６・・・・・・多結晶シリコン膜、７・・・
・・・タングステンシリサイド嘩、８・・・・・・窒化
シリコン膜、９・・・・・・サイドウオール用の酸化シ
リコン膜、１０，１０１・・・・・・低不純物濃度のＮ
型拡散層、１１．１１１・・・・・・高不純物濃度のＮ
型拡散層、１２・・・・・・チャンネル不純物層。 代理人の氏名　弁理士　粟野重孝　ほか１名ｔ−Ｐ’ｔ
シリコーＪ基ｊ反 ２−Ｐつｘ）Ｌ紘帽０脅 ３−−−　ＬＯｃｏｓ　ｆｉｌｌ化ｌ１１１−−−今１
１ｉ−シリ］ソｌｌル アー＃ソ７’Ｚテソ　シリプ化月凭 ８−−−窒化リリ１ソ川屹

Claims (1)

【特許請求の範囲】
1. 一導電型の半導体基板表面に選択的に形成されたゲート
   絶縁膜と、同ゲート絶縁膜の上に、導電性の多結晶シリ
   コン膜と、高融点金属とシリコンとの二元素系からなる
   シリサイド膜とが順次積層されたゲート電極と、同ゲー
   ト電極の上に形成された窒化シリコン膜、および前記半
   導体基板の所定領域に形成されたソース領域とドレイン
   領域とを備えたことを特徴とするＭＩＳ型電界効果トラ
   ンジスタ。