KR100278273B1 - 반도체장치의콘택홀형성방법 - Google Patents

반도체장치의콘택홀형성방법 Download PDF

Info

Publication number
KR100278273B1
KR100278273B1 KR1019970078022A KR19970078022A KR100278273B1 KR 100278273 B1 KR100278273 B1 KR 100278273B1 KR 1019970078022 A KR1019970078022 A KR 1019970078022A KR 19970078022 A KR19970078022 A KR 19970078022A KR 100278273 B1 KR100278273 B1 KR 100278273B1
Authority
KR
South Korea
Prior art keywords
junction region
contact hole
gate electrode
forming
contact
Prior art date
Application number
KR1019970078022A
Other languages
English (en)
Other versions
KR19990057943A (ko
Inventor
박재범
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970078022A priority Critical patent/KR100278273B1/ko
Publication of KR19990057943A publication Critical patent/KR19990057943A/ko
Application granted granted Critical
Publication of KR100278273B1 publication Critical patent/KR100278273B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 제조 분야에 관한 것으로, 특히 반도체 장치를 구성하는 층간의 수직 배선을 위한 콘택홀 형성 공정에 관한 것이며, 접합 영역의 손상 없이 접합 영역 및 게이트 전극에의 콘택을 위한 두 종류의 콘택홀을 동시에 형성할 수 있는 반도체 장치의 콘택홀 형성방법을 제공하는데 그 목적이 있다. 본 발명은 게이트 전극 상부의 마스크 절연막으로 산화막을 적용하고, 역시 산화막계인 층간절연막과 높은 식각 선택비를 갖는 질화막을 베리어층으로 접합 영역 상의 콘택 부분에 선택적으로 형성한 상태에서 층간절연막 증착 및 콘택홀 식각 공정을 진행함으로써 접합 영역의 손상을 유발하지 않으면서 접합 영역에 자기정렬 콘택홀을 형성함과 동시에 게이트 전극에도 콘택홀을 형성할 수 있다. 즉, 접합 영역의 손상 없이 두 종류의 콘택홀을 한 번의 마스크 공정 및 식각 공정을 통해 형성할 수 있다.

Description

반도체 장치의 콘택홀 형성방법{A method for forming contact holes in semiconductor device}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 장치를 구성하는 전도층간의 수직 배선을 위한 콘택홀 형성 공정에 관한 것이다.
반도체 장치가 고집적화에 따라 패턴의 선폭 및 패턴간의 거리가 좁아지고 있으며, 이에 따라 반도체 장치를 구성하는 도전층간의 수직 배선을 위한 콘택홀 형성시의 공정 마진이 줄어들고 있다. 이러한 콘택 공정의 마진을 확보하기 위하여 서로 다른 절연막간의 식각 선택비를 이용한 자기정렬 방식의 콘택홀 형성 공정이 일반화되고 있다.
이하, 첨부된 도 1a 내지 도 1c를 참조하여 종래기술에 따른 콘택홀 형성 공정 및 그 문제점을 살펴본다.
먼저, 도 1a에 도시된 바와 같이 실리콘 기판(11) 상에 소자 분리막(12)을 형성하고, 전체구조 상부에 게이트 산화막(13)을 성장시킨 다음, 그 상부에 게이트 전극(14)을 형성한다. 이때, 게이트 전극(14)은 후속 자기정렬 콘택 공정을 위하여 그 상부의 마스크 질화막(15)과 그 측벽 부분의 스페이서 질화막(17)으로 덮여 있다. 이어서, 전체구조 상부에 평탄화된 층간절연막(18)을 형성한다. 여기서, 도면 부호 '16'은 접합 영역을 나타낸 것이다.
계속하여, 도 1b에 도시된 바와 같이 마스크 공정 및 식각 공정을 진행하여 층간절연막(18)을 선택 식각함으로써 접합 영역(16)을 노출시키는 자기정렬 콘택홀을 형성한다.
다음으로, 도 1c에 도시된 바와 같이 게이트 전극(14)에의 콘택을 이루기 위하여 다시 마스크 공정 및 식각 공정을 진행하여 층간절연막(18)을 선택 식각함으로써 게이트 전극(14)을 노출시키는 콘택홀을 형성한다.
상술한 바와 같이 진행되는 종래의 콘택홀 형성 공정은 접합 영역 및 게이트 전극에의 콘택을 위하여 각각의 콘택홀 형성을 위한 2회의 마스크 공정 및 식각 공정을 수행해야 하므로 공정이 복잡해지는 문제점이 있다. 이처럼 접합 영역 및 게이트 전극에의 콘택을 위하여 각각의 콘택홀 형성을 위한 2회의 마스크 공정 및 식각 공정을 수행하는 이유는 층간절연막에 비해 식각 속도가 훨씬 느린 질화막(마스크 질화막)이 게이트 전극 상부를 덮고 있어 서로 식각 타겟이 다른 두 종류의 콘택홀을 동시에 식각할 경우 접합 영역의 손상이 유발되기 때문이다.
본 발명은 접합 영역의 손상 없이 접합 영역 및 게이트 전극에의 콘택 각각을 위한 콘택홀을 한 번의 마스크 공정 및 식각 공정을 통해 형성할 수 있는 반도체 장치의 콘택홀 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래기술에 따른 콘택홀 형성 공정도.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 콘택홀 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 실리콘 기판 22 : 소자 분리막
23 : 게이트 산화막 24 : 폴리실리콘막
25 : 마스크 산화막 26 : 접합 영역
27 : 스페이서 산화막 28 : 질화막
29 : 층간절연막
상기의 기술적 과제를 달성하기 위한 본 발명의 특징적인 반도체 장치의 콘택홀 형성방법은, 게이트 절연막이 형성된 반도체 기판에 마스크 산화막 및 측벽 스페이서 절연막을 구비한 게이트 전극과 접합 영역을 형성하는 제1 단계; 상기 제1 단계를 마친 전체구조 상부에 베리어 질화막을 형성하는 제2 단계; 적어도 상기 게이트 전극 콘택 영역의 상기 베리어 질화막을 선택 식각하는 제3 단계; 상기 제3 단계를 마친 전체구조 상부에 산화막계의 층간절연막을 형성하는 제4 단계; 및 접합 영역 콘택 영역의 상기 층간절연막 및 베리어 질화막을 차례로 선택 식각하여 접합 영역을 노출시키는 제1 콘택홀을 형성하고, 동시에 상기 게이트 전극 콘택 영역의 상기 층간절연막을 선택 식각하여 상기 게이트 전극을 노출시키는 제2 콘택홀을 형성하는 제5 단계를 포함하여 이루어진다.
즉, 본 발명은 게이트 전극 상부의 마스크 절연막으로 산화막을 적용하고, 역시 산화막계인 층간절연막과 높은 식각 선택비를 갖는 질화막을 베리어층으로 접합 영역 상의 콘택 부분에 선택적으로 형성한 상태에서 층간절연막 증착 및 콘택홀 식각 공정을 진행함으로써 접합 영역의 손상을 유발하지 않으면서 접합 영역에 자기정렬 콘택홀을 형성함과 동시에 게이트 전극에도 콘택홀을 형성할 수 있다. 즉, 접합 영역의 손상 없이 두 종류의 콘택홀을 한 번의 마스크 공정 및 식각 공정을 통해 형성할 수 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 콘택홀 형성 공정을 도시한 것으로, 이하 이를 참조하여 그 공정을 설명한다.
우선, 도 2a에 도시된 바와 같이 실리콘 기판(21) 상에 소자 분리막(22)을 형성한 다음, 전체구조 상부에 게이트 산화막(23), 폴리실리콘막(24) 및 마스크 산화막(25)을 차례로 형성하고, 게이트 전극 형성을 위한 식각 마스크를 사용하여 마스크 산화막(25) 및 폴리실리콘막(24)을 차례로 선택 식각하여 게이트 전극을 형성한다. 이어서, LDD(Lightly Doped Drain) 구조 형성을 위한 저농도의 도전형 불순물 이온주입을 실시하고, 게이트 전극 측벽 부분에 스페이서 산화막(27)을 형성한 다음, 고농도의 도전형 불순물 이온주입을 실시하여 접합 영역(26)을 형성한다.
계속하여, 도 2b에 도시된 바와 같이 후속 층간절연막 식각시 높은 선택비를 갖는 베리어층으로써 질화막(28)을 전체구조 상부에 증착한다.
다음으로. 도 2c에 도시된 바와 같이 질화막(28)을 선택 식각하여 후속 게이트 전극에의 콘택을 위한 콘택홀이 형성될 부분의 질화막(28)을 선택적으로 제거한다.
계속하여, 도 2d에 도시된 바와 같이 전체구조 상부에 산화막계 층간절연막(29)을 증착하고, 층간절연막(29) 및 질화막(28)을 선택 식각하여 접합 영역(26) 및 게이트 전극(폴리실리콘막)을 노출시키는 콘택홀을 형성한다. 이때, 접합 영역(26)을 노출시키는 콘택홀은 자기정렬 방식으로 형성되고, 게이트 전극 콘택 영역에서는 콘택홀 식각 과정에서 마스크 산화막(25)이 선택 식각되며, 따라서 접합 영역(26)의 손상을 방지할 수 있다.
상기와 같은 공정을 실시하는 경우, 접합 영역 콘택 영역에는 층간절연막과 높은 식각 선택비를 갖는 베리어 질화막이 존재하기 때문에 접합 영역의 손상 없이 두 종류의 콘택홀(접합 영역 및 게이트 전극)을 한 번의 마스크 공정 및 식각 공정을 통해 형성할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 스페이서 절연막으로 산화막을 사용하는 경우를 일례로 들어 설명하였으나, 본 발명은 스페이서 절연막으로 질화막을 사용하는 경우에도 적용된다.
이상에서와 같이 본 발명은 접합 영역의 손상 없이 접합 영역에 자기정렬 방식으로 콘택홀을 형성함과 동시에 게이트 전극에도 콘택홀을 형성함으로써 반도체 장치 제조 공정을 단순화하는 효과가 있다.

Claims (1)

  1. 게이트 절연막이 형성된 반도체 기판에 마스크 산화막 및 측벽 스페이서 절연막을 구비한 게이트 전극과 접합 영역을 형성하는 제1 단계;
    상기 제1 단계를 마친 전체구조 상부에 베리어 질화막을 형성하는 제2 단계;
    적어도 상기 게이트 전극 콘택 영역의 상기 베리어 질화막을 선택 식각하는 제3 단계;
    상기 제3 단계를 마친 전체구조 상부에 산화막계의 층간절연막을 형성하는 제4 단계; 및
    접합 영역 콘택 영역의 상기 층간절연막 및 베리어 질화막을 차례로 선택 식각하여 접합 영역을 노출시키는 제1 콘택홀을 형성하고, 동시에 상기 게이트 전극 콘택 영역의 상기 층간절연막을 선택 식각하여 상기 게이트 전극을 노출시키는 제2 콘택홀을 형성하는 제5 단계
    를 포함하여 이루어진 반도체 장치의 콘택홀 형성방법.
KR1019970078022A 1997-12-30 1997-12-30 반도체장치의콘택홀형성방법 KR100278273B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970078022A KR100278273B1 (ko) 1997-12-30 1997-12-30 반도체장치의콘택홀형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970078022A KR100278273B1 (ko) 1997-12-30 1997-12-30 반도체장치의콘택홀형성방법

Publications (2)

Publication Number Publication Date
KR19990057943A KR19990057943A (ko) 1999-07-15
KR100278273B1 true KR100278273B1 (ko) 2001-02-01

Family

ID=41716520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970078022A KR100278273B1 (ko) 1997-12-30 1997-12-30 반도체장치의콘택홀형성방법

Country Status (1)

Country Link
KR (1) KR100278273B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505596B1 (ko) * 1998-03-14 2005-09-26 삼성전자주식회사 반도체 장치의 제조공정에 있어서 콘택 형성방법
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7917879B2 (en) * 2007-08-02 2011-03-29 Tela Innovations, Inc. Semiconductor device with dynamic array section
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US7446352B2 (en) * 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
SG10201608214SA (en) 2008-07-16 2016-11-29 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930022476A (ko) * 1992-04-28 1993-11-24 발도르프, 피켄셔 도프드 영역내 비아 홀 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930022476A (ko) * 1992-04-28 1993-11-24 발도르프, 피켄셔 도프드 영역내 비아 홀 제조방법

Also Published As

Publication number Publication date
KR19990057943A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR100278273B1 (ko) 반도체장치의콘택홀형성방법
US5874330A (en) Method for fabricating semiconductor device
KR20000042460A (ko) 반도체소자의 비트라인 콘택 형성방법
KR100411232B1 (ko) 반도체 장치의 트랜지스터 제조방법
KR100273314B1 (ko) 반도체 장치 제조방법
KR100324935B1 (ko) 반도체 소자의 배선 형성방법
KR100277905B1 (ko) 반도체 메모리 소자의 제조 방법
KR100265370B1 (ko) 디램제조방법
KR100486120B1 (ko) Ｍｏｓ 트랜지스터의 형성 방법
KR100390891B1 (ko) 고집적반도체소자의제조방법
KR100240096B1 (ko) 반도체장치의 소자 제조방법
KR19990005478A (ko) 반도체 장치의 콘택홀 형성 방법
KR100226753B1 (ko) 반도체 소자의 금속배선 형성방법
KR100396685B1 (ko) 반도체소자의배선및그제조방법
KR100356472B1 (ko) 반도체 소자의 제조 방법
KR0183019B1 (ko) 금속실리사이드 보호층 제조방법
KR100568789B1 (ko) 반도체 소자 제조방법
KR100209234B1 (ko) 스태틱 램 제조 방법
KR100223333B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100321759B1 (ko) 반도체소자제조방법
KR100273685B1 (ko) 반도체장치제조방법
KR100762224B1 (ko) 반도체장치의 트랜지스터 제조방법
KR100290912B1 (ko) 반도체소자의 격리막 형성방법
KR100265832B1 (ko) 반도체장치의자기정렬콘택홀형성방법
KR0147770B1 (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081006

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee