JPH03227021A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03227021A JPH03227021A JP2349390A JP2349390A JPH03227021A JP H03227021 A JPH03227021 A JP H03227021A JP 2349390 A JP2349390 A JP 2349390A JP 2349390 A JP2349390 A JP 2349390A JP H03227021 A JPH03227021 A JP H03227021A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- wirings
- wiring
- resin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 6
- 239000002952 polymeric resin Substances 0.000 claims description 6
- 229920003002 synthetic resin Polymers 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 24
- 230000005012 migration Effects 0.000 abstract description 13
- 238000013508 migration Methods 0.000 abstract description 13
- 229920001721 polyimide Polymers 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 2
- 239000002243 precursor Substances 0.000 abstract description 2
- 239000011347 resin Substances 0.000 abstract 5
- 229920005989 resin Polymers 0.000 abstract 5
- 239000004642 Polyimide Substances 0.000 abstract 3
- 230000000452 restraining effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000009719 polyimide resin Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
近年、アルミニウム系配線の微細化にともない、ストレ
スマイグレーションが信頼性上の重要な問題として注目
されるようになっている。
スマイグレーションが信頼性上の重要な問題として注目
されるようになっている。
ストレスマイグレーションとは、配線自身の引っ張り応
力で配線が断線に至る現象である。その対策としてはア
ルミニウム配線にCuを添加したり、第3図に示すよう
に、アルミニウム配線3を挟んでTiN膜8を上面及び
下面に設けた3層構造の配線を用い、アルミニウム配線
3が断線しても上下層のTiN膜8で配線の導通を維持
したり、また、層間絶縁膜としては5i02膜の代りに
応力の小さい5iON膜等を使用していた。
力で配線が断線に至る現象である。その対策としてはア
ルミニウム配線にCuを添加したり、第3図に示すよう
に、アルミニウム配線3を挟んでTiN膜8を上面及び
下面に設けた3層構造の配線を用い、アルミニウム配線
3が断線しても上下層のTiN膜8で配線の導通を維持
したり、また、層間絶縁膜としては5i02膜の代りに
応力の小さい5iON膜等を使用していた。
上述した従来の半導体装置の製造方法は、配線の添加物
の影響により、エツチングの際に塩化物等の残留量が多
くなり、配線の腐食を生じて信頼性を低下させるという
問題点がある。
の影響により、エツチングの際に塩化物等の残留量が多
くなり、配線の腐食を生じて信頼性を低下させるという
問題点がある。
また、TiN膜を用いた多重構造の配線は工程を増加さ
せるという問題点がある。
せるという問題点がある。
一方、配線上に設けた絶縁膜による影響についてはその
メカニズムが明らかになっていなかった。
メカニズムが明らかになっていなかった。
本発明の半導体装置の製造方法は、半導体基板上に設け
た絶縁膜上に選択的に金属配線を設ける工程と、前記金
属配線を含む表面に高分子樹脂膜を形成する工程と、前
記金属配線を含んで300〜450℃の温度で熱処理す
る工程と、前記高分子樹脂膜を除去した後前記金属配線
を含む表面に層間絶縁膜を形成する工程とを含んで構成
される。
た絶縁膜上に選択的に金属配線を設ける工程と、前記金
属配線を含む表面に高分子樹脂膜を形成する工程と、前
記金属配線を含んで300〜450℃の温度で熱処理す
る工程と、前記高分子樹脂膜を除去した後前記金属配線
を含む表面に層間絶縁膜を形成する工程とを含んで構成
される。
配線上に設けた絶縁膜とストレスマイグレーションとの
関係を明らかにするためにアルミニウム配線上に各種の
絶縁膜を形成して、それらの絶縁膜とストレスマイグレ
ーションとの関係を調べた結果、スパッタ法による酸化
シリコン腺等の低温形成膜において特にストレスマイグ
レーションによる配線の断線が多発することが判明した
。また、アルミニウム配線形成後300〜450°Cの
熱処理を行ったものはアルミニウム配線上に低温形成膜
を形成してもストレスマイグレーションによる配線の断
線が生じなくなることが判明した。
関係を明らかにするためにアルミニウム配線上に各種の
絶縁膜を形成して、それらの絶縁膜とストレスマイグレ
ーションとの関係を調べた結果、スパッタ法による酸化
シリコン腺等の低温形成膜において特にストレスマイグ
レーションによる配線の断線が多発することが判明した
。また、アルミニウム配線形成後300〜450°Cの
熱処理を行ったものはアルミニウム配線上に低温形成膜
を形成してもストレスマイグレーションによる配線の断
線が生じなくなることが判明した。
従って、配線上に絶縁膜を形成する前に熱処理による応
力緩和を行えばストレスマイグレーション耐性の強い配
線が得られるが、配線上に高温形成膜を設けたり、絶縁
膜形成前に配線を露出させた状態で熱処理を行う場合、
配線にヒロックが発生し、信頼性低下の原因となってし
まう。逆に言えば、ヒロックを抑えるような絶縁膜では
、配線のストレスマイグレーションが起きやすいという
ことになる。
力緩和を行えばストレスマイグレーション耐性の強い配
線が得られるが、配線上に高温形成膜を設けたり、絶縁
膜形成前に配線を露出させた状態で熱処理を行う場合、
配線にヒロックが発生し、信頼性低下の原因となってし
まう。逆に言えば、ヒロックを抑えるような絶縁膜では
、配線のストレスマイグレーションが起きやすいという
ことになる。
次に、本発明について図面を参照して説明する。
第1図(a)〜(d)は、本発明の第1の実施例を説明
するための工程順に示した半導体チ・ノブの断面図であ
る。
するための工程順に示した半導体チ・ノブの断面図であ
る。
まず、第1図(a)に示すように、半導体基板1の上に
絶縁膜2を設け、絶縁膜2の上に選択的にアルミニウム
配線3を形成する。
絶縁膜2を設け、絶縁膜2の上に選択的にアルミニウム
配線3を形成する。
次に、第1図(b)に示すように、アルミニウム配線3
を含む表面にポリイミド系樹脂前駆体溶液を塗布して3
00〜450℃の不活性雰囲気中で30分間の熱処理を
行いポリイミド系樹脂膜4を形成し、ポリイミド系樹脂
膜4によりヒロックの発生を抑えながらアルミニウム配
線3の熱処理を行う。
を含む表面にポリイミド系樹脂前駆体溶液を塗布して3
00〜450℃の不活性雰囲気中で30分間の熱処理を
行いポリイミド系樹脂膜4を形成し、ポリイミド系樹脂
膜4によりヒロックの発生を抑えながらアルミニウム配
線3の熱処理を行う。
次に、第1図(c)に示すように、ヒドラジン溶液を用
いてポリイミド系樹脂膜4を全面的に除去する。次に、
第1図(d)に示すように、アルミニウム配線3を含む
表面にバイアススパッタ法により酸化シリコン膜5を堆
積して層間絶縁膜を形成する。
いてポリイミド系樹脂膜4を全面的に除去する。次に、
第1図(d)に示すように、アルミニウム配線3を含む
表面にバイアススパッタ法により酸化シリコン膜5を堆
積して層間絶縁膜を形成する。
このように形成したアルミニウム配線のストレスマイグ
レーション試験を行うなめに、膜厚0゜3μm・幅0・
8μm、長さ30cmのアルミニウム配線を50本ウェ
ーハ上に形成して評価した。
レーション試験を行うなめに、膜厚0゜3μm・幅0・
8μm、長さ30cmのアルミニウム配線を50本ウェ
ーハ上に形成して評価した。
比較試験のために熱処理しないもの、100℃30分間
の熱処理を行ったもの、及び200℃30分間の熱処理
を行ったアルミニウム配線を各50本ずつ用意し、夫々
175℃の温度で5000時間保持したものを導通試験
した結果、熱処理なし・・・11本 100℃の熱処理・・・10本 200°Cの熱処理・・・2本 300℃の熱処理・・・0本 の断線が観察され、本発明の優位性が明らかとなった。
の熱処理を行ったもの、及び200℃30分間の熱処理
を行ったアルミニウム配線を各50本ずつ用意し、夫々
175℃の温度で5000時間保持したものを導通試験
した結果、熱処理なし・・・11本 100℃の熱処理・・・10本 200°Cの熱処理・・・2本 300℃の熱処理・・・0本 の断線が観察され、本発明の優位性が明らかとなった。
第2図(a)〜(d)は本発明の第2の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
第2図(a)に示すように、半導体基板1の上に設けた
絶縁膜2の上にアルミニウム層を堆積し、アルミニウム
層の上にフォトレジスト膜6を塗布してパターニングす
る。次に、フォトレジスト膜6をマスクとしてアルミニ
ウム層をエツチングし、アルミニウム配線3を形成する
。
絶縁膜2の上にアルミニウム層を堆積し、アルミニウム
層の上にフォトレジスト膜6を塗布してパターニングす
る。次に、フォトレジスト膜6をマスクとしてアルミニ
ウム層をエツチングし、アルミニウム配線3を形成する
。
次に、第2図(b)に示すように、アルミニウム配線3
及びフォトレジスト膜6を含む表面にフォトレジスト膜
7を塗布してアルミニウム配線3及びフォトレジスト膜
6を被覆し、300℃の不活性雰囲気中で30分間の熱
処理を行う。
及びフォトレジスト膜6を含む表面にフォトレジスト膜
7を塗布してアルミニウム配線3及びフォトレジスト膜
6を被覆し、300℃の不活性雰囲気中で30分間の熱
処理を行う。
次に、第2図(C)に示すように、酸素プラズマにより
フォトレジスト膜6,7をアッシング除去する。
フォトレジスト膜6,7をアッシング除去する。
次に、第2図(d)に示すように、バイアススパッタ法
により酸化シリコン膜5を堆積して層間絶縁膜を形成す
る。
により酸化シリコン膜5を堆積して層間絶縁膜を形成す
る。
ここで、アルミニウム配線3の熱処理後にフォトレジス
ト膜6,7を同時に除去するためフォトレジスト膜6を
剥離する工程を省くことができ、工程が短縮される。フ
ォトレジスト膜は通常300′Cまでの耐熱性は有して
いないが、これ以後の工程でこれらを用いてパターニン
グするわけではなく、また、後から全て除去するので多
少の分解、変形は問題とはならない。
ト膜6,7を同時に除去するためフォトレジスト膜6を
剥離する工程を省くことができ、工程が短縮される。フ
ォトレジスト膜は通常300′Cまでの耐熱性は有して
いないが、これ以後の工程でこれらを用いてパターニン
グするわけではなく、また、後から全て除去するので多
少の分解、変形は問題とはならない。
以上説明したように本発明は、層間絶縁膜形成前に配線
を熱処理して配線中の応力を緩和することにより、スト
レスマイグレーション耐性の強い配線を得ることができ
る。また、応力緩和のための熱処理時には有機高分子樹
脂膜が配線を覆っているためヒロックの発生も抑えられ
る。
を熱処理して配線中の応力を緩和することにより、スト
レスマイグレーション耐性の強い配線を得ることができ
る。また、応力緩和のための熱処理時には有機高分子樹
脂膜が配線を覆っているためヒロックの発生も抑えられ
る。
このように簡単な工程をつけ加えるだけで、配線材料や
配線構造を変更することなしにストレスマイグレーショ
ン耐性を向上させることが可能となる。
配線構造を変更することなしにストレスマイグレーショ
ン耐性を向上させることが可能となる。
第1図(a)〜(d)及び第2図(a)〜(d)は本発
明の第1及び第2の実施例を説明するための工程順に示
した半導体チップの断面図、第3図は従来の半導体装置
の一例を示す半導体チップの断面図である。 1・・・半導体基板、2・・・絶縁膜、3・・・アルミ
配線、4・・・ポリイミド系樹脂膜、5・・・酸化シリ
コン膜、6,7・・・フォトレジスト膜、8・・・Ti
N膜。
明の第1及び第2の実施例を説明するための工程順に示
した半導体チップの断面図、第3図は従来の半導体装置
の一例を示す半導体チップの断面図である。 1・・・半導体基板、2・・・絶縁膜、3・・・アルミ
配線、4・・・ポリイミド系樹脂膜、5・・・酸化シリ
コン膜、6,7・・・フォトレジスト膜、8・・・Ti
N膜。
Claims (1)
- 半導体基板上に設けた絶縁膜上に選択的に金属配線を設
ける工程と、前記金属配線を含む表面に高分子樹脂膜を
形成する工程と、前記金属配線を含んで300〜450
℃の温度で熱処理する工程と、前記高分子樹脂膜を除去
した後前記金属配線を含む表面に層間絶縁膜を形成する
工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023493A JP2663662B2 (ja) | 1990-01-31 | 1990-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023493A JP2663662B2 (ja) | 1990-01-31 | 1990-01-31 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03227021A true JPH03227021A (ja) | 1991-10-08 |
JP2663662B2 JP2663662B2 (ja) | 1997-10-15 |
Family
ID=12112033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023493A Expired - Lifetime JP2663662B2 (ja) | 1990-01-31 | 1990-01-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2663662B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6114236A (en) * | 1996-10-17 | 2000-09-05 | Nec Corporation | Process for production of semiconductor device having an insulating film of low dielectric constant |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5779648A (en) * | 1980-11-05 | 1982-05-18 | Sanyo Electric Co Ltd | Multilayer wiring of semiconductor device |
JPS5967652A (ja) * | 1982-10-12 | 1984-04-17 | Hitachi Ltd | 多層配線の製造方法 |
JPS6251242A (ja) * | 1985-08-30 | 1987-03-05 | Toshiba Corp | 多層配線の製造方法 |
-
1990
- 1990-01-31 JP JP2023493A patent/JP2663662B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5779648A (en) * | 1980-11-05 | 1982-05-18 | Sanyo Electric Co Ltd | Multilayer wiring of semiconductor device |
JPS5967652A (ja) * | 1982-10-12 | 1984-04-17 | Hitachi Ltd | 多層配線の製造方法 |
JPS6251242A (ja) * | 1985-08-30 | 1987-03-05 | Toshiba Corp | 多層配線の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6114236A (en) * | 1996-10-17 | 2000-09-05 | Nec Corporation | Process for production of semiconductor device having an insulating film of low dielectric constant |
Also Published As
Publication number | Publication date |
---|---|
JP2663662B2 (ja) | 1997-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4557479B2 (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
US3900944A (en) | Method of contacting and connecting semiconductor devices in integrated circuits | |
JPH08501904A (ja) | 通気性エッチ停止層を有するチップ相互接続部 | |
JPH09172068A (ja) | 半導体装置の製造方法 | |
JP3062491B2 (ja) | 配線構造体の形成方法 | |
JP3279276B2 (ja) | 半導体装置の製造方法 | |
JPH03227021A (ja) | 半導体装置の製造方法 | |
JPH03244126A (ja) | 半導体装置の製造方法 | |
JPH0590417A (ja) | 半導体素子の多層配線の形成方法 | |
JPS61289649A (ja) | 半導体装置の製造方法 | |
JP4339731B2 (ja) | 半導体装置及びその製造方法 | |
KR890004875B1 (ko) | 반도체 다층배선 장치의 제조방법 | |
JPS60502129A (ja) | Mosfet デバイスの埋込みコンタクトの修復方法 | |
KR100216730B1 (ko) | 반도체 금속막 식각공정 | |
KR100387254B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JPH06349828A (ja) | 集積回路装置の製造方法 | |
JPH04316339A (ja) | 半導体装置の製造方法 | |
JPH0220022A (ja) | 半導体装置の製造方法 | |
JPH0484422A (ja) | 微細な金属配線の形成方法 | |
JPH02142132A (ja) | 半導体装置の製造方法 | |
JPH05152444A (ja) | 半導体装置の製造方法 | |
JPS63169046A (ja) | 多層配線形成方法 | |
JPH04103132A (ja) | 半導体集積回路装置の製造方法 | |
JPH0684901A (ja) | 半導体装置の製造方法 | |
JPH07193130A (ja) | 半導体装置の製造方法 |