JP2663662B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2663662B2 JP2663662B2 JP2023493A JP2349390A JP2663662B2 JP 2663662 B2 JP2663662 B2 JP 2663662B2 JP 2023493 A JP2023493 A JP 2023493A JP 2349390 A JP2349390 A JP 2349390A JP 2663662 B2 JP2663662 B2 JP 2663662B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- insulating film
- aluminum
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関する。
近年、アルミニウム系配線の微細化にともない、スト
レスマイグレーションが信頼性上の重要な問題として注
目されるようになっている。
レスマイグレーションが信頼性上の重要な問題として注
目されるようになっている。
ストレスマイグレーションとは、配線自身の引っ張り
応力で配線が断線に至る現象である。その対策としては
アルミニウム配線にCuを添加したり、第３図に示すよう
に、アルミニウム配線３を挾んでTiN膜８を上面及び下
面に設けた３層構造の配線を用い、アルミニウム配線３
が断線しても上下層のTiN膜８で配線の導通を維持した
り、また、層間絶縁膜としてはSiO2膜の代りに応力の小
さいSiON膜等を使用していた。
応力で配線が断線に至る現象である。その対策としては
アルミニウム配線にCuを添加したり、第３図に示すよう
に、アルミニウム配線３を挾んでTiN膜８を上面及び下
面に設けた３層構造の配線を用い、アルミニウム配線３
が断線しても上下層のTiN膜８で配線の導通を維持した
り、また、層間絶縁膜としてはSiO2膜の代りに応力の小
さいSiON膜等を使用していた。
上述した従来の半導体装置の製造方法は、配線の添加
物の影響により、エッチングの際に塩化物等の残留量が
多くなり、配線の腐食を生じて信頼性を低下させるとい
う問題点がある。
物の影響により、エッチングの際に塩化物等の残留量が
多くなり、配線の腐食を生じて信頼性を低下させるとい
う問題点がある。
また、TiN膜を用いた多層構造の配線は工程を増加さ
せるという問題点がある。
せるという問題点がある。
一方、配線上に設けた絶縁膜による影響についてはそ
のメカニズムが明らかになっていなかった。
のメカニズムが明らかになっていなかった。
本発明の半導体装置の製造方法は、半導体基板上に設
けた絶縁膜上に選択的に金属配線を設ける工程と、前記
金属配線を含む表面に高分子樹脂膜を形成する工程と、
前記金属配線を含んで300〜450℃の温度で熱処理する工
程と、前記高分子樹脂膜を除去した後前記金属配線を含
む表面に層間絶縁膜を形成する工程とを含んで構成され
る。
けた絶縁膜上に選択的に金属配線を設ける工程と、前記
金属配線を含む表面に高分子樹脂膜を形成する工程と、
前記金属配線を含んで300〜450℃の温度で熱処理する工
程と、前記高分子樹脂膜を除去した後前記金属配線を含
む表面に層間絶縁膜を形成する工程とを含んで構成され
る。
配線上に設けた絶縁膜とストレスマイグレーションと
の関係を明らかにするためにアルミニウム配線上に各種
の絶縁膜を形成して、それらの絶縁膜とストレスマイグ
レーションとの関係を調べた結果、スパッタ法による酸
化シリコン膜等の低温形成膜において特にストレスマイ
グレーションによる配線の断線が多発することが判明し
た。また、アルミニウム配線形成後300〜450℃の熱処理
を行ったものはアルミニウム配線上に低温形成膜を形成
してもストレスマイグレーションによる配線の断線が生
じなくなることが判明した。
の関係を明らかにするためにアルミニウム配線上に各種
の絶縁膜を形成して、それらの絶縁膜とストレスマイグ
レーションとの関係を調べた結果、スパッタ法による酸
化シリコン膜等の低温形成膜において特にストレスマイ
グレーションによる配線の断線が多発することが判明し
た。また、アルミニウム配線形成後300〜450℃の熱処理
を行ったものはアルミニウム配線上に低温形成膜を形成
してもストレスマイグレーションによる配線の断線が生
じなくなることが判明した。
従って、配線上に絶縁膜を形成する前に熱処理による
応力緩和を行えばストレスマイグレーション耐性の強い
配線が得られるが、配線上に高温形成膜を設けたり、絶
縁膜形成前に配線を露出させた状態で熱処理を行う場
合、配線にヒロックが発生し、信頼性低下の原因となっ
てしまう。逆に言えば、ヒロックを抑えるような絶縁膜
では、配線のストレスマイグレーションが起きやすいと
いうことになる。
応力緩和を行えばストレスマイグレーション耐性の強い
配線が得られるが、配線上に高温形成膜を設けたり、絶
縁膜形成前に配線を露出させた状態で熱処理を行う場
合、配線にヒロックが発生し、信頼性低下の原因となっ
てしまう。逆に言えば、ヒロックを抑えるような絶縁膜
では、配線のストレスマイグレーションが起きやすいと
いうことになる。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は、本発明の第１の実施例を説
明するための工程順に示した半導体チップの断面図であ
る。
明するための工程順に示した半導体チップの断面図であ
る。
まず、第１図（ａ）に示すように、半導体基板１の上
に絶縁膜２を設け、絶縁膜２の上に選択的にアルミニウ
ム配線３を形成する。
に絶縁膜２を設け、絶縁膜２の上に選択的にアルミニウ
ム配線３を形成する。
次に、第１図（ｂ）に示すように、アルミニウム配線
３を含む表面にポリイミド系樹脂前躯体溶液を塗布して
300〜450℃の不活性雰囲気中で30分間の熱処理を行い、
ポリイミド系樹脂膜４を形成し、ポリイミド系樹脂膜４
によりヒロックの発生を抑えながらアルミニウム配線３
の熱処理を行う。
３を含む表面にポリイミド系樹脂前躯体溶液を塗布して
300〜450℃の不活性雰囲気中で30分間の熱処理を行い、
ポリイミド系樹脂膜４を形成し、ポリイミド系樹脂膜４
によりヒロックの発生を抑えながらアルミニウム配線３
の熱処理を行う。
次に、第１図（ｃ）に示すように、ヒドラジン溶液を
用いてポリイミド系樹脂膜４を全面的に除去する。次
に、第１図（ｄ）に示すように、アルミニウム配線３を
含む表面にバイアススパッタ法により酸化シリコン膜５
を堆積して層間絶縁膜を形成する。
用いてポリイミド系樹脂膜４を全面的に除去する。次
に、第１図（ｄ）に示すように、アルミニウム配線３を
含む表面にバイアススパッタ法により酸化シリコン膜５
を堆積して層間絶縁膜を形成する。
このように形成したアルミニウム配線のストレスマイ
グレーション試験を行うために、膜厚0.3μｍ、幅0.8μ
ｍ、長さ30cmのアルミニウム配線を50本ウェーハ上に形
成して評価した。
グレーション試験を行うために、膜厚0.3μｍ、幅0.8μ
ｍ、長さ30cmのアルミニウム配線を50本ウェーハ上に形
成して評価した。
比較試験のために熱処理しないもの、100℃30分間の
熱処理を行ったもの、及び200℃30分間の熱処理を行っ
たアルミニウム配線を各50本ずつ用意し、夫々175℃の
温度で5000時間保持したものを導通試験した結果、 熱処理なし…11本 100℃の熱処理…10本 200℃の熱処理…２本 300℃の熱処理…０本 の断線が観察され、本発明の優位性が明らかとなった。
熱処理を行ったもの、及び200℃30分間の熱処理を行っ
たアルミニウム配線を各50本ずつ用意し、夫々175℃の
温度で5000時間保持したものを導通試験した結果、 熱処理なし…11本 100℃の熱処理…10本 200℃の熱処理…２本 300℃の熱処理…０本 の断線が観察され、本発明の優位性が明らかとなった。
第２図（ａ）〜（ｄ）は本発明の第２の実施例を説明
するための工程順に示した半導体チップの断面図であ
る。
するための工程順に示した半導体チップの断面図であ
る。
第２図（ａ）に示すように、半導体基板１の上に設け
た絶縁膜２の上にアルミニウム層を堆積し、アルミニウ
ム層の上にフォトレジスト膜６を塗布してパターニング
する。次に、フォトレジスト膜６をマスクとしてアルミ
ニウム層をエッチングし、アルミニウム配線３を形成す
る。
た絶縁膜２の上にアルミニウム層を堆積し、アルミニウ
ム層の上にフォトレジスト膜６を塗布してパターニング
する。次に、フォトレジスト膜６をマスクとしてアルミ
ニウム層をエッチングし、アルミニウム配線３を形成す
る。
次に、第２図（ｂ）に示すように、アルミニウム配線
３及びフォトレジスト膜６を含む表面にフォトレジスト
膜７を塗布してアルミニウム配線３及びフォトレジスト
膜６を被覆し、300℃の不活性雰囲気中で30分間の熱処
理を行う。
３及びフォトレジスト膜６を含む表面にフォトレジスト
膜７を塗布してアルミニウム配線３及びフォトレジスト
膜６を被覆し、300℃の不活性雰囲気中で30分間の熱処
理を行う。
次に、第２図（ｃ）に示すように、酸素プラズマによ
りフォトレジスト膜6,7をアッシング除去する。
りフォトレジスト膜6,7をアッシング除去する。
次に、第２図（ｄ）に示すように、バイアススパッタ
法により酸化シリコン膜５を堆積して層間絶縁膜を形成
する。
法により酸化シリコン膜５を堆積して層間絶縁膜を形成
する。
ここで、アルミニウム配線３の熱処理後にフォトレジ
スト膜6,7を同時に除去するためフォトレジスト膜６を
剥離する工程を省くことができ、工程が短縮される。フ
ォトレジスト膜は通常300℃までの耐熱性は有していな
いが、これ以後の工程でこれらを用いてパターニングす
るわけではなく、また、後から全て除去するので多少の
分解，変形は問題とはならない。
スト膜6,7を同時に除去するためフォトレジスト膜６を
剥離する工程を省くことができ、工程が短縮される。フ
ォトレジスト膜は通常300℃までの耐熱性は有していな
いが、これ以後の工程でこれらを用いてパターニングす
るわけではなく、また、後から全て除去するので多少の
分解，変形は問題とはならない。
以上説明したように本発明は、層間絶縁膜形成前に配
線を熱処理して配線中の応力を緩和することにより、ス
トレスマイグレーション耐性の強い配線を得ることがで
きる。また、応力緩和のための熱処理時には有機高分子
樹脂膜が配線を覆っているためヒロックの発生も抑えら
れる。
線を熱処理して配線中の応力を緩和することにより、ス
トレスマイグレーション耐性の強い配線を得ることがで
きる。また、応力緩和のための熱処理時には有機高分子
樹脂膜が配線を覆っているためヒロックの発生も抑えら
れる。
このように簡単な工程をつけ加えるだけで、配線材料
や配線構造を変更することなしにストレスマイグレーシ
ョン耐性を向上させることが可能となる。
や配線構造を変更することなしにストレスマイグレーシ
ョン耐性を向上させることが可能となる。
第１図（ａ）〜（ｄ）及び第２図（ａ）〜（ｄ）は本発
明の第１及び第２の実施例を説明するための工程順に示
した半導体チップの断面図、第３図は従来の半導体装置
の一例を示す半導体チップの断面図である。 １……半導体基板、２……絶縁膜、３……アルミ配線、
４……ポリイミド系樹脂膜、５……酸化シリコン膜、6,
7……フォトレジスト膜、８……TiN膜。
明の第１及び第２の実施例を説明するための工程順に示
した半導体チップの断面図、第３図は従来の半導体装置
の一例を示す半導体チップの断面図である。 １……半導体基板、２……絶縁膜、３……アルミ配線、
４……ポリイミド系樹脂膜、５……酸化シリコン膜、6,
7……フォトレジスト膜、８……TiN膜。
Claims (1)
- 【請求項１】半導体基板上に設けた絶縁膜上に選択的に
金属配線を設ける工程と、前記金属配線を含む表面に高
分子樹脂膜を形成する工程と、前記金属配線を含んで30
0〜450℃の温度で熱処理する工程と、前記高分子樹脂膜
を除去した後前記金属配線を含む表面に層間絶縁膜を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023493A JP2663662B2 (ja) | 1990-01-31 | 1990-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023493A JP2663662B2 (ja) | 1990-01-31 | 1990-01-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03227021A JPH03227021A (ja) | 1991-10-08 |
| JP2663662B2 true JP2663662B2 (ja) | 1997-10-15 |
Family
ID=12112033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023493A Expired - Lifetime JP2663662B2 (ja) | 1990-01-31 | 1990-01-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2663662B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10125777A (ja) * | 1996-10-17 | 1998-05-15 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779648A (en) * | 1980-11-05 | 1982-05-18 | Sanyo Electric Co Ltd | Multilayer wiring of semiconductor device |
| JPS5967652A (ja) * | 1982-10-12 | 1984-04-17 | Hitachi Ltd | 多層配線の製造方法 |
| JPH0669068B2 (ja) * | 1985-08-30 | 1994-08-31 | 株式会社東芝 | 多層配線の製造方法 |
-
1990
- 1990-01-31 JP JP2023493A patent/JP2663662B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03227021A (ja) | 1991-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3300643B2 (ja) | 半導体装置の製造方法 | |
| JP4557479B2 (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| JPH08501904A (ja) | 通気性エッチ停止層を有するチップ相互接続部 | |
| JPH09172068A (ja) | 半導体装置の製造方法 | |
| JP3279276B2 (ja) | 半導体装置の製造方法 | |
| JP2663662B2 (ja) | 半導体装置の製造方法 | |
| KR940003566B1 (ko) | 반도체 장치의 다층배선의 형성방법 | |
| JPS61289649A (ja) | 半導体装置の製造方法 | |
| JP3039163B2 (ja) | 半導体装置の製造方法 | |
| JPH073835B2 (ja) | 半導体装置 | |
| JPH0547764A (ja) | 半導体装置とその製造方法 | |
| KR100216730B1 (ko) | 반도체 금속막 식각공정 | |
| KR930011461B1 (ko) | 반도체 집접회로의 서브미크론 전극배선 형성방법 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JP2845054B2 (ja) | 半導体装置の製造方法 | |
| JP2000114375A (ja) | 半導体装置の製造方法 | |
| JPH0364921A (ja) | 半導体装置 | |
| JPH05109900A (ja) | 半導体装置の製造方法 | |
| JPH0684901A (ja) | 半導体装置の製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPS6248896B2 (ja) | ||
| JPH07142476A (ja) | 半導体装置の製造方法 | |
| KR19980038883A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPH0220022A (ja) | 半導体装置の製造方法 |