JPH04103132A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH04103132A JPH04103132A JP22195490A JP22195490A JPH04103132A JP H04103132 A JPH04103132 A JP H04103132A JP 22195490 A JP22195490 A JP 22195490A JP 22195490 A JP22195490 A JP 22195490A JP H04103132 A JPH04103132 A JP H04103132A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- film
- wiring
- aluminum film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000004065 semiconductor Substances 0.000 title claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 66
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 17
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 238000000992 sputter etching Methods 0.000 claims description 4
- 238000004381 surface treatment Methods 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 239000011229 interlayer Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052786 argon Inorganic materials 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 abstract description 3
- -1 argon ions Chemical class 0.000 abstract description 2
- 238000001039 wet etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体集積回路装置の製造方法に関し、特にア
ルミニウム配線をもつ半導体集積回路装置の製造方法に
関するものである。
ルミニウム配線をもつ半導体集積回路装置の製造方法に
関するものである。
(従来の技術)
アルミニウム配線はアルミニウム膜を写真製版とエツチ
ングによりパターン化して形成されている。アルミニウ
ム膜をエツチングするには主としてドライエツチング法
が用いられている。
ングによりパターン化して形成されている。アルミニウ
ム膜をエツチングするには主としてドライエツチング法
が用いられている。
アルミニウム膜をドライエツチング法でパターン化して
配線を形成すると、下地の段差の大きい所ではアルミニ
ウム膜が残ってしまう。
配線を形成すると、下地の段差の大きい所ではアルミニ
ウム膜が残ってしまう。
第2図(A)はドライエツチングによりアルミニウム膜
をパターン化した状態を表わしている。
をパターン化した状態を表わしている。
2は例えばシリコン基板であり、下地配II4が形成さ
れている。眉間絶縁膜6を介して2層目のアルミニウム
配線を形成するために層間MIk[6上にアルミニウム
膜が形成され、その上にレジストパターン8が形成され
て、そのレジストパターン8をマスクにしてドライエツ
チング法によりアルミニウム膜をパターン化した状態を
表わしている。
れている。眉間絶縁膜6を介して2層目のアルミニウム
配線を形成するために層間MIk[6上にアルミニウム
膜が形成され、その上にレジストパターン8が形成され
て、そのレジストパターン8をマスクにしてドライエツ
チング法によりアルミニウム膜をパターン化した状態を
表わしている。
10は目的とするアルミニウム配線、12は下地の段差
の大きい所に残ったアルミニウム膜である。
の大きい所に残ったアルミニウム膜である。
このアルミニウム残部12は配線間の短絡を起こすこと
があり、歩留まり低下の原因になる。
があり、歩留まり低下の原因になる。
そこで、このアルミニウム残部12を除去するために、
従来は第2図(B)に示されるように。
従来は第2図(B)に示されるように。
さらにウェットエツチングを行なってアルミニウム残部
12を除去している。
12を除去している。
それとは別に、アルミニウム配線に温純水処理を施して
表面に酸化アルミニウム膜を形成すれば、アルミニウム
配線のヒロックやボイドの発生を防止でき、その上に形
成されるパッシベーション膜のクラックの発生も防止で
きることが報告されている(IEDM86.46−49
ページ参照)。
表面に酸化アルミニウム膜を形成すれば、アルミニウム
配線のヒロックやボイドの発生を防止でき、その上に形
成されるパッシベーション膜のクラックの発生も防止で
きることが報告されている(IEDM86.46−49
ページ参照)。
(発明が解決しようとする課題)
ウェットエツチングを行なってアルミニウム残部12を
除去しようとすると、ウェットエツチングは等方的であ
るため、配線10にもサイドエッチが起こり、配線幅が
狭くなる不都合がある。
除去しようとすると、ウェットエツチングは等方的であ
るため、配線10にもサイドエッチが起こり、配線幅が
狭くなる不都合がある。
本発明はアルミニウム膜をドライエツチング法でパター
ン化した後、ウェットエツチングを施すことなく、アル
ミニウム残部による配線間の短絡を防止して、歩留まり
を向上させ、信頼性を向上させる半導体集積回路装置の
製造方法を提供することを目的とするものである。
ン化した後、ウェットエツチングを施すことなく、アル
ミニウム残部による配線間の短絡を防止して、歩留まり
を向上させ、信頼性を向上させる半導体集積回路装置の
製造方法を提供することを目的とするものである。
(課題を解決するための手段)
本発明は、アルミニウム配線を形成する以下の工程(A
)から(E)を含んでいる。(A)アルミニウム膜を形
成する工程、(B)前記アルミニウム膜表面にスパッタ
エツチングなどの表面処理を施す工程、(C)前記アル
ミニウム膜上にレジストパターンを形成する工程、(D
)前記レジストパターンをマスクにして前記アルミニウ
ム膜をドライエツチング法にてパターン化する工程、(
E)前記レジストパターンを残した状態で温水に浸し、
エツチング残りのアルミニウムを酸化物に変える工程。
)から(E)を含んでいる。(A)アルミニウム膜を形
成する工程、(B)前記アルミニウム膜表面にスパッタ
エツチングなどの表面処理を施す工程、(C)前記アル
ミニウム膜上にレジストパターンを形成する工程、(D
)前記レジストパターンをマスクにして前記アルミニウ
ム膜をドライエツチング法にてパターン化する工程、(
E)前記レジストパターンを残した状態で温水に浸し、
エツチング残りのアルミニウムを酸化物に変える工程。
アルミニウム膜及びアルミニウム配線は、アルミニウム
のみのものに限らず、1%程度のシリコンを含んだAl
2−5iなど、半導体集積回路装置の配線として用いら
れ゛ているアルミニウム合金も含んでいる。
のみのものに限らず、1%程度のシリコンを含んだAl
2−5iなど、半導体集積回路装置の配線として用いら
れ゛ているアルミニウム合金も含んでいる。
(作用)
アルミニウム膜を温水に浸すとアルミニウム酸化膜が形
成される。アルミニウム膜に温水処理を施す前にアルゴ
ンによるスパッタエツチングなどの表面処理を施してお
くと、アルミニウム酸化膜への変化が速やかに行なわれ
ることも知られている(前述の引用文献参照)。
成される。アルミニウム膜に温水処理を施す前にアルゴ
ンによるスパッタエツチングなどの表面処理を施してお
くと、アルミニウム酸化膜への変化が速やかに行なわれ
ることも知られている(前述の引用文献参照)。
本発明ではドライエツチング法によりアルミニウム膜を
パターン化した後、レジストを残した状態で温水処理を
施すことにより、下地の段差の大きい所などにドライエ
ツチングでは除去されなかっ□たアルミニウム残部を酸
化アルミニウムに変えて絶縁物化し、配線間の短絡を防
ぐ。
パターン化した後、レジストを残した状態で温水処理を
施すことにより、下地の段差の大きい所などにドライエ
ツチングでは除去されなかっ□たアルミニウム残部を酸
化アルミニウムに変えて絶縁物化し、配線間の短絡を防
ぐ。
(実施例)
第1図に一実施例においてアルミニウム配線を形成する
工程を示す。
工程を示す。
(A)第2図と同じ部分には同じ記号を用いて説明する
と、シリコン基板などの基板2上に下地配線4が形成さ
れ、そめ上に例えばPSG膜などの層間絶紳膜6が形成
されている。アルミニウム配線を形成するために例えば
シリコンを1%程度含んだアルミニウム膜10aが形成
される。
と、シリコン基板などの基板2上に下地配線4が形成さ
れ、そめ上に例えばPSG膜などの層間絶紳膜6が形成
されている。アルミニウム配線を形成するために例えば
シリコンを1%程度含んだアルミニウム膜10aが形成
される。
その後、アルミニウム配線にヒロックが発生するのを防
止し、後で温水処理によりアルミニウム酸化膜が形成さ
れやすくするために、アルミニウムffg 10 aの
表面処理としてアルゴンイオンによるスパッタエツチン
グを施す。
止し、後で温水処理によりアルミニウム酸化膜が形成さ
れやすくするために、アルミニウムffg 10 aの
表面処理としてアルゴンイオンによるスパッタエツチン
グを施す。
(B)アルミニウム膜10aをパターン化するために;
アルミニウム膜10a上に写真製版によりレジストパタ
ーン8を形成する。
アルミニウム膜10a上に写真製版によりレジストパタ
ーン8を形成する。
(C)そのレジストパターン8をマスクにしてアルミニ
ウム膜10aをドライエツチング法によりパターン化し
てアルミニウム配線10を形成する。
ウム膜10aをドライエツチング法によりパターン化し
てアルミニウム配線10を形成する。
このとき、眉間M縁膜6の段差の大きい所ではトライエ
ツチングによって除去しきれなかったアルミニウムFI
s12が残る。
ツチングによって除去しきれなかったアルミニウムFI
s12が残る。
(D)レジスト8を残した状態でウェハを温純水に浸す
。温純水の温度は例えば40〜90℃であリ、数分間程
度浸す。これにより、段差の大きい所に残っていたアル
ミニウム膜12がアルミニウム酸化膜14に変化して絶
縁化される。このときアルミニウム配線10の側面もア
ルミニウム酸化膜16に変化する。
。温純水の温度は例えば40〜90℃であリ、数分間程
度浸す。これにより、段差の大きい所に残っていたアル
ミニウム膜12がアルミニウム酸化膜14に変化して絶
縁化される。このときアルミニウム配線10の側面もア
ルミニウム酸化膜16に変化する。
その後、レジスト8を除去し、通常の工程に従ってパッ
シベーション膜を形成したり、さらに多層配線とすると
きはさらに層間絶縁膜を形成するして上記の工程を繰り
返す8 (発明の効果) 本発明ではアルミニウム配線を形成する工程で、ドライ
エツチング法によるパターン化の後、ドライエツチング
で除去されるべきであるにもかかわらず下地の段差の大
きい所などに残ったアルミニウム膜を、温水処理により
アルミニウム酸化膜に変化させて絶縁化することにより
、配線間の短絡を防いで半導体集積回路装置の製造歩留
まりを向上させ、信頼性を向上させることができる。
シベーション膜を形成したり、さらに多層配線とすると
きはさらに層間絶縁膜を形成するして上記の工程を繰り
返す8 (発明の効果) 本発明ではアルミニウム配線を形成する工程で、ドライ
エツチング法によるパターン化の後、ドライエツチング
で除去されるべきであるにもかかわらず下地の段差の大
きい所などに残ったアルミニウム膜を、温水処理により
アルミニウム酸化膜に変化させて絶縁化することにより
、配線間の短絡を防いで半導体集積回路装置の製造歩留
まりを向上させ、信頼性を向上させることができる。
第1図は一実施例の要部の工程断面図、第2図は従来の
方法の要部の工程断面図である。 4・ ・下地配線、6・・・・・層間絶縁膜、8・・レ
ジスト、10・・・・・アルミニウム配線、10a・・
・・アルミニウム膜、12・・・・・・エツチング残り
のアルミニウム膜、14・・・・・・アルミニウム酸化
膜。
方法の要部の工程断面図である。 4・ ・下地配線、6・・・・・層間絶縁膜、8・・レ
ジスト、10・・・・・アルミニウム配線、10a・・
・・アルミニウム膜、12・・・・・・エツチング残り
のアルミニウム膜、14・・・・・・アルミニウム酸化
膜。
Claims (1)
- (1)以下の工程(A)から(E)によりアルミニウム
配線を形成する方法を含む半導体集積回路装置の製造方
法。 (A)アルミニウム膜を形成する工程、 (B)前記アルミニウム膜表面にスパッタエッチングな
どの表面処理を施す工程、 (C)前記アルミニウム膜上にレジストパターンを形成
する工程、 (D)前記レジストパターンをマスクにして前記アルミ
ニウム膜をドライエッチング法にてパターン化する工程
、 (E)前記レジストパターンを残した状態で温水に浸し
、エッチング残りのアルミニウムを酸化物に変える工程
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22195490A JPH04103132A (ja) | 1990-08-22 | 1990-08-22 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22195490A JPH04103132A (ja) | 1990-08-22 | 1990-08-22 | 半導体集積回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04103132A true JPH04103132A (ja) | 1992-04-06 |
Family
ID=16774765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22195490A Pending JPH04103132A (ja) | 1990-08-22 | 1990-08-22 | 半導体集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04103132A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170229209A1 (en) * | 2014-08-11 | 2017-08-10 | Lg Chem, Ltd. | Aluminum pattern and method for manufacturing same |
-
1990
- 1990-08-22 JP JP22195490A patent/JPH04103132A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170229209A1 (en) * | 2014-08-11 | 2017-08-10 | Lg Chem, Ltd. | Aluminum pattern and method for manufacturing same |
JP2017527959A (ja) * | 2014-08-11 | 2017-09-21 | エルジー・ケム・リミテッド | アルミニウムパターン及びその製造方法 |
US10796817B2 (en) | 2014-08-11 | 2020-10-06 | Lg Chem, Ltd. | Aluminum pattern and method for manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4557479B2 (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
JPH01252763A (ja) | 金属珪化物形成方法 | |
JPS6064452A (ja) | 銅を含有させたアルミニウム相互接続体 | |
JPH06318578A (ja) | 半導体素子のコンタクトホール形成方法 | |
JPH04103132A (ja) | 半導体集積回路装置の製造方法 | |
JPH1064916A (ja) | 半導体素子の金属配線製造方法 | |
JPH05144812A (ja) | 半導体装置の製造方法 | |
JPS62296443A (ja) | 半導体装置及びその製造方法 | |
JPH02170431A (ja) | 半導体装置の製造方法 | |
KR100202199B1 (ko) | 반도체소자의 금속박막 평탄화방법 | |
JP2003197619A (ja) | 半導体素子の製造方法 | |
JP3653960B2 (ja) | 半導体装置の製造方法 | |
JPH05152444A (ja) | 半導体装置の製造方法 | |
KR100192168B1 (ko) | 반도체 소자의 다층 금속 배선 형성방법 | |
JPH04280455A (ja) | 半導体装置の製造方法 | |
JPS6384118A (ja) | 半導体装置の製造方法 | |
JPS62177943A (ja) | 多層配線構造の製造方法 | |
JPS58110055A (ja) | 半導体装置 | |
JPH03227021A (ja) | 半導体装置の製造方法 | |
KR970053557A (ko) | 반도체 소자의 제조방법 | |
JPH0684901A (ja) | 半導体装置の製造方法 | |
JPS6246547A (ja) | 配線パタ−ンの形成方法 | |
JPS62238646A (ja) | 多層配線の形成方法 | |
JPH01241845A (ja) | 半導体装置の製造方法 | |
JPS5922332A (ja) | 半導体装置 |