JPH03177023A - エピタキシャル・ウェーハの調製方法 - Google Patents

エピタキシャル・ウェーハの調製方法

Info

Publication number
JPH03177023A
JPH03177023A JP32607990A JP32607990A JPH03177023A JP H03177023 A JPH03177023 A JP H03177023A JP 32607990 A JP32607990 A JP 32607990A JP 32607990 A JP32607990 A JP 32607990A JP H03177023 A JPH03177023 A JP H03177023A
Authority
JP
Japan
Prior art keywords
wafer
polishing
semiconductor wafer
edge
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32607990A
Other languages
English (en)
Inventor
Josephine Harbarger
ジョセフィン・ハーバーガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH03177023A publication Critical patent/JPH03177023A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〉 本発明は半導体ウェーハの処理手段および方法に関する
。ざらに詳しくは、エピタキシャル層によるコーティン
グに先立つ半導体ウェーハの処理に関する。
(従来の技術および解決すべき課題) エレクトロニクス技術の分野においては、半導体および
その他の電子基板ウェーハのエツジを研磨して、ウェー
ハの主要面がウェーハのエツジや側面と接する鋭い角を
取り除くことは普通に行われる。これは後に続く処理中
にウェーハのチッピングやその他の損傷が起こる可能性
を小さくするために行われるもので、当接術ではよく知
られている。
エピタキシャル層によりコーティングされるウェーハに
は、特定の問題が起こる。エピタキシャル反応装置内の
反応性ガスの流れが、ウェーハのエツジでは、ウェーハ
の主要面と異なることである。このような流れの摂動の
結果として、エピタキシャル材の稜線(リッジ)すなわ
ち最頂部(クラウン〉が、ウェーハのエツジやその付近
で作られてしまうことになる。このいわゆる、「エビ・
リッジ」または「エビ・クラウン」は、エピタキシャル
層の他の部分よりも厚くなり、ウェーハの主要面のエピ
タキシャル材から突出してしまう。
このエピタキシャル材料のリッジまたはクラウンは、ウ
ェーハ処理をざらに進める上の障害となり、望ましくな
いものである。
従来の技術において、このエビ・クラウンを回避するた
めにさまざまな方法が試みられてきた。
1つには、エピタキシャル反応装置の設計を改良して、
ガス流のエツジ摂動を小さくする方法がある。しかしこ
の方法は、部分的にしか成功を収めず、このような反応
装置は従来の装置に較べ高価で、融通がきかない。この
ため、他の解決方法が望まれている。
エビ・クラウンの大きさは、ウェーハのエツジ研磨によ
り小さくできることが知られている。
股に、ウェーハの主要面がrノエーハのエツジや側面と
接する角が鋭ければ鋭いほど、エビ・クラウンは顕著に
現れる。しかし、従来のエツジ研磨方法は、時間と費用
がかかり、エビ・クラウン効果を完全には除去できてい
なかった。
従って、ウェーハ上にエピタキシャル層の蒸着を行う前
にウェーハを調製して、エピタキシャル層成長中のエビ
・クラウンの形成を少なくするか、またはなくするため
の改良された手段と方法に対する必要性は依然として存
在する。
本発明の目的は、ウェーハ上に層のエピタキシャル蒸着
を行う前にウェーハを調製して、エピタキシャル層成長
中のエビ・クラウンの形成を少なくするか、またはなく
するための改良された手段と方法を提供することである
本発明の他の目的は、エピタキシャル成長に先立ち、ウ
ェーハのエツジを整えてエビ・クラウンを小さくするか
、またはなくするようにする改良された手段と方法を提
供することである。
本発明のさらに他の目的は、上記を実行するための改良
されたエツジ研磨装置とウェーハ作成方法を提供するこ
とである。
(発明の概要〉 上記およびその他の目的と利点は、前面と後面とがそれ
ぞれ前面角および後面角で結合するエツジにより連結さ
れている前面と後面とを有する半導体ウェーハを設ける
段階および前面角および後面角から非対称に材料を一度
に除去する段階とから構成される方法により、可能とな
る。除去の段階は、第1面に沿ってウェーハのエツジか
ら測定した第1距離に対する前面角から材料を除去する
段階と、後面に沿ってウェーハのエツジから測定した第
2距離に対する後面角から材料を除去する段階とから構
成されることが望ましい。ただし第1距離は第2距離よ
りも小さいものとする。ウェーハが上記に述べたように
整えられると、エピタキシャル層が第1表面上に形成さ
れる。エビ材料は前面と前面角上に均一に伸びて、実質
的にはリッジまたはクラウンが起こらない。
ウェーハの角から除去される材料の量は、角に近いとこ
ろで最大になり、第1および第2距離においてはゼロま
で減少することが望ましく、また後面角は実質的には円
錐形になるまで研磨されて、ウェーハ面に対して約36
ないし44どの角度をなすことが望ましい。また、前面
角を研磨することによって形成される表面も、円錐形で
あることが望ましい。ただし、角を研磨することによっ
て形成される表面も、曲線状、すなわち回転楕円面をな
していてもよいので、ウェーハの前および後平面と急激
にではなく、次第に交差することになる。
上記に述べた研磨段階は、前面角および後面角と、角に
近いウェーハの前面および後面部分をそれぞれ非対称的
に研磨する第1および第2の間隔をおいて位置した研磨
面と、第1および第2面を接続して、溝の底部をなす第
3面とを有する溝からなる、単一の非対称形の研磨ツー
ルにより実行すると便利である。このとき第2面は第1
面よりも、溝の底部から長くなっている。円錐形の角面
を作るには、溝の側面が36ないし44度の開先角度を
もつことが望ましく、回転楕円状の角面を作るには、開
先角度が溝の開口部に向かって0度まで先細りになって
いることが望ましい。溝の底部は研磨面となって曲線的
になっており、溝の第1および第2面と底部は鋭角を持
たずに結合していることが望ましい。 本発明の上記お
よびその他の目的、利点および特徴は、添付の図面と以
下の説明によりざらに詳しく理解されるであろう。
(実施例〉 ここで用いる「前面」という言葉は、デバイスまたはそ
の他の所定の目的に適したエピタキシャル層が形成され
、エビ・クラウンまたはリッジができるのを回避するか
最小限に食い止めることが望ましい、ウェーハの主要面
を指すものである。
また、「後面」という言葉は、ウェーハのその対向面を
指すものである。
第1八図ないし第1D図を参照すると、ウェーハ部分1
0は、それぞれ前面角18と後面角20において、エツ
ジ16により結合されているウェーハ前面12およびウ
ェーハ後面14からなっている。ウェーハ10は通常0
.5ないし0.8mm(〜20ないし3QmilS)の
厚み22を有し、約75ないし200mm(〜3ないし
8インチ〉の直径を有するが、もつと大きなウェーハや
小さなウェーハを用いてもよい。
ウェーハ10は、その上にエピタキシャル成長を起こす
半導体ウェーハ(たとえばシリコン、ゲルマニウム、 
III−V 、 II−Vなど)またはその他の材料で
ある。サファイアは、エピタキシャル成長のベースとし
てよく用いられる誘電基板であるが、これに限定するも
のではない。他の材料も、当技術ではよく知られている
。ここで開始ウェーハまたは基板を指すものとして用い
ている、「半導体」または「半導体ウェーハ」という語
は、エピタキシャル成長の基板として用いられる、あら
ゆる方法により整形された材料を含むものとし、中間的
な導電性を持つ材料に限らない。
第1A図は、エツジ整形およびエピタキシャル成長前の
開始ウェーハを示す。角18.20は鋭角であることが
多い。ウェーハは処理中何回も掴まれ、多くのバスケッ
トやボートに出し入れされるので、角が鋭いままである
とエツジ・チッピングやその他のエツジ損傷を受ける危
険が大きい。
これらの欠陥は、ウェーハ・エツジをもつと丸い形にす
ることにより実質的に減少させることができる。
たとえば、Tammに付与された米国特許第4,227
.347号は、半導体ウェーハのエツジを丸くするエツ
ジ研磨装置および研磨ツールを解説している。ウエゴハ
はチャック内に保持され、溝を有する研磨ツールと接触
しながら回転される。この第1B図では、Tammによ
り解説された、研磨ツールとウェニハ・エツジ形との関
係を示している。
第1B図では、ウェーハ10が、エツジ16を研磨ツー
ル28の円筒形の凹溝により半球形24に研@されてい
る。
第1C図では、ウェーハ10は研磨型または研磨板30
によりざらに研磨されて、前面角円錐面32をなしてお
り、第1D図では、ウェーハ10が研磨重布は研磨板4
によりさらに研磨されて、後面角円鉗面36ができてい
る。
第2Aないし第2C図は、エピタキシャル囮48が、従
来の第1BないしID図の技術によるウェーハ・エツジ
形で、ウェーハの前面12に塗布されたとき、エビ・ク
ラウン40.42.44がどのように前面各面32およ
び/またはエツジ而24上に形成されるかを示している
。エピタキシャル層48は、ウェーハの大部分の上にお
いて、20ないし200マイクロメータの平均厚を持ち
、特に70ないし100マイクロメータの厚みを持つこ
とが一般的である。ただし、もつと厚い層や薄い層を用
いることもできる。エビ層が厚ければ厚いほど、顕著な
エビ・クラウンができる可能性は大きくなる。
エビ・クラウンは、通常、前面エピタキシャル層48上
で続いて行われることが望ましい、マスキング、イメー
ジングおよびその他の重要な操作を妨害するので、ない
ことが望ましい。角18が第1B図、第1C図および/
または第1D図のように丸められても、リッジまたはク
ラウン40゜44.44が、元の角18やその付近にお
いてウェーハ前面12上に形成されることが観察される
従来の整形方法やツールが用いられても、かなりの量の
エピタキシャル材料が、ウェーハ・エツジ16およびリ
ッジ40.42.44において形成される。ざらに、た
とえば、ツール28によりエツジを丸め、および/また
は次に第1ツール30によって第1円錐面32を研磨し
、第2ツール34により第2円錐面36を研磨するとい
う従来の整形方法は、高価で時間がかかり望ましくない
。ざらに、正確な形と、ウェーハ・エツジの整形の度合
の制御は、従来行われていたような複数のツールを使う
方法ではざらに難しく、一貫性がない。
上記のおよびその他の問題と制約は、第3A図および第
3B図に示される第1実施例に示された本発明のツール
と方法により克服される。そして、エピタキシャル成長
後の結果が第4八図ないし第4B図に示されている。こ
こで第3八図ないし第3B図を参照すると、元々第1A
図に示された形を有するウェーハ]Oは、角18と前面
12に隣接する、長ざ52の前面傾斜部50と、角20
と後面14に隣接する長さ56の後面傾斜部54と、残
りのエツジ16部分に曲面状のノーズ部分58とを有し
ている。単一のツール60が、1回の動作でエツジ16
内に部分50,54.58を整形する。前面傾斜部50
の長さ52は、後面傾斜部54の長さ56よりも短くな
ければならない。
たとえば多くの半導体基板のような、脆いおよび/′ま
たは硬い材料を整形する場合は、ツール60の切断溝6
2は研磨性があることが望ましい。
ダイアモンドやシリコン・カーバイドは、通貫な研磨材
料の例であり、ツール60の溝62内に埋め込んでも良
いし、研磨スラリとして別に設けても、またはその組合
せでもよい。このような研磨材料と手順の詳細は、当技
術ではよく知られている。
ツール60の溝62は、前面傾斜部50を形成する長さ
72の第1側壁70.後面傾斜部54を形成する長さ7
6の第2側壁74およびノーズ部58を形成する底部7
8とから構成される。底部78は曲面状であることが望
ましい。側壁70゜74は円錐または平面であることが
望ましく、その結果でき上がる部分50.54も円錐に
なっている。たとえば、もしツール60が、回転可能な
円盤であって、その周囲に伸びる溝62を持つとすると
、側壁70.74は円錐形になる。ツール60が、回転
しないで静止しており、ウェーハ・エツジ16が溝62
内を回転すると、側170゜74は平面になる。どちら
の方法でも良いが、回転式のツールの方が好ましい。溝
62の側壁70゜74は、円錐形であることが望ましい
が、いずれか一方または両方が球形で、角度86が約1
80度以下の初期値、便宜的には約150度以下の初期
値から、側壁70.74が溝62の外部に而している開
口部に近づくにつれ、ゼロに向かって先細りになってい
ても良い。
溝62の幅80は、ウェーハの厚み22以上であること
、ツール60のウェーハに向いている面82は、隣接面
70から数量84だけ削り取られていることが重要で、
そのため側面70は傾斜部54よりも短く(ウェー八表
面を放射線状に測定した場合)、それほど深くない傾斜
部50を作り出す。従って、傾斜部50を形成する際に
は、傾斜部54を形成する際に角20から除去する場合
よりも少ない材料が、角18から除去される。数量84
は、約0.25ないし1.3mm(〜10ないし5Qm
ilS)の範囲にあると有用であり、約0.5ないし1
0.mm(20ないし4Qmils)であると便利で、
通常は約0.9mm(〜35Illits)である。
側面70.74は、30ないし60度の開先角度86を
有しているが、この角度が約32ないし52度であると
便利で、約36ないし44度であることが好ましい。傾
斜部50.54はその約半分の大きさの同位角をなして
いる。たとえば、約36ないし44度の角度86を持つ
研磨ツール60を用いると、通常は実質的に平行なウェ
ーハ面12.14の平面に対して約18ないし22度の
角度を有する表面52.54が設けられる。
ここで第4A図を参照すると、前面12上にエピタキシ
ャル蒸着を行う前にツール60を用いて角を研磨された
ウェーハは、エビ・クラウンをほとんどまたは全然起こ
さず、前面12上に実質的に均一なエビ層88を有し、
傾斜部50とノーズ部58には突出していない丸いエビ
領域90があり、その方向は表面12に対して垂直で表
面12のエビ層88のもっとも外側の表面89から伸び
ている。これにより、後のウェーハ処理中に、デバイス
やIC形形成起こり易い、歩どまりの損失のもとをなく
すので、たいへん望ましく、非常に実用的である。エビ
層88の部分92は、裏面の傾斜部54まで伸びること
もあるが、これは悪影響を及ぼさない。
前面の傾斜部50に対する後面傾斜部54の存在と大き
さは、エビ・クラウン形成をなくするために重要である
ことがわかる。もし傾斜部50゜54が実質的に同じ大
きさであったり、傾斜部50が傾斜部54よりも大きい
と、エビ・クラウンの形成が起きやすい。しかし、傾斜
部50(と角18.20から除去された材料の対応量)
が、傾斜部54よりも小さいと、エビ・クラウンの形成
は最小限に抑えられるか、または回避される。これは、
予想外の結果である。
第4B図は、本発明の他の実施例による、エビ成長後の
結果を示したものである。ここでは、後面傾斜部54は
保持されているが、前面傾斜部50が回転楕円状、すな
わち、傾斜部50が、ノーズ部58から伸びる回転楕円
形の曲線となっている。ノーズ部58は、特に角を作ら
ずに上面12と交差している。このような形は、たとえ
ば、側面70を曲線的な底部78から伸びる曲線形にす
ることにより得られる。この実施例においては、側面7
0は初期の開先角度86を有しており、そこで、180
度以下の底58から離れて、開先角度86は溝62の開
口部においてより小ざい値にむかって先細りになる。
表面50.54のいずれか一方または両方が回転楕円形
であることが望ましい場合は、回転楕円形表面に対する
半開光角度は溝62の開口部において小さな(最終的な
)値にむかって先細りになる。すなわち、通常は30度
未満、また好ましくは約22度未満で、約1ないし10
度が、最も円滑な移行をもたらす。最終的な半角はゼロ
でもよいが、半角がゼロ超で、および/または幅80が
、ウェーハの厚み22よりも大きいことが望ましい。
これにより、溝62とウェーハ10との間に不整合があ
っても、ウェーハ・エツジ16が接するリッジまたはノ
ツチが溝62の外端によって研磨されることを防ぐ。最
終角度と幅80が大きければ大きいほど、不整合に対す
る許容値も大きくなる。
しかし不整合が大きすぎると、表面50.54を形成す
るために除去される材料の相対量を制御することが困難
になる。ここで用いる「回転楕円形」という語は、その
他の曲線的な形状を例としてあげているもので、楕円形
や放物面に限るものではない。
表面82は、距離72が距離76よりも小さくなるよう
に削り取らねばならない。またその結果、角20からは
角18からよりも多くの材料が除去されることになる。
第4B図にみられるように、エビ層8Bは傾斜部50と
ノーズ部58の周囲に伸びる部分100と、後面の傾斜
部54間で伸びる部分102を有しており、実質的には
エビ・クラウンはできていない。
本発明の方法は、ウェーハ10とツール60に、ここで
述べた溝62の形状をもたらすいくつかの代替の実施例
を設ける段階、エツジ16と満62との間に相対的な運
動を生じさせてエツジ16と角18.20を単一の操作
で溝62の形状に対応する形状に切断または研磨する段
階、そしてウェーハ10の前面12にエピタキシャル層
88を形成する段階からなる。当業者であれば理解でき
るように、中間的な洗浄操作を行って、切断屑、研摩屑
や仕上がったウェーハの性質に悪影響を与える可能性の
あるその他の汚染物を取り除くことが望ましい。上記に
述べた個別の段階を実行する手段と方法は、当技術では
よく知られている。
ツール60は、溝62が縁にある円盤形であることが望
ましく、ウェーハ・エツジ16と接して回転しており、
ウェーハ10も回転されることが望ましい。研磨作業中
に切断面をil、II消化させることが望ましい。この
ような段階を実行する材料と装置は、既知である。
第5図を参照すると、好適な実施例においては、ツール
60は円1105の中心面104の両側に鏡像状に配置
された、2本の同一の溝62.62’からなっている。
これらの溝は、円盤の対抗面108.108’から等距
離106,106’に配置され、削られた表面825.
82’を有している。また、たとえば、溝62内の研磨
面が、交換位置まで摩耗した場合は、円盤105をスピ
ンドルから外して、ひっくり返し、再度装着して、研磨
を再開すれば、ウェーハのエツジに対して溝62゛の位
僧を再調製する必要がない。これは、製造上、たいへん
便利なことである。車輪105内の溝62.62’は説
明を簡便にTるために円錐形の側面を持って示されてい
るが、多溝の一方または両方の側面とも、上記に述べた
ように回転楕円形でもよい。回転楕円形の側面は、中央
面104に対して、鏡像対称に配置する。
このように本発明の解説をしてきたが、当業者であれば
ここにjボへた情報に基づき、発明された装置が改良さ
れてエツジ研磨ツールと、目的のウェーハすなわち主要
表面にエピタキシャル底を受けるウェーハに対する、改
良されたウェーハ処理を提供することが理解いただける
であろう。エビ・クラウンは最小限にとどめられるかま
たは回避され、エツジ研磨ははるかに簡単に、また短時
間で行われる。これは、単一の操作で、単一の整形ツー
ルを用いて、望ましいウェーハ・エツジの形状が得られ
るためである。鏡像対称に配置された2本の溝を持つ研
磨ツールを設けることにより、製造上の便宜さが図られ
ている。これらは、品質を向上させ、コストを下げる重
要で実用的な利点である。
本発明は、特定の材料と実行法に関して説明されたが、
当業者であれば、上記の解説に基づき、その他の材料や
変形を用いることができ、この方法をその他のウェーハ
や、エツジ研磨が重要性を持つその他の環境にも適用で
きることが理解いただけるであろう。従って、本解説に
基づき当業者が思い付かれる変形をも、クレームに含め
るものとする。
【図面の簡単な説明】
第1八図ないし第1D図は、さまざまな従来の技術によ
るウェーハのエツジ整形段階およびツールの概略側面図
である。 第2八図ないし第2C図は、その上にエピタキシャル成
長を実施した後の、第1B図ないし第1D図のツールに
より整形したウェーハの概略側面図である。 第3八図ないし第3B図は、それぞれ、本発明の好適な
実施例による、ウェーハと相手のウェハ・エツジ整形ツ
ールの概略側面図である。 第4八図ないし第4B図は、エピタキシャル成長を実施
した後の、本発明のいくつかの実施例のエツジ研磨ツー
ルによりエツジを整形したウェーハの概略側面図である
。および 第5図は、本発明の研磨ツールをざらに発展させたもの
の部分的な、概略側面図である。 [主要符号の説明] 10、、、  ウェーハ、 12  、、、  前面、 14  、、、  後面、 16  、、、   エツジ、 50、、、  前面傾斜部、 54、、、  後面傾斜部、 58、、、  ノーズ部分、 0 2 70゜ 8 8 9 0 4 ツール、 切断溝1 0. 側壁、 底部、 エピタキシャル層、 表面、 エピタキシャル領域。

Claims (3)

    【特許請求の範囲】
  1. (1)半導体ウェーハを処理する方法であつて:第1お
    よび第2角においてそれぞれ、結合面によって接続され
    ている、第1および第2主要面を有する半導体ウェーハ
    を設ける段階;および1回の操作で第1および第2角か
    ら材料を非対称的に除去する段階であつて、 除去段階が、第1面に沿ってウェーハの側面から測定し
    た第1距離に対する第1角から材料を除去する段階と、
    第2面に沿ってウェーハの側面から測定した第2距離に
    対する角から除去する段階で、このとき第1距離は第2
    距離よりも小さいところの、材料を除去する段階; から構成されることを特徴とする、半導体ウェーハの処
    理方法。
  2. (2)エッジ研磨を用いて半導体ウェーハを処理する方
    法であって: 実質的に平板な第1および第2面と、その中間に伸びる
    側面とを有する半導体ウェーハであつて、前記側面が第
    1表面に第1角によつて結合し、第2角によつて第2表
    面に結合しているところの半導体ウェーハを設ける段階
    ;および 1回の操作で、第1および第2角の両方を研磨して、第
    2面の処理されていない部分から側面に伸びる第3の実
    質的に円錐形の表面を設ける段階であつて、このとき第
    3表面は第2面の処理されていない部分の平面と、約3
    0度未満の開先角度で交差し、および、第1面の処理さ
    れていない部分から、側面に伸び、第3表面の放射幅よ
    りも小さな放射幅を有する第4面を設け、このとき、第
    4表面は第2面の処理されていない部分の平面と約30
    度未満の開先角度で交差するところの、第1および第2
    角を研磨する段階; から構成されることを特徴とする、エッジ研磨を用いた
    半導体ウェーハの処理方法。
  3. (3)半導体ウェーハを処理する装置であつて:半導体
    ウェーハの第1および第2主要面と、半導体ウェーハの
    接続エッジとの間で、半導体ウェーハの第1および第2
    角を同時に先細りにするエッジ研磨手段であって、前記
    エッジ研磨手段は、第1および第2角を研磨する第1お
    よび第2の離れて配置された研磨側面と、第1および第
    2面を接続し、溝の底部を形成する第3側面とを有する
    溝であつて、第2側面は第1側面よりも溝の底から長く
    伸びているところの、研磨手段; から構成されることを特徴とする、半導体ウェーハ処理
    装置。
JP32607990A 1989-11-30 1990-11-29 エピタキシャル・ウェーハの調製方法 Pending JPH03177023A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US44406189A 1989-11-30 1989-11-30
US444,061 1989-11-30

Publications (1)

Publication Number Publication Date
JPH03177023A true JPH03177023A (ja) 1991-08-01

Family

ID=23763326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32607990A Pending JPH03177023A (ja) 1989-11-30 1990-11-29 エピタキシャル・ウェーハの調製方法

Country Status (2)

Country Link
JP (1) JPH03177023A (ja)
DE (1) DE4033683A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294019B1 (en) 1997-05-22 2001-09-25 Sumitomo Electric Industries, Ltd. Method of making group III-V compound semiconductor wafer
KR100745055B1 (ko) * 2001-06-21 2007-08-01 주식회사 하이닉스반도체 반도체장치의 제조방법
US7258931B2 (en) 2002-08-29 2007-08-21 Samsung Electronics Co., Ltd. Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination
WO2012066761A1 (en) * 2010-11-15 2012-05-24 Sumco Corporation Method of producing epitaxial wafer and the epitaxial wafer
JP2015018960A (ja) * 2013-07-11 2015-01-29 三菱電機株式会社 半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0529888A1 (en) * 1991-08-22 1993-03-03 AT&T Corp. Removal of substrate perimeter material
JP2827885B2 (ja) * 1994-02-12 1998-11-25 信越半導体株式会社 半導体単結晶基板およびその製造方法
JP4076046B2 (ja) * 2000-05-30 2008-04-16 エム・イー・エム・シー株式会社 ウエハの多段面取り加工方法
JP4395812B2 (ja) 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法
CN102789978B (zh) * 2012-07-26 2015-06-10 黄山市七七七电子有限公司 普通电力整流二极管芯片的生产工艺
KR102381559B1 (ko) * 2019-10-29 2022-04-04 (주)미래컴퍼니 연마 시스템

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294019B1 (en) 1997-05-22 2001-09-25 Sumitomo Electric Industries, Ltd. Method of making group III-V compound semiconductor wafer
KR100745055B1 (ko) * 2001-06-21 2007-08-01 주식회사 하이닉스반도체 반도체장치의 제조방법
US7258931B2 (en) 2002-08-29 2007-08-21 Samsung Electronics Co., Ltd. Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination
WO2012066761A1 (en) * 2010-11-15 2012-05-24 Sumco Corporation Method of producing epitaxial wafer and the epitaxial wafer
JP2012109310A (ja) * 2010-11-15 2012-06-07 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US20130264690A1 (en) * 2010-11-15 2013-10-10 Sumco Corporation Method of producing epitaxial wafer and the epitaxial wafer
KR101486764B1 (ko) * 2010-11-15 2015-01-28 가부시키가이샤 사무코 에피택셜 웨이퍼를 제조하는 방법 및 에피택셜 웨이퍼
US9685315B2 (en) 2010-11-15 2017-06-20 Sumco Corporation Method of producing epitaxial wafer and the epitaxial wafer having a highly flat rear surface
JP2015018960A (ja) * 2013-07-11 2015-01-29 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
DE4033683A1 (de) 1991-06-06

Similar Documents

Publication Publication Date Title
US5727990A (en) Method for mirror-polishing chamfered portion of wafer and mirror-polishing apparatus
JP4192482B2 (ja) シリコンウェーハの製造方法
US5110764A (en) Method of making a beveled semiconductor silicon wafer
JPS5958827A (ja) 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置
JPH03177023A (ja) エピタキシャル・ウェーハの調製方法
KR20010092732A (ko) 배면 손상을 형성하는 반도체 웨이퍼 처리방법
JPH0885051A (ja) 半導体シリコン基板の面取り部研磨方法
JPH0624200B2 (ja) 半導体デバイス用基板の加工方法
JPH10180624A (ja) ラッピング装置及び方法
EP0860862B1 (en) Method of manufacturing a bonding substrate
JPH05121384A (ja) 半導体装置の製造方法
JP3935977B2 (ja) ノッチ付き半導体ウェーハ
JP2008108837A (ja) 半導体ウエハの研削装置および半導体装置の製造方法
US6448154B1 (en) Method for producing wafers with rounded corners in the notches used for alignment in the fabrication of semiconductor devices
JP3625376B2 (ja) ウェハの研削方法及び装置
JPH0513388A (ja) 半導体ウエーハの製造方法
JPH0722362A (ja) 半導体基板を研磨する方法
JPH06314676A (ja) 半導体ウエハ
JPS58100432A (ja) ウエハの面取り加工方法
JP4151155B2 (ja) ノッチ付化合物半導体ウェハの製造方法
JPH056881A (ja) 半導体ウエーハの製造装置
JP2004319910A (ja) 半導体ウェーハの製造方法
JP2004281550A (ja) 半導体ウエハおよびその面取り加工方法
JPH0254552A (ja) 誘電体分離基板の製造方法
JP2004281951A (ja) 半導体ウェハ