JPH0624200B2 - 半導体デバイス用基板の加工方法 - Google Patents
半導体デバイス用基板の加工方法Info
- Publication number
- JPH0624200B2 JPH0624200B2 JP1111372A JP11137289A JPH0624200B2 JP H0624200 B2 JPH0624200 B2 JP H0624200B2 JP 1111372 A JP1111372 A JP 1111372A JP 11137289 A JP11137289 A JP 11137289A JP H0624200 B2 JPH0624200 B2 JP H0624200B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- device substrate
- surface side
- substrate
- chamfered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 88
- 239000004065 semiconductor Substances 0.000 title claims description 76
- 238000003672 processing method Methods 0.000 title claims 2
- 230000002093 peripheral effect Effects 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000003754 machining Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
- B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
- B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
- B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/161—Tapered edges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体デバイス用基板の加工方法、特に面取
り方法に関する。
り方法に関する。
［従来の技術］ 従来、半導体デバイス用基板はその表裏面の周縁部が互
いにほぼ対象になるように面取り加工されている。この
面取り加工には通常ダイヤモンド砥石が用いられる。そ
して、面取り加工は、その外周に設けられたＵ字型又は
Ｖ字型の溝構造を持つその刃先により、ダイヤモンドの
砥石及び半導体デバイス用基板を互いに平行な軸を中心
に接触回転しつつ行なわれ、該半導体デバイス用基板端
部はその断面形状において楔形となる。このような周辺
部は面取り加工によって形成されるが故に、面取り部と
言われ、ディスクリート用半導体基板においては、ＩＣ
用のそれに比較して比較的小さく、該半導体デバイス用
基板の取り扱い中の欠け防止をすることに主眼がある。
いにほぼ対象になるように面取り加工されている。この
面取り加工には通常ダイヤモンド砥石が用いられる。そ
して、面取り加工は、その外周に設けられたＵ字型又は
Ｖ字型の溝構造を持つその刃先により、ダイヤモンドの
砥石及び半導体デバイス用基板を互いに平行な軸を中心
に接触回転しつつ行なわれ、該半導体デバイス用基板端
部はその断面形状において楔形となる。このような周辺
部は面取り加工によって形成されるが故に、面取り部と
言われ、ディスクリート用半導体基板においては、ＩＣ
用のそれに比較して比較的小さく、該半導体デバイス用
基板の取り扱い中の欠け防止をすることに主眼がある。
かかる面取りは、半導体デバイス用基板の加工工程の中
で、該半導体単結晶を切断した直後又は更にラッピング
加工された後に行なわれるのが普通である。面取り加工
は、比較的粗い固定砥粒層を持つ砥石で加工されるの
で、加工ダメージが大きく、また加工時に粗い遊離粒子
が発生する等の理由で、半導体デバイス用基板加工の比
較的初期に行なわれるのである。
で、該半導体単結晶を切断した直後又は更にラッピング
加工された後に行なわれるのが普通である。面取り加工
は、比較的粗い固定砥粒層を持つ砥石で加工されるの
で、加工ダメージが大きく、また加工時に粗い遊離粒子
が発生する等の理由で、半導体デバイス用基板加工の比
較的初期に行なわれるのである。
半導体ディスクリートデバイスの作成方法に３重拡散法
があるが、この方法においては先ず単結晶から切断され
た半導体デバイス用基板を研磨処理及び／又はエッチン
グ処理した後、高温下で該基板の両面よりコレクター拡
散を行なう。次いで基板の約半分の厚さだけ片面だけ研
削除去して（以下ハーフオフという）、内部の低濃度不
純物層（単結晶の不純物種及び濃度に同じ）を露出さ
せ、この低不純物層の厚さ（通常ｘ1という）を精密に
制御して研削加工し、更にベース及びエミッタの拡散を
行なって最終的に半導体ディスクリートデバイスを得
る。本半導体ディスクリートデバイスの製造工程におい
て、面取り加工は拡散前又は拡散後の基板について行な
われるため、従来の面取り加工方法では技術的に問題が
あった。
があるが、この方法においては先ず単結晶から切断され
た半導体デバイス用基板を研磨処理及び／又はエッチン
グ処理した後、高温下で該基板の両面よりコレクター拡
散を行なう。次いで基板の約半分の厚さだけ片面だけ研
削除去して（以下ハーフオフという）、内部の低濃度不
純物層（単結晶の不純物種及び濃度に同じ）を露出さ
せ、この低不純物層の厚さ（通常ｘ1という）を精密に
制御して研削加工し、更にベース及びエミッタの拡散を
行なって最終的に半導体ディスクリートデバイスを得
る。本半導体ディスクリートデバイスの製造工程におい
て、面取り加工は拡散前又は拡散後の基板について行な
われるため、従来の面取り加工方法では技術的に問題が
あった。
例えば特公昭６０−５８５７９号公報の記載に基づいて
以下従来技術を説明する。
以下従来技術を説明する。
第３図には、表裏面に形成される面取り部２１ａ，２１
ｂを非対称に構成した半導体デバイス用基板２１が示さ
れている。なお、面取り部２１ａ，２１ｂの加工は第４
図に示す回転砥石２２によって行なわれる。
ｂを非対称に構成した半導体デバイス用基板２１が示さ
れている。なお、面取り部２１ａ，２１ｂの加工は第４
図に示す回転砥石２２によって行なわれる。
この半導体デバイス用基板２１の面取り部２１ａ，２１
ｂは次のように構成されている。拡散層の研削除去され
る側（以下表面側という）の面取り部２１ａの面取り幅
をｗ1、面取り深さをｄ1とし、裏面側の面取り部２１ｂ
の面取り幅をｗ2、面取りの深さをｄ2とすれば、ｗ1＞
ｗ2，ｄ1＞ｄ2で、かつ、表面側の面取り部２１ａの傾
斜面と主面のなす角度θ1＝ａｒｃ ｔａｎ（ｄ1／
ｗ1）と、裏面側の面取り部２１ｂの傾斜面と主面との
なす角度θ2＝ａｒｃ ｔａｎ（ｄ2／ｗ2）とは互いに
等しくなるように構成されている。なお、この場合、裏
面側の面取り部２１ｂの面取り幅ｗ2は半導体デバイス
用基板２１の欠けを防止するため、ある一定以上の幅に
設定しなければならない。
ｂは次のように構成されている。拡散層の研削除去され
る側（以下表面側という）の面取り部２１ａの面取り幅
をｗ1、面取り深さをｄ1とし、裏面側の面取り部２１ｂ
の面取り幅をｗ2、面取りの深さをｄ2とすれば、ｗ1＞
ｗ2，ｄ1＞ｄ2で、かつ、表面側の面取り部２１ａの傾
斜面と主面のなす角度θ1＝ａｒｃ ｔａｎ（ｄ1／
ｗ1）と、裏面側の面取り部２１ｂの傾斜面と主面との
なす角度θ2＝ａｒｃ ｔａｎ（ｄ2／ｗ2）とは互いに
等しくなるように構成されている。なお、この場合、裏
面側の面取り部２１ｂの面取り幅ｗ2は半導体デバイス
用基板２１の欠けを防止するため、ある一定以上の幅に
設定しなければならない。
この技術によれば、半導体デバイス用基板２１の表裏面
を面取り深さｄ1，ｄ2よりも浅いＡ1面，Ａ2面までラッ
ピングし、その後、表面を面取り深さｄ2よりも浅いＢ
面までハーフオフしてポリッシングした後も、半導体デ
バイス用基板２１の表裏面に面取り部２１ａ，２１ｂの
一部を残すことできるので、その後の工程で、半導体デ
バイス用基板２１の欠けが有効に防止できることとな
る。
を面取り深さｄ1，ｄ2よりも浅いＡ1面，Ａ2面までラッ
ピングし、その後、表面を面取り深さｄ2よりも浅いＢ
面までハーフオフしてポリッシングした後も、半導体デ
バイス用基板２１の表裏面に面取り部２１ａ，２１ｂの
一部を残すことできるので、その後の工程で、半導体デ
バイス用基板２１の欠けが有効に防止できることとな
る。
［発明が解決しようとする課題］ ところが、かかる従来の技術にあっては、新たに次のよ
うな問題が惹起こされる。
うな問題が惹起こされる。
即ち、表面側の面取り深さｄ1をハーフオフ及びポリッ
シング後も面取り部２１ａの一部が残るように大きくと
っている上、裏面側の面取り部２１ｂの面取り幅ｗ2は
上述の如くある一定以上の幅に設定されていることから
表面側の面取り角度θ1もある一定値以下の値としなけ
ればならない。かかる事情の下、上記のように表面側の
面取り角度θ1と裏面側の面取り角度θ2とを同じに設定
すれば、周縁部がかなり先鋭となってしまう。その結
果、半導体デバイス用基板１の周縁部が欠けやすくなっ
ている。
シング後も面取り部２１ａの一部が残るように大きくと
っている上、裏面側の面取り部２１ｂの面取り幅ｗ2は
上述の如くある一定以上の幅に設定されていることから
表面側の面取り角度θ1もある一定値以下の値としなけ
ればならない。かかる事情の下、上記のように表面側の
面取り角度θ1と裏面側の面取り角度θ2とを同じに設定
すれば、周縁部がかなり先鋭となってしまう。その結
果、半導体デバイス用基板１の周縁部が欠けやすくなっ
ている。
また、上記技術の半導体デバイス用基板２１によれば、
両面での面取り幅ｗ1，ｗ2を違えて形成しなければなら
ないため、第４図に示すように、半導体デバイス用基板
４１（面取り部２１ａ，２１ｂ形成後の半導体デバイス
用基板２１と区別するため、符号４１を用いる。）を加
工して面取り部２１ａ，２１ｂを形成する場合、加工後
の半導体デバイス用基板２１の周縁部の嵌合する研削面
を持つ砥石２２で同時に面取り部２１ａ，２１ｂを形成
しようとすると、面取り幅の大きい表面側の角隅部が先
ず砥石２２の研削面２２ａに突き当たる。その後、遅れ
て、面取り幅の小さい裏面側の角隅部が砥石２２の研削
面２２ｃに突き当たる。その結果、表面側の角隅部が研
削面２２ａに突き当たった後、裏面側の角隅部研削面２
２ｃに突き当たるまでの間は、研削面２２ａからの反力
がサポートされないことになる。それ故、面取り加工中
に、半導体デバイス用基板２１が欠ける場合があった。
両面での面取り幅ｗ1，ｗ2を違えて形成しなければなら
ないため、第４図に示すように、半導体デバイス用基板
４１（面取り部２１ａ，２１ｂ形成後の半導体デバイス
用基板２１と区別するため、符号４１を用いる。）を加
工して面取り部２１ａ，２１ｂを形成する場合、加工後
の半導体デバイス用基板２１の周縁部の嵌合する研削面
を持つ砥石２２で同時に面取り部２１ａ，２１ｂを形成
しようとすると、面取り幅の大きい表面側の角隅部が先
ず砥石２２の研削面２２ａに突き当たる。その後、遅れ
て、面取り幅の小さい裏面側の角隅部が砥石２２の研削
面２２ｃに突き当たる。その結果、表面側の角隅部が研
削面２２ａに突き当たった後、裏面側の角隅部研削面２
２ｃに突き当たるまでの間は、研削面２２ａからの反力
がサポートされないことになる。それ故、面取り加工中
に、半導体デバイス用基板２１が欠ける場合があった。
本発明は、三重拡散法による半導体デバイス用基板であ
って、特にコレクター拡散が終了した基板又は前の面取
り法における上記問題点に鑑みなされたものであり、半
導体デバイス用基板の欠けを効果的に防止できる技術を
提供することを目的としている。
って、特にコレクター拡散が終了した基板又は前の面取
り法における上記問題点に鑑みなされたものであり、半
導体デバイス用基板の欠けを効果的に防止できる技術を
提供することを目的としている。
この発明のそのほかの目的と新規な特徴については、本
明細書の記述および添附図面から明らかになるであろ
う。
明細書の記述および添附図面から明らかになるであろ
う。
［課題を解決するための手段］ 上記目的を達成するため、第１の発明は、半導体デバイ
ス用基板の両面拡散前又は後に、除去される側（以下表
面側という）の面取り深さが除去されない側（以下裏面
側という）の面取り深さよりも大きく、かつ表面側の面
取り部の傾斜面と主面となす角度が裏面側の面取り部の
それよりも大きくなるように面取り部を基板の両面周縁
部に形成しておくようにしたものである。
ス用基板の両面拡散前又は後に、除去される側（以下表
面側という）の面取り深さが除去されない側（以下裏面
側という）の面取り深さよりも大きく、かつ表面側の面
取り部の傾斜面と主面となす角度が裏面側の面取り部の
それよりも大きくなるように面取り部を基板の両面周縁
部に形成しておくようにしたものである。
また第２の発明は、上記第１の発明において、表裏面に
形成される面取り部の面取り幅が同じになるように上記
各角度を設定するようにしたものである。
形成される面取り部の面取り幅が同じになるように上記
各角度を設定するようにしたものである。
更に、第３の発明は、上記は第２の発明に係る半導体デ
バイス用基板の加工にあたり、該基板の加工後の周縁部
プロファイルに一致する形状の研削面を持つ砥石で、表
裏面の面取り部を同時に形成する。
バイス用基板の加工にあたり、該基板の加工後の周縁部
プロファイルに一致する形状の研削面を持つ砥石で、表
裏面の面取り部を同時に形成する。
［作用］ 本発明によれば、表面側の面取り部の傾斜面と主面との
なす角度が裏面側の面取り部のそれよりも大きく、また
表面側の面取り深さが裏面側の面取り部のそれより大き
い面取り部を基板の両面周縁部に形成したので、周縁部
の強度が向上し、面取り加工の際に半導体デバイス用基
板の欠けが効果的に防止される。更に、続いて両面拡散
する場合にも、その際のハンドリング、及び表面側を基
板の厚さの約１／２を除去するときのハンドリング等に
おいても、同様に半導体デバイス用基板の欠けの発生が
著しく抑制される利点がある。
なす角度が裏面側の面取り部のそれよりも大きく、また
表面側の面取り深さが裏面側の面取り部のそれより大き
い面取り部を基板の両面周縁部に形成したので、周縁部
の強度が向上し、面取り加工の際に半導体デバイス用基
板の欠けが効果的に防止される。更に、続いて両面拡散
する場合にも、その際のハンドリング、及び表面側を基
板の厚さの約１／２を除去するときのハンドリング等に
おいても、同様に半導体デバイス用基板の欠けの発生が
著しく抑制される利点がある。
しかも、このように面取りされた半導体デバイス用基板
は、その周縁部にその後の工程での欠け防止のための面
取りが表面部に残存し、裏面部とその効果において同一
と成し得る。
は、その周縁部にその後の工程での欠け防止のための面
取りが表面部に残存し、裏面部とその効果において同一
と成し得る。
また、上記第２の発明によれば、両主面に形成される面
取り部の面取り幅を同じとしているので、第３の発明の
ように、基板の加工後の周縁部プロファイルに一致する
形状の研削面を持つ砥石で表裏面の面取り部を同時に形
成することが可能となり、その場合には、表裏面の角隅
部が同時に砥石の研削面に突き当たり、同時に加工が進
行すると共に同時に加工が終了することとなる。その結
果、面取り部の加工中、一方の研削面から受ける反力
は、常に、他方の研削面によってサポートされこととな
り、加工歪の発生および半導体デバイス用基板の欠けの
発生が防止できる。
取り部の面取り幅を同じとしているので、第３の発明の
ように、基板の加工後の周縁部プロファイルに一致する
形状の研削面を持つ砥石で表裏面の面取り部を同時に形
成することが可能となり、その場合には、表裏面の角隅
部が同時に砥石の研削面に突き当たり、同時に加工が進
行すると共に同時に加工が終了することとなる。その結
果、面取り部の加工中、一方の研削面から受ける反力
は、常に、他方の研削面によってサポートされこととな
り、加工歪の発生および半導体デバイス用基板の欠けの
発生が防止できる。
［実施例］ 以下、本発明に係る半導体デバイス用基板の加工方法の
実施例を図面に基づいて説明する。
実施例を図面に基づいて説明する。
第１図には実施例の半導体デバイス用基板のハーフオフ
加工前の状態が示されている。
加工前の状態が示されている。
同図において符号１は半導体デバイス用基板を示してお
り、この半導体デバイス用基板１の周縁には面取り部１
ａ，１ｂか形成されている。この半導体デバイス用基板
１は例えば個別半導体デバイスの形成に用いられる基板
の中間体で、面取り部１ａ，１ｂは非対称に構成されて
いる。
り、この半導体デバイス用基板１の周縁には面取り部１
ａ，１ｂか形成されている。この半導体デバイス用基板
１は例えば個別半導体デバイスの形成に用いられる基板
の中間体で、面取り部１ａ，１ｂは非対称に構成されて
いる。
即ち、この実施例の基板１にあっては、表裏面の周縁部
に形成される面取り部１ａ，１ｂの面取り幅ｗ3，ｗ4が
同じとされ、面取り部１ａ，１ｂの面取り深さｄ3，ｄ4
が異なるように、面取り部１ａ，１ｂが構成されてい
る。そして、この面取り部１ａ，１ｂの基板周縁部分に
は所定の曲率半径Ｒ1，Ｒ2を持つ丸みがつけられてい
る。
に形成される面取り部１ａ，１ｂの面取り幅ｗ3，ｗ4が
同じとされ、面取り部１ａ，１ｂの面取り深さｄ3，ｄ4
が異なるように、面取り部１ａ，１ｂが構成されてい
る。そして、この面取り部１ａ，１ｂの基板周縁部分に
は所定の曲率半径Ｒ1，Ｒ2を持つ丸みがつけられてい
る。
該曲率半径Ｒ1，Ｒ2は、面取り加工と同時または別に機
械的及び／又は化学腐食処理によって形成される。
械的及び／又は化学腐食処理によって形成される。
つまり、表面側の面取り深さｄ3は、ラッピング、ハー
フオフのための研削およびポリッシング後において面取
り部１ａの一部が残るような値に設定されている。面取
り部１ｂの面取り深さｄ4は、ラッピングした際に、面
取り部の一部が残るような値に設定されている。一方、
裏面側の面取り部１ｂの幅ｗ4は、基板１の欠けが防止
できる値以上に設定されている。この面取り幅ｗ4は、
最終的には、面取り深さｄ4との関係で決定される。ま
た、表面側の面取り幅ｗ3は上記面取り幅ｗ4と等しくな
るようになっている。即ち、表面側の面取り角度θ3＝
ａｒｃ ｔａｎ（ｄ3／ｗ3）の方が、裏面側の面取り角
度θ4＝ａｒｃ ｔａｎ（ｄ4／ｗ4）よりも大きくなる
ように設定されている。このように表面側の面取り角度
θ3の方を、裏面側の面取り角度θ4よりも大きくしても
問題は少ない。なぜなら、個別半導体素子の製造工程で
は、半導体集積回路素子のそれのようには、ホトリソ技
術における精度を要求しないので、面取り部は主にその
工程からくる機械的なショックの欠け発生を防止すれば
良く、形状プロファイルに厳しい要求は少ないためであ
る。
フオフのための研削およびポリッシング後において面取
り部１ａの一部が残るような値に設定されている。面取
り部１ｂの面取り深さｄ4は、ラッピングした際に、面
取り部の一部が残るような値に設定されている。一方、
裏面側の面取り部１ｂの幅ｗ4は、基板１の欠けが防止
できる値以上に設定されている。この面取り幅ｗ4は、
最終的には、面取り深さｄ4との関係で決定される。ま
た、表面側の面取り幅ｗ3は上記面取り幅ｗ4と等しくな
るようになっている。即ち、表面側の面取り角度θ3＝
ａｒｃ ｔａｎ（ｄ3／ｗ3）の方が、裏面側の面取り角
度θ4＝ａｒｃ ｔａｎ（ｄ4／ｗ4）よりも大きくなる
ように設定されている。このように表面側の面取り角度
θ3の方を、裏面側の面取り角度θ4よりも大きくしても
問題は少ない。なぜなら、個別半導体素子の製造工程で
は、半導体集積回路素子のそれのようには、ホトリソ技
術における精度を要求しないので、面取り部は主にその
工程からくる機械的なショックの欠け発生を防止すれば
良く、形状プロファイルに厳しい要求は少ないためであ
る。
続いて、上記半導体デバイス用基板１の加工方法を第２
図に基づいて説明する。
図に基づいて説明する。
先ず、シリコン単結晶インゴットを輪切りにして所定の
厚さを持つ半導体デバイス用基板１１（面取り部１ａ，
１ｂ形成後の半導体デバイス用基板１と区別するため、
符号１１を用いる。）を製造する。次に、第２図に示す
ような砥石２を用いて面取り部１ａ，１ｂを形成する。
厚さを持つ半導体デバイス用基板１１（面取り部１ａ，
１ｂ形成後の半導体デバイス用基板１と区別するため、
符号１１を用いる。）を製造する。次に、第２図に示す
ような砥石２を用いて面取り部１ａ，１ｂを形成する。
ここで、第２図に示す回転砥石２の研削面２ａ，２ｂ，
２ｃについて説明すれば、砥石２の研削面２ａ，２ｂ，
２ｃの形状は、実施例の半導体デバイス用基板１の周縁
部の形状と相捕的関係を有している。即ち、砥石２の研
削面２ａ，２ｂ，２ｃの形状は、実施例の基板１の周縁
部が嵌合するような形状となっている。
２ｃについて説明すれば、砥石２の研削面２ａ，２ｂ，
２ｃの形状は、実施例の半導体デバイス用基板１の周縁
部の形状と相捕的関係を有している。即ち、砥石２の研
削面２ａ，２ｂ，２ｃの形状は、実施例の基板１の周縁
部が嵌合するような形状となっている。
この砥石２によって、上記半導体デバイス用基板１１を
加工するにあたっては、基板１１を砥石２とは逆の方向
に回転させつつ、漸次に砥石２に接近する方向へ移動さ
せ、これによって、基板１１の周縁部に、面取り部１
ａ，１ｂを形成するようにする。
加工するにあたっては、基板１１を砥石２とは逆の方向
に回転させつつ、漸次に砥石２に接近する方向へ移動さ
せ、これによって、基板１１の周縁部に、面取り部１
ａ，１ｂを形成するようにする。
このようにして実施例の半導体デバイス用基板１が得ら
れる。そして、得られた実施例の半導体デバイス用基板
１はその後、例えば、次のように加工される。
れる。そして、得られた実施例の半導体デバイス用基板
１はその後、例えば、次のように加工される。
例えば、半導体デバイス用基板１の表裏面がそれぞれＡ
面，Ａ2面に達するまでラッピングされる。さらに、半
導体デバイス用基板１の表面がＢ面に達するまでハーフ
オフされ、その後、このハーフオフ面がポリッシグされ
る。このとき、面取り部１ａ，１ｂの基端側の丸み形成
部分を残すようにする。
面，Ａ2面に達するまでラッピングされる。さらに、半
導体デバイス用基板１の表面がＢ面に達するまでハーフ
オフされ、その後、このハーフオフ面がポリッシグされ
る。このとき、面取り部１ａ，１ｂの基端側の丸み形成
部分を残すようにする。
上記した実施例の半導体デバイス用基板１およびその製
造方法によれば、下記のような効果を得ることができ
る。
造方法によれば、下記のような効果を得ることができ
る。
即ち、上記半導体デバイス用基板１によれば、表面側の
面取り部１ａの傾斜面と主面とのなす角度（表面側の面
取り角度）θ3を裏面側の面取り部１ｂの傾斜面と主面
とのなす角度（表面側の面取り角度）θ4よりも大きく
したので、半導体デバイス用基板１の周縁部の厚みが増
し、その分、周縁部の強度を向上させられる。その結
果、ポリッシング前の工程での半導体デバイス用基板１
の欠け発生が効果的に防止できる。
面取り部１ａの傾斜面と主面とのなす角度（表面側の面
取り角度）θ3を裏面側の面取り部１ｂの傾斜面と主面
とのなす角度（表面側の面取り角度）θ4よりも大きく
したので、半導体デバイス用基板１の周縁部の厚みが増
し、その分、周縁部の強度を向上させられる。その結
果、ポリッシング前の工程での半導体デバイス用基板１
の欠け発生が効果的に防止できる。
また、表裏面に形成される面取り部１ａ，１ｂの面取り
幅ｗ3，ｗ4を同じとしているので、製造後の半導体デバ
イス用基板１の周縁部と嵌合する研削面２ａ，２ｂ，２
ｃを持つ砥石２で表裏面の面取り部１ａ，１ｂを同時に
形成する場合、表裏面の角隅部が同時に砥石２の研削面
２ａ，２ｃに突き当たり、同時に加工が進行すると共に
同時に加工が終了することとなる。その結果、面取り部
１ａ，１ｂの加工中、一方の研削面から受ける反力は、
常に、他方の研削面によってサポートされこととなり、
加工歪の発生および半導体デバイス用基板１の欠けの発
生が防止できる。
幅ｗ3，ｗ4を同じとしているので、製造後の半導体デバ
イス用基板１の周縁部と嵌合する研削面２ａ，２ｂ，２
ｃを持つ砥石２で表裏面の面取り部１ａ，１ｂを同時に
形成する場合、表裏面の角隅部が同時に砥石２の研削面
２ａ，２ｃに突き当たり、同時に加工が進行すると共に
同時に加工が終了することとなる。その結果、面取り部
１ａ，１ｂの加工中、一方の研削面から受ける反力は、
常に、他方の研削面によってサポートされこととなり、
加工歪の発生および半導体デバイス用基板１の欠けの発
生が防止できる。
また、上記の製造方法によれば、基板の加工後の周縁部
プロファイルに一致する研削面２ａ，２ｂ，２ｃを持つ
砥石２で表裏面の面取り部１ａ，１ｂを同時に形成して
いるので、表裏面の角隅部を同時に砥石２の研削面２
ａ，２ｃに突き当てることができ、さらに同時に加工を
進行させると共に同時に加工を終了させることができ
る。その結果、加工歪の発生および半導体デバイス用基
板１の欠けの発生が防止できる。
プロファイルに一致する研削面２ａ，２ｂ，２ｃを持つ
砥石２で表裏面の面取り部１ａ，１ｂを同時に形成して
いるので、表裏面の角隅部を同時に砥石２の研削面２
ａ，２ｃに突き当てることができ、さらに同時に加工を
進行させると共に同時に加工を終了させることができ
る。その結果、加工歪の発生および半導体デバイス用基
板１の欠けの発生が防止できる。
また、上記半導体デバイス用基板１では、面取り深さｄ
1，ｄ2が両面において異なっているので、勿論、非対称
面取りの持つ効果をも有する。
1，ｄ2が両面において異なっているので、勿論、非対称
面取りの持つ効果をも有する。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、上記実施例では、面取り部１ａ，１ｂを構成す
る面を平面状に構成したが、当該面を所定の曲率を持つ
曲線で形成するようにしても良い。その場合には、半導
体デバイス用基板１の両主面に形成される面取り部１
ａ，１ｂの曲率半径の異なる曲線から構成されることに
なる。
る面を平面状に構成したが、当該面を所定の曲率を持つ
曲線で形成するようにしても良い。その場合には、半導
体デバイス用基板１の両主面に形成される面取り部１
ａ，１ｂの曲率半径の異なる曲線から構成されることに
なる。
［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりであ
る。
て得られる効果を簡単に説明すれば下記のとおりであ
る。
即ち、上記第１の発明によれば、個別半導体デバイス用
基板のための半導体デバイス用基板の面取り加工におい
て、半導体デバイス用基板の両面拡散前又は後に、除去
される側（以下表面側という）の面取り深さが除去され
ない側（以下裏面側という）の面取り深さよりも大き
く、かつ表面側の面取り部の傾斜面と主面とのなす角度
が裏面側の面取り部のそれよりも大きくなるような面取
り部を基板の両面周縁部に形成しておくようにしたの
で、半導体デバイス用基板の周縁部の厚みが増し、その
分、周縁部の強度を向上させられる。その結果、ハーフ
オフ工程前の工程での半導体デバイス用基板の欠けの発
生が効果的に防止できることとなる。
基板のための半導体デバイス用基板の面取り加工におい
て、半導体デバイス用基板の両面拡散前又は後に、除去
される側（以下表面側という）の面取り深さが除去され
ない側（以下裏面側という）の面取り深さよりも大き
く、かつ表面側の面取り部の傾斜面と主面とのなす角度
が裏面側の面取り部のそれよりも大きくなるような面取
り部を基板の両面周縁部に形成しておくようにしたの
で、半導体デバイス用基板の周縁部の厚みが増し、その
分、周縁部の強度を向上させられる。その結果、ハーフ
オフ工程前の工程での半導体デバイス用基板の欠けの発
生が効果的に防止できることとなる。
また、上記第２の発明によれば、第１の発明において、
両主面に形成される面取り部の面取り幅を同じとしてい
るので、第３の発明のように、基板の加工後の周縁部プ
ロファイルに一致する形状の研削面を持つ砥石で表裏面
の面取り部を同時に形成する場合、表裏面の角隅部が同
時に砥石の研削面に突き当たり、同時に加工が進行する
と共に同時に加工が終了することとなる。その結果、面
取り部の加工中、一方の研削面から受ける反力は、常
に、他方の研削面によってサポートされこととなり、加
工歪の発生および半導体デバイス用基板の欠けの発生が
防止できる。
両主面に形成される面取り部の面取り幅を同じとしてい
るので、第３の発明のように、基板の加工後の周縁部プ
ロファイルに一致する形状の研削面を持つ砥石で表裏面
の面取り部を同時に形成する場合、表裏面の角隅部が同
時に砥石の研削面に突き当たり、同時に加工が進行する
と共に同時に加工が終了することとなる。その結果、面
取り部の加工中、一方の研削面から受ける反力は、常
に、他方の研削面によってサポートされこととなり、加
工歪の発生および半導体デバイス用基板の欠けの発生が
防止できる。
第１図は本発明に係る半導体デバイス用基板の実施例の
周縁部およびその近傍部分を示す図、 第２図は半導体デバイス用基板とのその加工に用いられ
る砥石の研削面近傍を示す図、 第３図は従来の半導体デバイス用基板の実施例の周縁部
およびその近傍部分を示す図、 第４図は従来の半導体デバイス用基板とその加工に用い
られる砥石の研削面近傍を示す図である。 １……半導体デバイス用基板、１ａ，１ｂ……面取り
部。
周縁部およびその近傍部分を示す図、 第２図は半導体デバイス用基板とのその加工に用いられ
る砥石の研削面近傍を示す図、 第３図は従来の半導体デバイス用基板の実施例の周縁部
およびその近傍部分を示す図、 第４図は従来の半導体デバイス用基板とその加工に用い
られる砥石の研削面近傍を示す図である。 １……半導体デバイス用基板、１ａ，１ｂ……面取り
部。
Claims (3)
- 【請求項１】低濃度不純物層からなる基板の両面拡散に
よって高濃度不純物層を形成した後、該基板の約１／２
の厚さを除去して、上記基板の片面側において上記低濃
度不純物層を露出させ、この露出した低濃度不純物層を
研磨して高低濃度不純物２重層領域から構成された半導
体デバイス用基板を得るにあたり、上記両面拡散前又は
後に、除去される側（以下表面側という）の面取り深さ
が除去されない側（以下裏面側という）の面取り深さよ
りも大きく、かつ表面側の面取り部の傾斜面と主面との
なす角度が裏面側の面取り部のそれよりも大きくなるよ
うな面取り部を基板の両面周縁部に形成しておくことを
特徴とする半導体デバイス用基板の加工方法。 - 【請求項２】請求項１記載の半導体デバイス用基板の加
工方法において、表面側及び裏面側の面取り幅がほぼ同
じとなるように上記各角度を設定したことを特徴とする
半導体デバイス用基板の加工方法。 - 【請求項３】請求項２記載の半導体デバイス用基板の加
工方法において、表面側及び裏面側の面取り部を同時に
形成するようにしたことを特徴とする半導体デバイス用
基板の加工方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1111372A JPH0624200B2 (ja) | 1989-04-28 | 1989-04-28 | 半導体デバイス用基板の加工方法 |
| US07/512,409 US5045505A (en) | 1989-04-28 | 1990-04-23 | Method of processing substrate for a beveled semiconductor device |
| DE69029913T DE69029913T2 (de) | 1989-04-28 | 1990-04-26 | Verfahren zur Behandlung eines Substrats für Halbleiter-Bauelemente |
| EP90304523A EP0396326B1 (en) | 1989-04-28 | 1990-04-26 | Method of processing substrate for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1111372A JPH0624200B2 (ja) | 1989-04-28 | 1989-04-28 | 半導体デバイス用基板の加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02291126A JPH02291126A (ja) | 1990-11-30 |
| JPH0624200B2 true JPH0624200B2 (ja) | 1994-03-30 |
Family
ID=14559523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1111372A Expired - Fee Related JPH0624200B2 (ja) | 1989-04-28 | 1989-04-28 | 半導体デバイス用基板の加工方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5045505A (ja) |
| EP (1) | EP0396326B1 (ja) |
| JP (1) | JPH0624200B2 (ja) |
| DE (1) | DE69029913T2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3211604B2 (ja) * | 1995-02-03 | 2001-09-25 | 株式会社日立製作所 | 半導体装置 |
| DE69626299T2 (de) * | 1996-09-24 | 2003-12-11 | Mitsubishi Electric Corp | Halbleiteranordnung und verfahren zur herstellung |
| US6232229B1 (en) * | 1999-11-19 | 2001-05-15 | Micron Technology, Inc. | Microelectronic device fabricating method, integrated circuit, and intermediate construction |
| GB2359415A (en) * | 2000-02-21 | 2001-08-22 | Westcode Semiconductors Ltd | Profiling of semiconductor wafer to prevent edge breakdown |
| JP3683179B2 (ja) * | 2000-12-26 | 2005-08-17 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US7258931B2 (en) * | 2002-08-29 | 2007-08-21 | Samsung Electronics Co., Ltd. | Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination |
| JP3580311B1 (ja) * | 2003-03-28 | 2004-10-20 | 住友電気工業株式会社 | 表裏識別した矩形窒化物半導体基板 |
| TWI314758B (en) * | 2006-04-20 | 2009-09-11 | Touch Micro System Tech | Wafer having an asymmetric edge profile and method of making the same |
| US8389099B1 (en) | 2007-06-01 | 2013-03-05 | Rubicon Technology, Inc. | Asymmetrical wafer configurations and method for creating the same |
| CN101226904B (zh) * | 2008-01-24 | 2010-10-27 | 上海申和热磁电子有限公司 | 具有不对称边缘轮廓的硅片及其制造方法 |
| JP2009277947A (ja) * | 2008-05-15 | 2009-11-26 | Sumco Corp | 半導体ウェーハ |
| JP2010092975A (ja) * | 2008-10-06 | 2010-04-22 | Hitachi Cable Ltd | 窒化物半導体基板 |
| DE102009037281B4 (de) * | 2009-08-12 | 2013-05-08 | Siltronic Ag | Verfahren zur Herstellung einer polierten Halbleiterscheibe |
| DE102011087487A1 (de) * | 2011-11-30 | 2013-06-06 | Infineon Technologies Bipolar Gmbh & Co. Kg | Halbleiterbauelement mit optimiertem Randabschluss |
| CN102789978B (zh) * | 2012-07-26 | 2015-06-10 | 黄山市七七七电子有限公司 | 普通电力整流二极管芯片的生产工艺 |
| TWI668739B (zh) * | 2018-04-03 | 2019-08-11 | 環球晶圓股份有限公司 | 磊晶基板及其製造方法 |
| EP3567138B1 (en) | 2018-05-11 | 2020-03-25 | SiCrystal GmbH | Chamfered silicon carbide substrate and method of chamfering |
| EP3567139B1 (en) | 2018-05-11 | 2021-04-07 | SiCrystal GmbH | Chamfered silicon carbide substrate and method of chamfering |
| CN109141324A (zh) * | 2018-08-30 | 2019-01-04 | 杭州中芯晶圆半导体股份有限公司 | 一种精确测量硅片上下面去除量的方法 |
| JP6939752B2 (ja) * | 2018-11-19 | 2021-09-22 | 株式会社Sumco | シリコンウェーハのヘリカル面取り加工方法 |
| JP2021160999A (ja) * | 2020-04-01 | 2021-10-11 | 株式会社ノベルクリスタルテクノロジー | 半導体基板及びその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL193073A (ja) * | 1954-03-05 | |||
| GB1145392A (en) * | 1967-03-08 | 1969-03-12 | Ass Elect Ind | Improvements in semi-conductor rectifiers |
| US3742593A (en) * | 1970-12-11 | 1973-07-03 | Gen Electric | Semiconductor device with positively beveled junctions and process for its manufacture |
| DE2323613A1 (de) * | 1973-05-10 | 1974-11-28 | Siemens Ag | Halbleiterbauelement |
| DE2358937C3 (de) * | 1973-11-27 | 1976-07-15 | Licentia Gmbh | Thyristor fuer hochspannung im kilovoltbereich |
| JPS6058579B2 (ja) * | 1977-07-25 | 1985-12-20 | 日本電気株式会社 | 半導体ウエ−ハの製造方法 |
| JPS55113332A (en) * | 1979-02-23 | 1980-09-01 | Hitachi Ltd | Manufacture of wafer |
| JPS58168129U (ja) * | 1982-05-04 | 1983-11-09 | 株式会社東芝 | 半導体ウエハの面取り装置 |
| JPH0624199B2 (ja) * | 1982-07-30 | 1994-03-30 | 株式会社日立製作所 | ウエハの加工方法 |
| JPS6088535U (ja) * | 1983-11-24 | 1985-06-18 | 住友電気工業株式会社 | 半導体ウエハ |
-
1989
- 1989-04-28 JP JP1111372A patent/JPH0624200B2/ja not_active Expired - Fee Related
-
1990
- 1990-04-23 US US07/512,409 patent/US5045505A/en not_active Expired - Lifetime
- 1990-04-26 DE DE69029913T patent/DE69029913T2/de not_active Expired - Fee Related
- 1990-04-26 EP EP90304523A patent/EP0396326B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69029913D1 (de) | 1997-03-27 |
| JPH02291126A (ja) | 1990-11-30 |
| DE69029913T2 (de) | 1997-08-14 |
| EP0396326A1 (en) | 1990-11-07 |
| EP0396326B1 (en) | 1997-02-12 |
| US5045505A (en) | 1991-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0624200B2 (ja) | 半導体デバイス用基板の加工方法 | |
| US5110764A (en) | Method of making a beveled semiconductor silicon wafer | |
| US5727990A (en) | Method for mirror-polishing chamfered portion of wafer and mirror-polishing apparatus | |
| JP3658454B2 (ja) | 半導体ウェハの製造方法 | |
| JP2003229384A (ja) | 半導体装置の製造方法 | |
| EP1026725A3 (en) | Manufacturing method for a semiconductor device | |
| EP0813931B1 (en) | Method of manufacturing semiconductor wafer | |
| JPH03177023A (ja) | エピタキシャル・ウェーハの調製方法 | |
| JP2008108837A (ja) | 半導体ウエハの研削装置および半導体装置の製造方法 | |
| JPH06314676A (ja) | 半導体ウエハ | |
| JPS6058579B2 (ja) | 半導体ウエ−ハの製造方法 | |
| JPH09251934A (ja) | 半導体集積回路装置の製造方法および半導体ウエハ | |
| JP2010040549A (ja) | 半導体ウェーハ及びその製造方法 | |
| JP2001230166A (ja) | 半導体基板およびその製造方法 | |
| JP4076046B2 (ja) | ウエハの多段面取り加工方法 | |
| JPS59188921A (ja) | 誘電体分離基板の製造方法 | |
| JP2009277947A (ja) | 半導体ウェーハ | |
| JPH071793Y2 (ja) | 半導体ウエハの面取り構造 | |
| JPH02155231A (ja) | ウェーハの製造方法 | |
| JP2004281550A (ja) | 半導体ウエハおよびその面取り加工方法 | |
| JP4151155B2 (ja) | ノッチ付化合物半導体ウェハの製造方法 | |
| JP2004281609A (ja) | 半導体ウエハ | |
| JPH06267913A (ja) | 半導体装置の製造方法 | |
| JP2002052448A (ja) | 半導体ウェハおよびその加工方法 | |
| JPH04305930A (ja) | 半導体ウエハおよびそれを用いた半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |