JP3935977B2 - ノッチ付き半導体ウェーハ - Google Patents
ノッチ付き半導体ウェーハ Download PDFInfo
- Publication number
- JP3935977B2 JP3935977B2 JP14010695A JP14010695A JP3935977B2 JP 3935977 B2 JP3935977 B2 JP 3935977B2 JP 14010695 A JP14010695 A JP 14010695A JP 14010695 A JP14010695 A JP 14010695A JP 3935977 B2 JP3935977 B2 JP 3935977B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- notch
- semiconductor wafer
- chamfer
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【産業上の利用分野】
本発明は、ノッチ付き半導体ウェーハに関する。
【０００２】
【従来の技術】
半導体素子の基板には主として高純度の単結晶シリコンが用いられているが、前記単結晶シリコンは主としてＣＺ法により製造される。ＣＺ法においては、単結晶引き上げ装置のチャンバ内に設置したるつぼに多結晶シリコンを充填し、前記るつぼの周囲に設けたヒータによって多結晶シリコンを加熱溶解した上、シードチャックに取り付けた種結晶を融液に浸漬し、シードチャックおよびるつぼを互いに同方向または逆方向に回転しつつシードチャックを引き上げながら円柱状の単結晶シリコンを成長させる。
【０００３】
上記ＣＺ法などによって製造された単結晶シリコンインゴットの外周を所定寸法に研削した上、軸方向に直角に切断して薄板に分割し、ラッピング、エッチング、ポリシング等を施して少なくとも片面が鏡面に加工された単結晶シリコンウェーハ（以下ウェーハという）とする。前記単結晶シリコンインゴットの外周研削に先立って、結晶方位の判別を容易にするため外周の所定の位置にオリエンテーションフラット（以下オリフラという）またはノッチを設けている。また、たとえば両面に鏡面仕上げを施したウェーハ、そり方向指定ウェーハ（ウェーハ表面が凸面か凹面かを指定したウェーハ）、引き上げ方向指定ウェーハ等については、結晶方位判別とは別に表裏判別手段を必要とする。
【０００４】
ウェーハの表裏判別を容易にするため、従来から主オリフラとは別に副オリフラを設けるか、またはレーザマーカを用いてノッチの近傍に所定のマークを入れている。主オリフラを設けることによりウェーハからデバイスを切り出す際の有効面積が減少するが、副オリフラカットにより前記有効面積は更に減少する。これに比べてウェーハの結晶方位判別手段としてノッチを設け、表裏判別手段にレーザマークを用いる方法は、ウェーハの有効面積減少の度合いが少なくて済むという利点がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、ウェーハの表裏判別手段にレーザマークを用いると、従来の加工工程の他にレーザマーク加工工程を付加しなければならず、コスト高となる。また、レーザマークによって印字された凹部に浮遊する塵埃等が入り込み、後工程で行われる洗浄の際に前記塵埃が発見されることがあるため、必ずしも好ましい識別手段とはいえない。更に、レーザマークを入れることにより、ノッチ加工のみのウェーハに比べて有効面積が減少するという欠点がある。
【０００６】
本発明は上記従来の問題点に着目してなされたもので、オリフラやレーザマークの加工によるウェーハの有効面積減少、製造コスト上昇を最小限に抑え、かつ、レーザマークによる発塵等の品質的問題を起こさずにウェーハの表裏を容易に判別することが可能なノッチ付き半導体ウェーハを提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明に係るノッチ付き半導体ウェーハの第１の発明では、半導体ウェーハの外周の所定位置に前記ウェーハの結晶方位を判別するノッチを設けたノッチ付き半導体ウェーハにおいて、ノッチの縁部に沿って設ける面取りの大きさをウェーハの表面側と裏面側とで異なる寸法とすることを特徴とする。また、第２の発明では、半導体ウェーハの外周の所定位置に前記ウェーハの結晶方位を判別するノッチを設けたノッチ付き半導体ウェーハにおいて、ノッチをウェーハ中心に対して左右いずれかの方向に傾けることを特徴とする。これにより、ウェーハの表裏判別を可能としている。
【０００８】
【作用】
上記構成によれば、ウェーハの結晶方位判別手段であるノッチの縁部に設ける面取りを、ウェーハの表面側と裏面側とで異なる寸法としたので、面取り寸法の大小を目視で比較することによりウェーハの表裏を容易に判別することができる。また、ノッチの面取りを表裏で異なる寸法とする代わりに、ノッチ自体をウェーハ中心に対して左右いずれかに傾けた場合も、ウェーハの表裏判別は容易となる。いずれの場合も表裏判別のためのレーザマークは不要であり、ダブルオリフラカットに比べてウェーハ有効面積の損失が小さくなる。
【０００９】
【実施例】
以下に、本発明に係るノッチ付き半導体ウェーハの実施例について、図面を参照して説明する。図１は、本発明の第１実施例に基づくウェーハのノッチ部分を拡大した模式的平面図で、ウェーハの表面を示す。図２は同じくウェーハのノッチ部分を拡大した模式的平面図で、ウェーハの裏面を示す。図３は図１のＡ−Ａ断面図である。これらの図において、１は表裏両面に鏡面仕上げを施した円盤状のウェーハで、外周の所定の位置にＶ字状のノッチ２が設けられ、前記ウェーハ１の外周とこれに続くノッチ２の縁部にはなめらかな面取り３および４が施されている。ノッチ２の形状は、角度θ＝９０°、深さａ＝１ｍｍである。また、ノッチ２の縁部に沿って設ける面取りの大きさは、表面側の面取り３がウェーハ１の外周の面取りと同じくＣ1 ＝１００μｍで、裏面側の面取り４のみＣ2 ＝６００μｍとなっている。前記面取り寸法Ｃ1 およびＣ2 は一例を示すものであり、これらの値に限定されるものではない。
【００１０】
本実施例では、ノッチの縁部に沿って設ける面取りの大きさがウェーハの表面側と裏面側とで明らかに異なるため、ウェーハの表裏判別は目視により容易に行うことができる。また、ウェーハ外周の面取りは従来と同じく表裏同一寸法であるため、ウェーハの有効面積減少や強度の低下は起こらない。
【００１１】
図４は、本発明の第２実施例に基づくウェーハのノッチ部分を拡大した模式的平面図で、ウェーハの表面を示す。ウェーハ１の外周には所定の位置にＶ字状のノッチ２が設けられているが、このノッチ２はウェーハ１の中心に対して右側に傾いている。すなわち、ウェーハ中心線５に対するノッチ２の左側の開き角θ1 と右側の開き角θ2 との関係は、θ1 ≪θ2 となっている。このように、ノッチ２に傾きを与えることにより、ウェーハの表裏を容易に目視判別することができる。なお、面取り３の大きさはウェーハ外周、ノッチ縁部を問わず、かつ、表裏ともすべて同じ寸法である。
【００１２】
【発明の効果】
以上説明したように本発明によれば、なんらかの表裏判別手段を必要とするウェーハに対し、結晶方位判別手段として設けたノッチの縁部面取りをウェーハの表面側と裏面側とで異なる寸法としたので、前記面取り形状を目視比較するだけでウェーハの表裏を容易に判別することができる。また、前記ノッチをウェーハ中心に対して左右いずれかに傾けた場合も、ウェーハの表裏判別は容易である。本発明による表裏判別手段はレーザマーク加工を必要としないので、その分だけ製造コストが低減するとともに、レーザマークによる発塵という品質問題を回避することができる。更に、従来から行われているダブルオリフラカットに比べてウェーハ有効面積の損失が小さくなるので、デバイス取得率が向上する。
【図面の簡単な説明】
【図１】本発明の第１実施例に基づくウェーハのノッチ部分を拡大した模式的平面図で、ウェーハの表面を示す。
【図２】図１のウェーハの裏面を示す。
【図３】図１のＡ−Ａ断面図である。
【図４】本発明の第２実施例に基づくウェーハのノッチ部分を拡大した模式的平面図で、ウェーハの表面を示す。
【符号の説明】
１ ウェーハ
２ ノッチ
３，４ 面取り
５ ウェーハ中心線
Claims (1)
- 半導体ウェーハの外周の所定位置にノッチを設けたノッチ付き半導体ウェーハにおいて、ウェーハのノッチ以外の縁部に沿って設ける面取りの大きさをウェーハの表面側と裏面側とで同じ寸法とし、ノッチの縁部に沿って設ける面取りの大きさをウェーハの表面側と裏面側とで異なる寸法とすることを特徴とするノッチ付き半導体ウェーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14010695A JP3935977B2 (ja) | 1995-05-16 | 1995-05-16 | ノッチ付き半導体ウェーハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14010695A JP3935977B2 (ja) | 1995-05-16 | 1995-05-16 | ノッチ付き半導体ウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08316112A JPH08316112A (ja) | 1996-11-29 |
| JP3935977B2 true JP3935977B2 (ja) | 2007-06-27 |
Family
ID=15261082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14010695A Expired - Fee Related JP3935977B2 (ja) | 1995-05-16 | 1995-05-16 | ノッチ付き半導体ウェーハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3935977B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4109371B2 (ja) * | 1999-01-28 | 2008-07-02 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェハ |
| JP2002222746A (ja) * | 2001-01-23 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 窒化物半導体ウェーハ及びその製造方法 |
| JP3580311B1 (ja) | 2003-03-28 | 2004-10-20 | 住友電気工業株式会社 | 表裏識別した矩形窒化物半導体基板 |
| KR20070042594A (ko) * | 2005-10-19 | 2007-04-24 | 삼성코닝 주식회사 | 편평한 측면을 갖는 ａ면 질화물 반도체 단결정 기판 |
| TWI535901B (zh) * | 2008-09-29 | 2016-06-01 | 勝高股份有限公司 | 矽晶圓及其製造方法 |
| JP5548173B2 (ja) * | 2011-08-31 | 2014-07-16 | 株式会社東芝 | 半導体基板及びその製造方法 |
| JP2015018960A (ja) | 2013-07-11 | 2015-01-29 | 三菱電機株式会社 | 半導体装置の製造方法 |
| KR102468793B1 (ko) * | 2016-01-08 | 2022-11-18 | 삼성전자주식회사 | 반도체 웨이퍼, 반도체 구조체 및 이를 제조하는 방법 |
| JP6493253B2 (ja) * | 2016-03-04 | 2019-04-03 | 株式会社Sumco | シリコンウェーハの製造方法およびシリコンウェーハ |
-
1995
- 1995-05-16 JP JP14010695A patent/JP3935977B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08316112A (ja) | 1996-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3580600B2 (ja) | 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法 | |
| JP3935977B2 (ja) | ノッチ付き半導体ウェーハ | |
| US7258931B2 (en) | Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination | |
| EP1463115A2 (en) | Rectangular Nitride Compound Semiconductor Wafer with Obverse/Reverse Discriminative Marks | |
| JPH0885051A (ja) | 半導体シリコン基板の面取り部研磨方法 | |
| JPH10135164A (ja) | 半導体ウェハの製造方法 | |
| JPH03177023A (ja) | エピタキシャル・ウェーハの調製方法 | |
| JP4449088B2 (ja) | 半導体ウエハーおよびその製造方法 | |
| JPH09260296A (ja) | ウェーハ支持装置 | |
| JPH0855825A (ja) | シリコンウェハの形成方法 | |
| JP5343400B2 (ja) | 半導体ウェーハの製造方法 | |
| JP2001044084A (ja) | 半導体ウエハ | |
| JP2757069B2 (ja) | エピタキシャル成長用半導体ウェール，およびその製造方法 | |
| JP2008177287A (ja) | 化合物半導体ウェハ | |
| JP2010040549A (ja) | 半導体ウェーハ及びその製造方法 | |
| JP2004281550A (ja) | 半導体ウエハおよびその面取り加工方法 | |
| JP2002025873A (ja) | 半導体ウエハ及びその表面、裏面判別方法 | |
| JPH09246130A (ja) | 半導体ウエハおよびその製造方法並びにそれを使用した半導体装置の製造方法 | |
| US20090286047A1 (en) | Semiconductor wafer | |
| JPH09251934A (ja) | 半導体集積回路装置の製造方法および半導体ウエハ | |
| JP2740196B2 (ja) | 半導体ウエハ | |
| JP2873285B1 (ja) | 半導体ウエハー | |
| KR100518582B1 (ko) | 비대칭적 에지 프로파일을 가진 반도체 웨이퍼 및 그제조방법 | |
| JP4011300B2 (ja) | 半導体ウエハーおよびその製造方法 | |
| JPH09110589A (ja) | シリコンウェハ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070322 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |