JP2004319910A - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP2004319910A
JP2004319910A JP2003114681A JP2003114681A JP2004319910A JP 2004319910 A JP2004319910 A JP 2004319910A JP 2003114681 A JP2003114681 A JP 2003114681A JP 2003114681 A JP2003114681 A JP 2003114681A JP 2004319910 A JP2004319910 A JP 2004319910A
Authority
JP
Japan
Prior art keywords
wafer
chamfering
semiconductor wafer
straight line
peripheral portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003114681A
Other languages
English (en)
Inventor
Hiroyuki Nakao
博之 中尾
Kazunori Kizaki
和則 鬼崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2003114681A priority Critical patent/JP2004319910A/ja
Publication of JP2004319910A publication Critical patent/JP2004319910A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】ラップ時、半導体ウェーハの最外周部とキャリアプレートのウェーハ保持孔の周壁との接触によるウェーハの最外周部の傷の発生を抑える半導体ウェーハの製造方法を提供する。
【解決手段】1次面取り時、スライス後のシリコンウェーハWの最外周側をウェーハ厚さ方向を含む平坦面としたので、ラップ時、1次面取り後のウェーハWの最外周部と、各キャリアプレート13…のウェーハ保持孔13a…の周壁との接触が面接触となる。その結果、ウェーハの最外周部の傷の発生を抑えられる。しかも、後の鏡面面取り時の取り代が低減し、ウェーハの生産性が高まる。その後、ラップドウェーハWを2次面取りして最終形状とする。仮にラップ中、ウェーハの最外周部が傷ついても、それを2次面取り時に短時間で除去できる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
この発明は半導体ウェーハの製造方法、詳しくは1次面取り後の半導体ウェーハのラップ時において、ウェーハ保持板のウェーハ保持孔の内壁との接触によってウェーハ外周部に生じた損傷を、2次面取りにより除去する半導体ウェーハの製造技術に関する。
【0002】
【従来の技術】
従来のシリコンウェーハの製造方法の一例を、図4を参照して説明する。
図4のフローシートに示すように、スライス工程(S401)では、CZ法により引き上げられたシリコン単結晶インゴットからシリコンウェーハWをスライスする。続く1次面取り工程(S402)では、このウェーハの外周部を例えば#600のメタルボンド面取り用砥石により粗く面取りし、真円化する。面取り形状は、出荷時の最終形状である(図4(a))。次のラップ工程(S403)では、上下一対のラップ定盤101,102により、SK材製のキャリアプレート103のウェーハ保持孔103aに、スライスされたシリコンウェーハWを保持し、ラップ液(スラリー)を供給しながら、ウェーハの表裏両面をラッピングし、ウェーハ平行度を高める(図4(b))。
【0003】
その後、シリコンウェーハWを2次面取りする(S404)。ここでは、例えば#2000のメタルボンド面取り用砥石を用いる。面取り形状は、最終形状を狙った1次面取り時と同じ最終形状である(図4(c))。次のエッチング工程(S405)では、シリコンウェーハWを所定のエッチング液に浸漬し、ラップ加工時の歪などを除去する。その後、ウェーハの外周部に鏡面面取り(PCR:Polish Corner Rounding)を施し(S406)、ウェーハの外周面を鏡面仕上げする。続く研磨工程(S407)では、研磨装置によりウェーハの表面を1次研磨し、続いて片面研磨装置を用いて、シリコンウェーハWが1μm以下の研磨量で仕上げ研磨(S408)される。そして、最終の仕上げ洗浄(S409)、検査が施されて出荷される。
以上の場合で、上記ラップ時、シリコンウェーハWはキャリアプレート103のウェーハ保持孔103a内で自転する。これにより、ウェーハの最外周部がウェーハ保持孔103aの垂直な周壁と接触し、擦れを起こして最外周部が傷つき易い。また、この擦れによりパーティクルが発生し、これがシリコンウェーハWの表裏両面に付着するおそれがあった(図4(b))。2次面取りでは、このウェーハの最外周部の傷を除去する。
【0004】
【発明が解決しようとする課題】
しかしながら、上述した従来法では、1次面取り時の面取り形状が、出荷時と相似の形状を有していた。すなわち、シリコンウェーハWの面取り面の断面形状は、半円形状を有するウェーハ、および、これよりも若干先細り化した略砲弾形状を有するウェーハの何れの際でも、ラップ時、ウェーハの最外周部とウェーハ保持孔103aの周壁との接触は線接触になる。したがって、ラップ中、最外周部に作用する単位面積当たりの力が大きくなり、最外周部が傷つき易くなっていた。その結果、鏡面面取り工程における面取り部の加工取り代が増大し、シリコンウェーハWの生産性が低下するおそれがあった。
【0005】
そこで、発明者らは、鋭意研究の結果、まずスライスされた半導体ウェーハに対して、所定の1次面取りを施す。1次面取り後、ウェーハの外周部の断面は、このウェーハの表裏を示す各直線に対してそれぞれ所定角度を有して傾斜した第1の直線および第2の直線と、表裏面を示す各直線に対して垂直で第1の直線および第2の直線と交わる第3の直線とによって囲まれたテーパ形状となる。続いてラップし、その後、最終形状を付形する2次面取りを施すようにすれば、ラップ中の上記最外周部とウェーハ保持孔の周壁との接触が面接触になり、従来の線接触の場合よりも最外周部の傷の発生を抑えるとともに、仮に傷が発生してもその傷を浅くできることを知見し、この発明を完成させた。
【0006】
【発明の目的】
この発明の目的は、ラップ時、半導体ウェーハの最外周部とキャリアプレートのウェーハ保持孔の周壁との接触によるウェーハ最外周部の傷の発生を抑えることができ、しかもこの傷に起因したチッピングの発生量を低減することができるとともに、仮に傷が発生した場合でもその傷を浅くすることができる半導体ウェーハの製造方法を提供することを、その目的としている。
【0007】
【課題を解決するための手段】
請求項1に記載の発明は、スライスされた半導体ウェーハの外周部に1次面取りを施す1次面取り工程と、1次面取り後、この半導体ウェーハをラッピングするラップ工程と、ラッピングされた半導体ウェーハの外周部に最終形状を付形する2次面取りを施す2次面取り工程とを備えた半導体ウェーハの製造方法であって、上記1次面取りは、上記スライスされた半導体ウェーハの外周部の断面が、この半導体ウェーハの表裏を示す各直線に対してそれぞれ所定角度を有して傾斜した第1の直線および第2の直線と、上記表裏面を示す各直線に対して垂直で上記第1の直線および第2の直線と交わる第3の直線とにより囲まれたテーパ形状である半導体ウェーハの製造方法である。
【0008】
半導体ウェーハとしてはシリコンウェーハ、ガリウム砒素ウェーハなどがある。
1次面取り用の面取り砥石としては、例えば#800のメタルボンド面取り用砥石を採用することができる。1次面取りでの面取り量は100〜200μmである。面取り時間は0.5〜1分間である。
1次面取り工程における第1の直線の傾斜角度は10〜45度、好ましくは20〜24度である。10度未満では最終形状成形の際に取り代が不足するという不都合が生じる。また、45度を超えると、チッピングという不都合が生じる。
【0009】
また、1次面取り工程における第2の直線の傾斜角度は10〜45度、好ましくは20〜24度である。10度未満では最終形状成形の際に取り代が不足するという不都合が生じる。また、45度を超えるとチッピングという不都合が生じる。第1の直線および第2の直線の傾斜角度は同じでもよい。また、異なってもよい。
1次面取り工程における第3の直線の長さは、例えば100〜600μm、好ましくは300〜500μmである。100μm未満では、面取り端面でラップのキャリアの内側が削られ、ライフ近くになると、キャリア断面は半球状となり、そのエッジでチッピングという不都合が生じる。また、600μmを超えると、仕込み、回収時のチッピングという不都合が生じる。
このスライスされた半導体ウェーハの外周部の断面が、ウェーハの表裏を示す各直線に対して傾斜した第1の直線および第2の直線と、表裏面を示す各直線に対して垂直で第1の直線および第2の直線と交わる第3の直線とにより囲まれたテーパ形状であれば、ウェーハの外周部の表裏両面側がそれぞれテーパ面となり、ウェーハの最外周側がウェーハ厚さ方向を含む平坦面となる。
【0010】
ラップ工程で使用されるラッピング装置は、上下配置された一対のラップ定盤と、ラップ定盤間に配置され、複数のウェーハ保持孔が形成されたキャリアプレートとを備えている。キャリアプレートの各ウェーハ保持孔にスライスされた半導体ウェーハを保持し、ラップ液を上方から供給しながら各半導体ウェーハをラップする。具体的には、回転モータによって回転する太陽ギヤおよびインターナルギヤの間で、キャリアプレートを自転、公転させ、これによりウェーハ保持孔内の半導体ウェーハの表裏両面(上面および下面)を、上定盤および下定盤の各対向面(ラップ作用面)に押圧しながら摺接する。
ラップ量は、半導体ウェーハの表裏両面で60〜100μmである。ラップ時間は10〜20分間である。ラップ液としては、例えばアルミナ砥粒と分散剤と水の混合物などを採用することができる。
2次面取り用の面取り砥石としては、例えば#1200〜#1500のメタルボンド面取り用砥石を採用することができる。ここでの面取り量は200〜300μmである。面取り時間は3〜6分間である。
【0011】
請求項2に記載の発明は、上記2次面取り後、半導体ウェーハの外周部の面取り面を鏡面仕上げする鏡面面取り工程を施す請求項1に記載の半導体ウェーハの製造方法である。
鏡面面取り工程に用いられる鏡面面取り装置としては、例えば円筒形状のウレタンバフを回転させ、この回転しているバフの外周面に、保持板に吸着・保持された半導体ウェーハの外周面を接触させ、この外周面を鏡面加工するものなどを採用することができる。この鏡面面取り時において、半導体ウェーハは保持板に真空吸着される。
鏡面面取り工程での加工取り代は例えば2〜5μmである。
【0012】
請求項3に記載の発明は、上記1次面取り工程では、上記テーパ面と平坦面との接合部分に丸みが付形される請求項1または請求項2に記載の半導体ウェーハの製造方法である。
【0013】
【作用】
この発明によれば、ラップ時、半導体ウェーハはキャリアプレートのウェーハ保持孔内で自転し、その最外周部がウェーハ保持孔の垂直な周壁と接触する。しかしながら、前工程の1次面取りにおいて、スライスされた半導体ウェーハの外周部の断面を、ウェーハの表裏を示す各直線に対して傾斜した第1の直線および第2の直線と、表裏面を示す各直線に対して垂直で第1の直線および第2の直線と交わる第3の直線とにより囲まれたテーパ形状としたので、ウェーハの最外周部とウェーハ保持孔の周壁との接触は面接触となる。その結果、従来のように1次面取りの面取り形状が出荷時の最終形状で、ウェーハ保持孔の周壁との接触が線接触となる際に比べて、ラップ中に最外周部に作用する単位面積当たりの力が減少する。これにより、この最外周部の傷の発生を抑制することができ、仮に傷が発生してもその傷を浅くすることができる。さらには、この傷に起因したパーティクルの発生量を低減することができる。
【0014】
しかも、その後、半導体ウェーハに鏡面面取りが施される際には加工取り代が低減し、ウェーハの生産性を高めることができる。また、半導体ウェーハの表裏両面側には、1次面取りによってテーパ面がそれぞれ形成されている。その結果、ラップ時には、ウェーハの最外周部とウェーハ保持孔の周壁との接触が面接触になるものの、スライス直後の半導体ウェーハを、直接、ラップしたときのようなウェーハの外周部のカケ、チッピングの多発は起きにくい。
次に、ラッピング後の半導体ウェーハを2次面取りし、最終形状に付形する。仮にラッピングされた半導体ウェーハの最外周部に傷が発生しても、2次面取り時にその傷を短時間のうちに除去することができる。
【0015】
特に、請求項3の発明によれば、テーパ面と平坦面との接合部分に丸みが付形されているので、ラップ時における半導体ウェーハの外周部のカケ、チッピングの発生をさらに抑えることができる。
【0016】
【発明の実施の形態】
以下、この発明の実施例を図面を参照して説明する。
図1に示すように、この実施例にあっては、スライス、1次面取り、ラップ、2次面取り、エッチング、鏡面面取り、1次研磨、仕上げ研磨、仕上げ洗浄の各工程を経て、表面を鏡面仕上げしたシリコンウェーハが作製される。以下、各工程を詳述する。
CZ法により引き上げられたシリコンインゴットは、スライス工程(S101)で、直径201mm、厚さ860μm程度のシリコンウェーハWにスライスされる。
次に、シリコンウェーハWの外周部が1次面取りされる(S102)。具体的には、#800のメタルボンド面取り用砥石を用いて、面取り面の断面形状が、ウェーハの表側で20〜24度のテーパ面となり、ウェーハの裏側で20〜24度のテーパ面となる。そして、最外周側がウェーハの表裏面に対して垂直で両テーパ面と交わる平坦面となるように面取りされる。これにより、ウェーハが真円化される。1次面取りでの面取り量は300μmである。面取り時間は0.5〜1分間である。また、1次面取り時には、テーパ面と平坦面との接合部分に丸みが付形される(図1(a))。
【0017】
次に、ラッピング工程(S103)が施される。図2および図3に示すように、ここで使用されるラッピング装置10は、上下配置された一対のラップ定盤11,12と、ラップ定盤11,12間に配置され、4つのウェーハ保持孔13a…が形成された5枚のキャリアプレート13…とを備えている。図2中には、5枚のうちの1枚だけを図示している。キャリアプレート13…はSK材製で、各ウェーハ保持孔13a…に1次面取り後のシリコンウェーハWを保持し、アルミナ砥粒と分散剤と水の混合物であるラップ液を上方から供給しながら、各シリコンウェーハWをラップする。具体的には、図示しない回転モータによって回転する太陽ギヤ14およびインターナルギヤ15の間で、キャリアプレート13…を自転、公転させ、これによりウェーハ保持孔13a…内のシリコンウェーハWの表裏両面を、上定盤11および下定盤12の各ラップ作用面に押圧しながら摺接する(図1(b))。これにより、シリコンウェーハWの表裏両面が機械的に研削される。ラップ量は、ウェーハの表裏両面で70〜100μm、ラップ時間は10〜20分間である。
【0018】
このラップ時、シリコンウェーハWはキャリアプレート13…のウェーハ保持孔13a…内で自転し、ウェーハの最外周部がウェーハ保持孔13a…の周壁と接触する。シリコンウェーハWの最外周側は、1次面取りによりウェーハ厚さ方向を含む平坦面となっている。そのため、ウェーハの最外周部とウェーハ保持孔13a…の周壁との接触が面接触となる。これにより、従来のように1次面取りの面取り形状が出荷時の最終形状であって、ウェーハ保持孔13a…の周壁との接触が線接触となる場合に比べて、ラップ中にこの最外周部に作用する単位面積当たりの力が減少する。その結果、ウェーハの最外周部の傷の発生を抑えることができる。しかも、後工程の鏡面面取り工程での加工取り代が減少し、シリコンウェーハWの生産性を高めることができる。
また、ラップに際して、シリコンウェーハWの表裏両面側には、あらかじめテーパ面がそれぞれ形成されている。その結果、上述したようにウェーハの最外周部とウェーハ保持孔13a…の周壁との接触が面接触となっているものの、スライス直後のシリコンウェーハWを、直接、ラップした際のようなウェーハの外周部のカケ、チッピングの多発は起きにくい。
【0019】
次いで、ラッピングされたシリコンウェーハWには、ウェーハの外周面に2次面取りが施される(S104)。
ここでは、#1500のメタルボンド面取り用砥石が用いられる。面取り量は600μm、面取り時間は3〜6分間である。
2次面取りにより、シリコンウェーハWの外周部が、最終形状である面取り形状に付形される(図1(c))。しかも、仮にラップドウェーハWの最外周部に傷が発生していた場合であっても、その傷を短時間のうちに除去することができる。
続いて、2次面取りされたシリコンウェーハWをエッチングする(S105)。具体的には、フッ酸と硝酸とを混合した混酸液(常温〜50℃)中に、シリコンウェーハWを所定時間だけ浸漬する。
【0020】
その後、エッチングされたシリコンウェーハWの外周部に鏡面面取り(PCR)を施す(S106)。この加工時には、図示しない鏡面面取り装置が用いられる。すなわち、ここでは円筒形状のウレタンバフをモータ回転させる装置が採用される。モータによりウレタンバフを回転させ、この回転中のバフの外周面にシリコンウェーハWの外周面を接触させる。これにより、ウェーハ外周面が鏡面仕上げされる。
それから、この鏡面面取りされたシリコンウェーハWの表面を片面研磨装置を用いて1次研磨する(S107)。
具体的には、キャリアプレート13…の各ウェーハ保持孔13a…にシリコンウェーハWを挿入し、遊離砥粒を含むスラリーを供給しながら、不織布にウレタン樹脂を含浸・硬化させた上下2枚の研磨布により1次研磨する。
次に、1次研磨後のシリコンウェーハWの表面を仕上げ研磨する(S108)。仕上げ研磨用の研磨装置には、片面を研磨する公知の研磨装置を用いる。すなわち、仕上げ研磨用の不織布を使用し、研磨量は0.1〜2μm程度である。
その後、シリコンウェーハWを仕上げ洗浄する(S109)。ここでの洗浄は、SC−1とSC−2との2種類の洗浄液をベースとしたRCA洗浄である。
【0021】
【発明の効果】
この発明によれば、1次面取り時、スライスされた半導体ウェーハの外周部の断面が、この半導体ウェーハの表裏を示す各直線に対してそれぞれ所定角度を有して傾斜した第1の直線および第2の直線と、表裏面を示す各直線に対して垂直で第1の直線および第2の直線と交わる第3の直線とにより囲まれたテーパ形状となる面取りを施し、続くラップ後に最終形状を付形する2次面取りを施すようにしたので、ラップ中、半導体ウェーハの最外周部とウェーハ保持孔の周壁との接触が面接触となる。これにより、ラップ中の最外周部の傷の発生を抑えることができ、この傷に起因したパーティクルの発生量を低減することができるとともに、仮に傷が発生した場合でもその傷を浅くすることができる。しかも、後工程で鏡面面取りされる場合には、鏡面面取り時の加工取り代が減少し、ウェーハの生産性を高めることができる。
【0022】
特に、請求項3の発明によれば、テーパ面と平坦面との接合部分に丸みが付形されているので、ラップ時における半導体ウェーハの外周部のカケ、チッピングの発生をさらに抑えることができる。
【図面の簡単な説明】
【図1】この発明の一実施例に係る半導体ウェーハの製造方法を示すフローシートである。
【図2】この発明の一実施例に係る半導体ウェーハの製造方法のラッピング装置の模式図である。
【図3】この発明の一実施例に係る半導体ウェーハの製造方法のラッピング装置の要部拡大縦断面図である。
【図4】従来手段に係る半導体ウェーハの製造方法を示すフローシートである。
【符号の説明】
W シリコンウェーハ(半導体ウェーハ)。

Claims (3)

  1. スライスされた半導体ウェーハの外周部に1次面取りを施す1次面取り工程と、
    1次面取り後、この半導体ウェーハをラッピングするラップ工程と、
    ラッピングされた半導体ウェーハの外周部に最終形状を付形する2次面取りを施す2次面取り工程とを備えた半導体ウェーハの製造方法であって、
    上記1次面取りは、
    上記スライスされた半導体ウェーハの外周部の断面が、この半導体ウェーハの表裏を示す各直線に対してそれぞれ所定角度を有して傾斜した第1の直線および第2の直線と、上記表裏面を示す各直線に対して垂直で上記第1の直線および第2の直線と交わる第3の直線とにより囲まれたテーパ形状である半導体ウェーハの製造方法。
  2. 上記2次面取り後、半導体ウェーハの外周部の面取り面を鏡面仕上げする鏡面面取り工程を施す請求項1に記載の半導体ウェーハの製造方法。
  3. 上記1次面取り工程では、上記テーパ面と平坦面との接合部分に丸みが付形される請求項1または請求項2に記載の半導体ウェーハの製造方法。
JP2003114681A 2003-04-18 2003-04-18 半導体ウェーハの製造方法 Pending JP2004319910A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003114681A JP2004319910A (ja) 2003-04-18 2003-04-18 半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003114681A JP2004319910A (ja) 2003-04-18 2003-04-18 半導体ウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2004319910A true JP2004319910A (ja) 2004-11-11

Family

ID=33474182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003114681A Pending JP2004319910A (ja) 2003-04-18 2003-04-18 半導体ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2004319910A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007306000A (ja) * 2006-05-11 2007-11-22 Siltronic Ag 異形成形されたエッジを備えた半導体ウェーハを製作するための方法
WO2012066761A1 (en) * 2010-11-15 2012-05-24 Sumco Corporation Method of producing epitaxial wafer and the epitaxial wafer
JP2012129416A (ja) * 2010-12-16 2012-07-05 Shin Etsu Handotai Co Ltd 半導体ウェーハ及びその製造方法
WO2018168426A1 (ja) * 2017-03-13 2018-09-20 信越半導体株式会社 ウェーハの製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007306000A (ja) * 2006-05-11 2007-11-22 Siltronic Ag 異形成形されたエッジを備えた半導体ウェーハを製作するための方法
WO2012066761A1 (en) * 2010-11-15 2012-05-24 Sumco Corporation Method of producing epitaxial wafer and the epitaxial wafer
JP2012109310A (ja) * 2010-11-15 2012-06-07 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
KR101486764B1 (ko) * 2010-11-15 2015-01-28 가부시키가이샤 사무코 에피택셜 웨이퍼를 제조하는 방법 및 에피택셜 웨이퍼
US9685315B2 (en) 2010-11-15 2017-06-20 Sumco Corporation Method of producing epitaxial wafer and the epitaxial wafer having a highly flat rear surface
JP2012129416A (ja) * 2010-12-16 2012-07-05 Shin Etsu Handotai Co Ltd 半導体ウェーハ及びその製造方法
WO2018168426A1 (ja) * 2017-03-13 2018-09-20 信越半導体株式会社 ウェーハの製造方法
CN110383427A (zh) * 2017-03-13 2019-10-25 信越半导体株式会社 晶圆的制造方法
TWI736746B (zh) * 2017-03-13 2021-08-21 日商信越半導體股份有限公司 晶圓的製造方法
US11361959B2 (en) 2017-03-13 2022-06-14 Shin-Etsu Handotai Co., Ltd. Method for manufacturing wafer
CN110383427B (zh) * 2017-03-13 2023-01-03 信越半导体株式会社 晶圆的制造方法

Similar Documents

Publication Publication Date Title
JP4835069B2 (ja) シリコンウェーハの製造方法
JP3169120B2 (ja) 半導体鏡面ウェーハの製造方法
JP3328193B2 (ja) 半導体ウエーハの製造方法
JP2009302408A (ja) 半導体ウェーハの製造方法
EP1145296B1 (en) Semiconductor wafer manufacturing method
JP4224871B2 (ja) 半導体基板の製造方法
JP4492293B2 (ja) 半導体基板の製造方法
JP2004319910A (ja) 半導体ウェーハの製造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP4366928B2 (ja) 片面鏡面ウェーハの製造方法
JPH09246216A (ja) 半導体ウェ−ハの製造方法
JP2010040549A (ja) 半導体ウェーハ及びその製造方法
JP2004214398A (ja) 半導体ウェーハの製造方法
JP2002283201A (ja) 半導体ウェーハの製造方法
JP2007013012A (ja) 太陽電池用シリコンウェーハの端面の面取り加工方法
JP2004087522A (ja) 半導体ウェーハの製造方法
JP4615182B2 (ja) 半導体ウェーハの製造方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JP2002025950A (ja) 半導体ウェーハの製造方法
JPH09298172A (ja) 半導体ウェ−ハおよびその製造方法
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
JPS6381934A (ja) ウエハおよびその製造方法
JP2000211997A (ja) エピタキシャルウェ―ハの製造方法
JP3521051B2 (ja) シリコンウェーハの製造方法
JPH056881A (ja) 半導体ウエーハの製造装置