JPH0254552A - 誘電体分離基板の製造方法 - Google Patents

誘電体分離基板の製造方法

Info

Publication number
JPH0254552A
JPH0254552A JP20458888A JP20458888A JPH0254552A JP H0254552 A JPH0254552 A JP H0254552A JP 20458888 A JP20458888 A JP 20458888A JP 20458888 A JP20458888 A JP 20458888A JP H0254552 A JPH0254552 A JP H0254552A
Authority
JP
Japan
Prior art keywords
substrate
single crystal
forming
shaped groove
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20458888A
Other languages
English (en)
Inventor
Susumu Matsuoka
進 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP20458888A priority Critical patent/JPH0254552A/ja
Publication of JPH0254552A publication Critical patent/JPH0254552A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、誘電体分離基板の製造方法に係り、特に基板
完成時に円弧状の面取り形状を得る方法に関するもので
ある。
(従来の技術) 従来、このような分野の技術としては、例えば以下に示
すようなものがあった。
以下、その構成を図を用いて説明する。
第2図はかかる従来の誘電体分離基板の製造工程断面図
、第3図はその誘電体分離基板素材の面取り加工状態を
示す図である。
まず、第2図(a)に示すように、誘電体分離基板素材
lは、単結晶シリコン基板2の表面(図では下面側)に
分離用の7字溝3を形成した後、そのV字溝3の内壁を
含む単結晶シリコン基板2の表面に分離用の絶縁膜4を
形成し、更にこの絶縁膜4上に支持体層として多結晶シ
リコン層5を形成して得られる。また、多結晶シリコン
層5を形成する際、単結晶シリコン基板2の外周側面及
び裏面にも付着するので、その分誘電体分#基板素材l
の直径が大となっている。
次に、第2図(b)に示すように、誘電体骨#基板素材
1の外周側面を面取り加工し、側面及び裏面に付着した
多結晶シリコン層5を除去しつつ、目標の直径を得るま
で凸面円弧状に加工する。この面取り加工方法は、例え
ば、第3図に示すような方法(特開昭59−1.889
21号に開示)で行われる。
即ち、V字溝状の研削砥石7を回転させながら、誘電体
骨′PM基板素材1の側面に押し当てて加工するもので
あり、誘電体分離基板素材1の直径は、研磨砥石7の切
り込み量を制御することによって容易に目的の寸法に仕
上げることができる。
次に、第2図(c)に示すように、この誘電体分離基板
素材lの多結晶シリコン層5の表面(図では下面側)を
、その表面が後工程での平坦な基準面となるように研磨
する。ここでの研磨量は、多結晶シリコン層5が支持体
層として充分な厚みを確保できる範囲内とする。
次に、多結晶シリコン層5の平坦な表面を基準面として
、単結晶シリコン基vi2の裏面(図では上面側)より
V字溝3の底部露出を見るまで研磨除去することにより
、第2図(d)に示すように、絶縁膜4に囲まれた単結
晶シリコン島2a、2b2c・・・が形成された誘電体
分離基板が得られる。
(発明が解決しようとする課題) しかしながら、上記した従来の誘電体分離基板の製造方
法では、得られた誘電体分離基板の而取り形状が、単結
晶シリコン側の端面〔第2図(d)のa部分)において
、面取りを行ってもその意味をなさないような鋭利な形
状となる欠点があり、この後に行われる素子形成工程に
おいて、欠は等を発生させる原因となっていた。それは
、第2図(a)に示すように、多結晶シリコン層5の厚
みを支持体層として確保するために、通常、単結晶シリ
ヨン基板2の厚みと同程度の厚さに形成する必要がある
ことから、第2図(b)での面取り加工で得られる円弧
状の頂点が単結晶シリコン基板20表面(多結晶シリコ
ン層5が成長する面)付近に位置するためであり、更に
その後、単結晶シリコン基板2を大部分研磨除去するこ
とから(通常10〜50μm残す程度)その頂点部が端
面に来るためである。
この欠点を解決する一方法として、第4図(特開昭60
−208841号参照)に示す方法がある。即ち、第4
図(b)に示すように、予め円弧状の頂点すが多結晶シ
リコン層5側に位置するように面取りする。この場合に
も、第4図(a)に示すように、誘電体骨is板素材1
のv字溝3が形成される単結晶シリコン基板2の外周端
は角張っており、外周面の面取りを行うには所望の形状
を有する特殊な砥石を準備する必要があった。つまり、
この種の砥石は、第4図(b)に示すように、上下が対
称でない外周面の面取りを行うために特定の形状の面を
有していなければならないので、汎用性がなく、コスト
も嵩むといった問題があった。
本発明は、上記問題点を除去し、誘電体分離基板の完成
時に基板外周部に鋭利な部分が形成されることがない円
弧状の面取り形状を形成することができ、しかも低コス
トな誘電体分離基板の装造方法を提供することを目的と
する。
(課題を解決するための手段) 本発明は、上記問題点を解決するために、誘電体分離基
板の製造方法において、単結晶半導体基板の全表面に第
1の絶縁膜を形成し、該第1の絶縁膜をパターニングす
る工程と、該パターニングされた絶縁膜をエツチングマ
スク材として、前記単結晶半導体基板をエツチングし、
該単結晶半導体基板表面に素子分離用のv字溝を形成す
る工程と、前記単結晶半導体基板の裏面外周部に外周端
より任意のエツチング幅と量からなる段差部を形成する
工程と、前記第1の絶縁膜を除去した上で素子分離用の
第2の絶縁膜を全表面に形成する工程と、前記単結晶半
導体基板の表面側に支持体層を形成する工程と、前記基
板の外周側面を円弧状に面取り加工する工程と、前記支
持体層の表面を基準面として、前記単結晶半導体基板の
裏面側より、前記v字溝の底部が露出するまで研磨し、
除去する工程とを順次施すようにしたものである。
(作用) 本発明によれば、誘電体分離基板の製造方法において、
分離用の7字溝をエツチングして形成する際、同時に単
結晶シリコン基板の裏面外周部をエツチングして段差を
形成することにより、面取り加工の際、円弧状の頂点を
従来よりも多結晶シリコン層側に位置させることができ
、誘電体分離基板の完成時に基板外周部に鋭利な部分が
形成されることがない円弧状の面取り形状を形成するこ
とができる。
(実施例) 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
第1図は本発明の実施例を示す誘電体分離基板の製造工
程断面図である。
まず、第1図(a)に示すように、(100)面を有す
る単結晶シリコン基板10の全表面に酸化1ullを形
成し、周知のホトリソエツチング技術により、主表面(
図では下面側)上の所望の位置に開口部12を設けると
ともに、反対表面上には基板周辺端より任意の幅りをも
った開口部13を形成する。開口部13の幅りは、後の
面取り加工時、研磨砥石があたる幅よりも若干大きめの
値、例えば1〜2IIII+程度が適当である。
次に、第1図(b)に示すように、パターニングされた
酸化11111をマスクとしてKOH水溶液等のエツチ
ング液で、所謂異方性エツチングを行い、主表面上の開
口部12に分離領域となるV字溝I4を形成するととも
に、反対表面上の開口部13には段差部15を形成する
。ここで、段差部15の段差量(深さ)は、単結晶シリ
コン基板10外周の厚みがエツチング後の工程を処理す
る上で依然として充分な強度を確保する範囲内であれば
任意で良く、通常は分離用のV字溝14の完成時をエツ
チング終点と。
するのが望ましいことから、v字溝14の深さ(10〜
50μm程度)と同程度の深さをもった段差とな次に、
第1図(C)に示すように、エツチングマスク材として
使用した酸化膜11を全面除去した後、V字溝14及び
段差部15を含む単結晶シリコン基板10の全表面に分
離用の酸化膜16を形成し、更にV字溝14を含む主表
面(図では下面側)上に支持体層となる多結晶シリコン
層17を単結晶シリコン塞板10の厚みと同等の厚さに
形成する。これにより、研暦工程前の誘電体分離基板素
材18を得ることができる。なお、誘電体骨#基板素材
18の直径は、多結晶シリコン層17を形成する際、単
結晶シリコン基板10の外周側面及び裏面にも多少付着
するので、その分草結晶シリコン基板lOの直径より大
きな状態となる。
次に、第1図(d)に示すように、従来と同様の方法に
より、外周側面を面取り加工し、側面及び裏面に付着し
た多結晶シリコン層17を除去すると共に、目標の直径
を得るまで凸面円弧状に加工する。この時、凸面円弧状
の頂点Cは、第1図(b)で設けた段差部15によって
単結晶シリコン基板10の外周部の厚みが薄くなった分
だけ、多結晶シリコン層17側に必然的に移動して形成
される(図中点線はその中心を示す)。
次に、第1図(e)に示すように、多結晶シリコンJ1
!i17が支持体層″として充分な厚みを確保しうる範
囲でその表面を研磨し、後工程での平坦な基準面となる
ような面を形成する。
次に、多結晶シリコン層17の平坦な表面を基準面とし
て、単結晶シリコン基板10の反対表面側よりV字溝1
4の底部露出を見るまで研磨除去する。
これにより、第1図(f> に示すように、酸化膜16
に囲まれた単結晶シリコン島10a、10b、loc・
・・が形成され、誘電体分離基板を得ることができる。
ところで、完成した誘電体分離基板の外周面取り形状は
、第1図(d)で説明したように、凸面円弧状の頂点C
が従来より多結晶シリコン層17側に位置しているため
、第1図(f)に示すように、dとして示す単結晶シリ
コン層側の端面部は鋭利な角度とはならず、全体に良好
な円弧状を形成することができる。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
(発明の効果) 以上、詳細に説明したように、本発明によれば、単結晶
シリコン基板の裏面外周に段差を設けるようにし、だの
で、面取り加工によって得られる凸面円弧状の頂点は従
来より多結晶シリコン層側に確実に位置することができ
、その結果、誘電体分離基板が完成時、外周部に鋭利な
部分のない円弧形状を形成することができる。従って、
後工程中で発生していた誘電体分!l!基板の周囲が欠
けるといった事故をなくすことができ、しかも従来使用
していた面取り砥石や、誘電体分離基板の製造方法を格
別に変更することなく対処することができる。
【図面の簡単な説明】
第1図は本発明の実施例を示す誘電体分離基板の製造工
程断面図、第2図は従来の誘電体分離基板の製造工程断
面図、第3図は従来の誘電体分離基板素材の面取り加工
状態を示す図、第4図は従来の他の誘電体骨jiI基板
素材の加工工程部分断面図である。 10・・・単結晶シリコン基板、10a、10b、10
c・・・単結晶シリコン島、11.16・・・酸化膜、
12.13・・・開口部、14・・・7字溝、15・・
・段差部、17・・・多結晶シリコン層、18・・・誘
電体分離基板素材。 特許出願人 沖電気工業株式会社 代理人 弁理士  清 水  守(外1名)第 図 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 (a)単結晶半導体基板の全表面に第1の絶縁膜を形成
    し、該第1の絶縁膜をパターニングする工程と、 (b)該パターニングされた絶縁膜をエッチングマスク
    材として、前記単結晶半導体基板をエッチングし、該単
    結晶半導体基板表面に素子分離用のV字溝を形成する工
    程と、 (c)前記単結晶半導体基板の裏面外周部に外周端より
    任意のエッチング幅と量からなる段差部を形成する工程
    と、 (d)前記第1の絶縁膜を除去した上で素子分離用の第
    2の絶縁膜を全表面に形成する工程と、(e)前記単結
    晶半導体基板の表面側に支持体層を形成する工程と、 (f)前記基板の外周側面を円弧状に面取り加工する工
    程と、 (g)前記支持体層の表面を基準面として、前記単結晶
    半導体基板の裏面側より前記V字溝の底部が露出するま
    で研磨し、除去する工程とを順次施してなる誘電体分離
    基板の製造方法。
JP20458888A 1988-08-19 1988-08-19 誘電体分離基板の製造方法 Pending JPH0254552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20458888A JPH0254552A (ja) 1988-08-19 1988-08-19 誘電体分離基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20458888A JPH0254552A (ja) 1988-08-19 1988-08-19 誘電体分離基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0254552A true JPH0254552A (ja) 1990-02-23

Family

ID=16492950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20458888A Pending JPH0254552A (ja) 1988-08-19 1988-08-19 誘電体分離基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0254552A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5205475A (en) * 1988-12-16 1993-04-27 Kabushiki Kaisha Challenge Five Sealed letters, postcards and like confidential sheets, and paper, continuous form or document sheet for preparing same
CN111463138A (zh) * 2020-04-20 2020-07-28 长江存储科技有限责任公司 半导体器件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5205475A (en) * 1988-12-16 1993-04-27 Kabushiki Kaisha Challenge Five Sealed letters, postcards and like confidential sheets, and paper, continuous form or document sheet for preparing same
CN111463138A (zh) * 2020-04-20 2020-07-28 长江存储科技有限责任公司 半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
US5727990A (en) Method for mirror-polishing chamfered portion of wafer and mirror-polishing apparatus
JPS5958827A (ja) 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置
EP0854500B1 (en) Method of manufacturing a bonded substrate
US5110764A (en) Method of making a beveled semiconductor silicon wafer
US6113721A (en) Method of bonding a semiconductor wafer
JPH08316180A (ja) 半導体ウェーハの製造方法
JP3328193B2 (ja) 半導体ウエーハの製造方法
JPH069194B2 (ja) 改良された平坦さを持つウェーハからの集積回路
JP2662495B2 (ja) 接着半導体基板の製造方法
JP2658135B2 (ja) 半導体基板
EP0860862B1 (en) Method of manufacturing a bonding substrate
JPH03177023A (ja) エピタキシャル・ウェーハの調製方法
JPH05226305A (ja) 張合せウェハの製造方法
JPH0254552A (ja) 誘電体分離基板の製造方法
JPH10209408A (ja) Soi基板の製造方法
JP2588326B2 (ja) 半導体ウエーハの製造方法
JP2644069B2 (ja) 半導体装置の製造方法
JPS58100432A (ja) ウエハの面取り加工方法
JPS59188921A (ja) 誘電体分離基板の製造方法
WO1997027621A9 (en) Selective-etch edge trimming process for manufacturing semiconductor-on-insulator wafers
WO1997027621A1 (en) Selective-etch edge trimming process for manufacturing semiconductor-on-insulator wafers
JPH09251934A (ja) 半導体集積回路装置の製造方法および半導体ウエハ
JPH0387012A (ja) 接合ウエハおよびその製造方法
JP2500772B2 (ja) 透過型電子顕微鏡用試料作製方法
JP2642538B2 (ja) 半導体ウエーハの製造装置