JPH03152969A - マスタースライス集積回路の構成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパッドに直接接続される抵抗を有するマスター
スライス集積回路の構成方法に関する。

〔従来の技術〕

従来、リニア回路用マスタースライス集積回路の抵抗は
、シート抵抗の約５〜１０倍程度の抵抗値の抵抗１例え
はシート抵抗１にΩ／口の場合、５にΩ〜１０にΩの抵
抗４を、第３図の概略平面図に示すようにアレイ状に並
へて構成していた。

そして、抵抗４を形成した島領域９が最高電位１０に接
続されていた。

〔発明か解決しようとする課題］ 」二連した従来のマスタースライス集積回路の抵抗構成
方法において、抵抗４はそのプロセスの最小ルールを用
いて設Ｊ１シてあり、配線５を介して直接パッド８に接
続される抵抗４は、サージ等の過電圧が印加された場合
、コンタクト部７に電界集中を生し破壊することがある
。

その対策として、電界集中防止の為に、抵抗のコンタク
ト面積を大きくする必要がある。解決手段の一つとして
未使用の抵抗のコンタク１〜部を並列に接続して面積を
増やす方法があるが、使用する抵抗か多い場合対処でき
ない。また他の解決手段として、あらかしめ全ての抵抗
のコンタク１〜部を破壊しない程度に大きくしておく方
法があるが、チップサイズか大きくなるという欠点があ
る。

上述した従来のマスタースライス集積回路の構成方法に
対し、本発明は、パッドに直接接続される抵抗が破壊さ
れないように、簡単にコンタクト部の面積を増やすこと
ができるマスタースライス集積回路の構成方法を提供す
るものＣある。

〔課題を解決するための手段〕

本発明は、同一の素子構成を持った半導体基板を下地と
し、前記素子上の島領域にパッドに直接つながる抵抗を
形成し、この島領域を最高電位に接続するマスタースラ
イス集積回路の構成方法において、前記島領域の前記抵
抗とは異なる領域に、前記抵抗と同一工程で同一導電型
の拡散領域を形成し、この拡散領域を介して前記抵抗を
パッドに接続するマスタースライス集積回路の構成方法
である。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の第１の実施例を説明する概略平面図で
ある。半導体チップ１上に抵抗２がアレイ状にあらかじ
め構成されており、その近傍に抵抗２と同一導電型の拡
散領域３が形成されている。抵抗４および拡散領域３は
島領域９に囲まれ、最高電位１０でバイアスされている
。抵抗４は直接外部端子に出る抵抗であり、配線５によ
り拡散領域６のコンタクト部７に接続され、さらにパッ
ド８に接続されている。これにより抵抗のコンタクト部
面積が増加し、電界集中による破壊を防止することがで
きる。

第２図は本発明の第２の実施例を説明する概略平面図で
ある。抵抗と同一工程で作られる拡散領域３が、半導体
チップ］の外周部のバット８間に形成されており、抵抗
４は第１の実施例と同様に拡散領域６を介してパッド８
に接続されている。

この実施例では、拡散領域をパッド８間に形成すること
により、チップサイズを小さくすることができる。

〔発明の効果〕

以上説明したように本発明は、あらかじめ下地に形成さ
れた拡散領域を介して、抵抗とパッドとを接続すること
により、電界集中による抵抗の破壊を防止することがで
きる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を説明するマスタースラ
イス集積回路の概略平面図、第２図は本発明の第２の実
施例を説明するマスタースライス集積回路の概略平面図
、第３図は従来のマスタースライス集積回路の概略平面
図である。 １・・・半導体チップ、２，４・・・抵抗、３．６・・
・拡散領域、５・・・配線、７・・・コンタクト部、８
・・・パッド、９・・・島領域、１０・・最高電位。

Claims (1)

【特許請求の範囲】
1. 　同一の素子構成を持った半導体基板を下地とし、前記
   素子上の島領域にパッドに直接つながる抵抗を形成し、
   この島領域を最高電位に接続するマスタースライス集積
   回路の構成方法において、前記島領域の前記抵抗とは異
   なる領域に、前記抵抗と同一工程で同一導電型の拡散領
   域を形成し、この拡散領域を介して前記抵抗をパッドに
   接続することを特徴とするマスタースライス集積回路の
   構成方法。