JPH09199565A - プロセス監視回路 - Google Patents
プロセス監視回路Info
- Publication number
- JPH09199565A JPH09199565A JP618596A JP618596A JPH09199565A JP H09199565 A JPH09199565 A JP H09199565A JP 618596 A JP618596 A JP 618596A JP 618596 A JP618596 A JP 618596A JP H09199565 A JPH09199565 A JP H09199565A
- Authority
- JP
- Japan
- Prior art keywords
- test
- pads
- scribe line
- process monitoring
- process monitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 集積回路のウエハを製造する場合には、プロ
セス状態の監視のために、プロセス監視回路、すなわち
テスト用トランジスタとテスト用パッドとが形成され
る。本発明は、これらを小型化することを目的とする。 【解決手段】 本発明にあっては、スクライブライン５
の内側に設けられるテスト用パッド２，２，・・・・を千鳥
状に配置した。これにより、テスト用パッド２，２，・・
・・のピッチを小とすることができ、回路全体の占有面積
を小とすることができる。
セス状態の監視のために、プロセス監視回路、すなわち
テスト用トランジスタとテスト用パッドとが形成され
る。本発明は、これらを小型化することを目的とする。 【解決手段】 本発明にあっては、スクライブライン５
の内側に設けられるテスト用パッド２，２，・・・・を千鳥
状に配置した。これにより、テスト用パッド２，２，・・
・・のピッチを小とすることができ、回路全体の占有面積
を小とすることができる。
Description
【０００１】
【発明の属する技術分野】この発明は、集積回路ウエハ
の製造プロセスの監視に用いて好適なプロセス監視回路
に関する。
の製造プロセスの監視に用いて好適なプロセス監視回路
に関する。
【０００２】
【従来の技術】従来より、集積回路のウエハを製造する
場合には、各種抵抗器やトランジスタ等のテスト素子を
ウエハのスクライブライン内に形成し、その特性を測定
することによってウエハのプロセス状態を監視してい
た。そのプロセス監視回路の詳細を図３に示す。図にお
いて１はテスト用トランジスタであり、その各端子はテ
スト用パッド（電極）２，２，・・・・に接続されている。
これらテスト用パッド２，２，・・・・はスクライブライン
に沿って配列されていた。そして、スクライブラインに
は、アラインメント・セルや、プロセス監視用パターン
等をさらに配置する必要があった。
場合には、各種抵抗器やトランジスタ等のテスト素子を
ウエハのスクライブライン内に形成し、その特性を測定
することによってウエハのプロセス状態を監視してい
た。そのプロセス監視回路の詳細を図３に示す。図にお
いて１はテスト用トランジスタであり、その各端子はテ
スト用パッド（電極）２，２，・・・・に接続されている。
これらテスト用パッド２，２，・・・・はスクライブライン
に沿って配列されていた。そして、スクライブラインに
は、アラインメント・セルや、プロセス監視用パターン
等をさらに配置する必要があった。
【０００３】
【発明が解決しようとする課題】ところで、近年は集積
回路の高集積化が進行しており、プロセス監視回路につ
いても小型化が要求されている。しかも、高集積化に伴
ってテスト項目も増加するため、プロセス監視回路の数
も増大し、必要な回路を全てスクライブライン上に形成
することが困難になった。また、テスト用パッド２，
２，・・・・を２列にすると、スクライブラインの幅が太く
なりすぎ、ウエハを有効利用できないという問題が生じ
る。この発明は上述した事情に鑑みてなされたものであ
り、占有面積をきわめて小さくできるプロセス監視回路
を提供することを目的とする。
回路の高集積化が進行しており、プロセス監視回路につ
いても小型化が要求されている。しかも、高集積化に伴
ってテスト項目も増加するため、プロセス監視回路の数
も増大し、必要な回路を全てスクライブライン上に形成
することが困難になった。また、テスト用パッド２，
２，・・・・を２列にすると、スクライブラインの幅が太く
なりすぎ、ウエハを有効利用できないという問題が生じ
る。この発明は上述した事情に鑑みてなされたものであ
り、占有面積をきわめて小さくできるプロセス監視回路
を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記課題を解決するため
この発明にあっては、集積回路ウエハの製造プロセスの
監視に用いられるプロセス監視回路であって、プロセス
監視用素子と、該プロセス監視用素子に接続されるとと
もに、前記集積回路ウエハのスクライブライン上に設け
られ、千鳥状に配置された複数のパッドとを具備するこ
とを特徴とする。
この発明にあっては、集積回路ウエハの製造プロセスの
監視に用いられるプロセス監視回路であって、プロセス
監視用素子と、該プロセス監視用素子に接続されるとと
もに、前記集積回路ウエハのスクライブライン上に設け
られ、千鳥状に配置された複数のパッドとを具備するこ
とを特徴とする。
【０００５】
【発明の実施の形態】以下、この発明の一実施形態のプ
ロセス監視回路について説明する。まず図１において、
略正方形状のテスト用パッド２，２，・・・・はスクライブ
ライン５に沿って、千鳥状に配置されている。また、テ
スト用パッド２，２，・・・・の頂部のうちスクライブライ
ン５の周縁部に対向するものは切り欠かれ、これによっ
てテスト用パッド２，２，・・・・全体の所要幅が削減され
ている。
ロセス監視回路について説明する。まず図１において、
略正方形状のテスト用パッド２，２，・・・・はスクライブ
ライン５に沿って、千鳥状に配置されている。また、テ
スト用パッド２，２，・・・・の頂部のうちスクライブライ
ン５の周縁部に対向するものは切り欠かれ、これによっ
てテスト用パッド２，２，・・・・全体の所要幅が削減され
ている。
【０００６】次に、テスト用トランジスタ１は、テスト
用パッド２，２，・・・・に接続されるとともに、これらの
下方に設けられている。その詳細を図２を参照し説明す
る。図において半導体基板にはテスト用トランジスタ１
が形成されており、その各端子に第１の金属層４，４，
・・・・が接合されている。テスト用トランジスタ１および
金属層４，４，・・・・は、ＳｉＯ2層３，３，・・・・によっ
て周囲から絶縁されている。
用パッド２，２，・・・・に接続されるとともに、これらの
下方に設けられている。その詳細を図２を参照し説明す
る。図において半導体基板にはテスト用トランジスタ１
が形成されており、その各端子に第１の金属層４，４，
・・・・が接合されている。テスト用トランジスタ１および
金属層４，４，・・・・は、ＳｉＯ2層３，３，・・・・によっ
て周囲から絶縁されている。
【０００７】また、ＳｉＯ2層３，３，・・・・および金属
層４，４，・・・・の上方には第２の金属層が形成され、こ
の第２の金属層によってテスト用パッド２，２，・・・・が
形成されている。そして、テスト用パッド２，２，・・・・
は、第１の金属層４，４，・・・・に接合されている。これ
により、テスト用パッド２，２，・・・・に電圧を印加し、
あるいは電流を流すと、テスト用トランジスタ１の特性
に応じた電圧または電流が得られ、ウエハのプロセス状
態を監視することができる。
層４，４，・・・・の上方には第２の金属層が形成され、こ
の第２の金属層によってテスト用パッド２，２，・・・・が
形成されている。そして、テスト用パッド２，２，・・・・
は、第１の金属層４，４，・・・・に接合されている。これ
により、テスト用パッド２，２，・・・・に電圧を印加し、
あるいは電流を流すと、テスト用トランジスタ１の特性
に応じた電圧または電流が得られ、ウエハのプロセス状
態を監視することができる。
【０００８】なお、本実施形態のプロセス監視回路にお
いてはプロセス監視用素子としてテスト用トランジスタ
を用いたが、プロセス監視用素子はこれに限定されるも
のではない。すなわち、抵抗器等、プロセス状態に応じ
て特性の変動するものであれば、全てプロセス監視用素
子として用いることができる。また、テスト用トランジ
スタ１等のプロセス監視素子は、必ずしもスクライブラ
イン５内に設ける必要はなく、集積回路内に設けてもよ
い。
いてはプロセス監視用素子としてテスト用トランジスタ
を用いたが、プロセス監視用素子はこれに限定されるも
のではない。すなわち、抵抗器等、プロセス状態に応じ
て特性の変動するものであれば、全てプロセス監視用素
子として用いることができる。また、テスト用トランジ
スタ１等のプロセス監視素子は、必ずしもスクライブラ
イン５内に設ける必要はなく、集積回路内に設けてもよ
い。
【０００９】
【発明の効果】以上説明したように、この発明のプロセ
ス監視回路によれば、スクライブライン上に設けるべき
パッドを千鳥状に配置したから、パッド間のピッチを小
とすることができ、回路全体の占有面積を小とすること
ができる。
ス監視回路によれば、スクライブライン上に設けるべき
パッドを千鳥状に配置したから、パッド間のピッチを小
とすることができ、回路全体の占有面積を小とすること
ができる。
【図１】 一実施形態のプロセス監視回路の回路図であ
る。
る。
【図２】 一実施形態のプロセス監視回路の断面図であ
る。
る。
【図３】 従来のプロセス監視回路の回路図である。
１ テスト用トランジスタ（プロセス監視用素子） ２ テスト用パッド（パッド）
Claims (1)
- 【請求項１】 集積回路ウエハの製造プロセスの監視に
用いられるプロセス監視回路であって、 プロセス監視用素子と、 該プロセス監視用素子に接続されるとともに、前記集積
回路ウエハのスクライブライン上に設けられ、千鳥状に
配置された複数のパッドとを具備することを特徴とする
プロセス監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP618596A JPH09199565A (ja) | 1996-01-17 | 1996-01-17 | プロセス監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP618596A JPH09199565A (ja) | 1996-01-17 | 1996-01-17 | プロセス監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199565A true JPH09199565A (ja) | 1997-07-31 |
Family
ID=11631506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP618596A Pending JPH09199565A (ja) | 1996-01-17 | 1996-01-17 | プロセス監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09199565A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009170927A (ja) * | 2009-02-20 | 2009-07-30 | Renesas Technology Corp | 半導体装置の製造方法 |
| US8211716B2 (en) | 2008-03-27 | 2012-07-03 | Renesas Electronics Corporation | Manufacturing method of a semiconductor device, a semiconductor wafer, and a test method |
-
1996
- 1996-01-17 JP JP618596A patent/JPH09199565A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8211716B2 (en) | 2008-03-27 | 2012-07-03 | Renesas Electronics Corporation | Manufacturing method of a semiconductor device, a semiconductor wafer, and a test method |
| JP2009170927A (ja) * | 2009-02-20 | 2009-07-30 | Renesas Technology Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07169807A (ja) | 半導体ウェハ | |
| JP4601910B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH0773106B2 (ja) | 半導体装置の製造方法 | |
| JPH0576174B2 (ja) | ||
| JPH09199565A (ja) | プロセス監視回路 | |
| IE53794B1 (en) | Large scale integration semiconductor device having monitor element and method of manufacturing the same | |
| JPH04365347A (ja) | 半導体チップにおけるモニタ装置用素子構造 | |
| JPH09172014A (ja) | 半導体装置の電源線構造 | |
| JPS62183134A (ja) | 半導体装置 | |
| JPH09199564A (ja) | プロセス監視回路 | |
| JP2710357B2 (ja) | 集積回路装置 | |
| JPH04111324A (ja) | 半導体装置 | |
| JPH11135632A (ja) | 半導体装置 | |
| JPH04254342A (ja) | 半導体集積回路装置 | |
| JPH05136243A (ja) | エージング等テスト用パターンを付加した半導体ウエハー | |
| JPS63173342A (ja) | 半導体装置 | |
| JPS62193137A (ja) | 半導体装置の製造方法 | |
| JPH07106417A (ja) | 半導体集積回路装置 | |
| JPH1126536A (ja) | 半導体装置およびこれを用いた評価方法 | |
| JPH04260352A (ja) | 半導体集積回路装置 | |
| JPS61193469A (ja) | 半導体装置の製造方法 | |
| JPS5843558A (ja) | 相補型絶縁ゲ−ト電界効果半導体集積回路装置 | |
| JPH11330170A (ja) | 半導体装置およびその製造方法ならびに半導体装置の検査方法 | |
| JPH04116827A (ja) | 半導体装置 | |
| JPH02192145A (ja) | 半導体装置 |