JPH0311731A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、微細化された大規模集積（ＬａｒｇｅＳｃａ
ｌｅ　　Ｉｎｔｅｇｒａｔｉｏｎ、ＬＳＩ）回路の製作
に要求される、良好な電流−電圧特性を持つ浅いソース
、ドレイン接合を有する半導体装置の製造方法に関し、
特に電界効果型トランジスタ、例えば微細化された金属
−酸化物−半導体電界効果トランジスタ（Ｍｅｔａｌ　
　０ｘｉｄｅ　　Ｓｅｍ１ｃ、ｏｎｄｕｃｔｏｒ　　Ｆ
ｉｅｌｄＥｆｆｅｃｔ　　Ｔｒａｎｓｉｓｔｏｒ、ＭＯ
ＳＦＥＴ）の製造方法に関する。

〔従来の技術〕

大規模集積回路（ＬＳＩ）は高性能化、高集積化に向け
てさらに微細化の研究が進められているが、その要とな
る電界効果型トランジスタ、例えば微細なＭＯＳＦＥＴ
　ＣＭＯ３型Ｏ３効果トランジスタ）を実現するために
は、ＭＯＳ　Ｆ　ＥＴのソース、ドレインとして用いら
れる接合として、深さが０．１μｍ程度以下の浅い接合
が必要不可欠である。従来、シリコン（Ｓｔ）基板に接
合を形成する方法としては、Ｐ″ＮＮ接合成する場合に
はＮ型シリコン基板に対してＢ（Ｂｏｒｏｎ。

硼素）を、Ｎ″ＰＰ接合成する場合にはＰ型シリコン基
板に対してＡｓ　　（Ａｒｓｅｎｉｃ、砒素）あるいは
Ｐ　（Ｐｈｏｓｐｈｏｒｕｓ、燐）をイオン注入し、電
気炉中でアニールするという手法が用いられてきた。し
かし、アニール時の不純物の拡散のために、浅い接合を
形成するのは困難であった。このため、従来の電気炉ア
ニールの代わりに、不純物の拡散をあまり起こさせない
で活性化できるランプアニールが、浅い接合形成を可能
にする有力な手法として用いられていた。しかし、浅い
接合形成に不可欠な低エネルギイオン注入を行うと、特
にＰ″Ｎ接合形成に用いるＢの場合には、低指数の結晶
軸方向からずらしてイオン注入しても、チャネリングが
起き不純物が深くまで侵入し、接合を浅くできないとい
う問題点があった。

上記のチャネリングを抑えるためには、例えばＢのイオ
ン注入の前に電気的特性に影響を与えないイオン、例え
ばＳｉのイオン注入により、Ｓｉ基板の表面付近を非晶
質化するという方法が提案されている。この方法によれ
ば、非晶質へのイオン注入であるためチャネリングを防
止でき、浅い邊合の形成が可能であるが、非晶質化のた
めのＳｔのイオン注入により導入される結晶欠陥の影響
のために、接合ダイオードのリーク電流が大きくなり、
良好な電流−電圧特性を持つ浅い接合を形成できないと
いう問題点があった。この問題を解決する方法として、
同一出願人で、本願の発明者が発明者の一人となってい
る、特開昭６３−１５５７２０号公報「半導体装置の製
造方法」において記載されているように、アニール時に
わずかに不純物を拡散させることにより、良好な特性を
持つ浅い接合を形成する方法を開示した。しかしながら
、この方法で、は接合の深さが約８００〜１０００程度
度の接合は形成できるが、不純物を拡散させるという手
法を取っていることから、前記数値よりさらに浅い５０
０人程程度接合を形成するのは難しいという欠点があっ
た。

〔発明が解決しようとする課題〕

本発明の目的は、従来の浅いＰＮ接合形成技術の以上の
ような問題点を解決し、リーク電流の抑制された良好な
電流−電圧特性を持つ極めて浅い接合を形成する工程を
含むことを特徴とする半導体装置の製造方法を提供する
ことにある。

〔課題を解決するための手段〕

まず、本発明の骨子である非晶質化による浅い接合形成
技術について述べる。浅いＰ″Ｎ゛接合形成への応用を
例として、ここでは不純物イオンとしては、例えばＢの
場合について述べるが本発明の要旨がこれに限定される
ものではないことは明らかである。非晶質化によりチャ
ネリング、を完全に防止するためには、非晶質層の深さ
をＢの注入深さよりも深（する必要がある。ところが、
非晶質層へのＢのイオン注入後のアニール後、もとの非
晶質層とシリコン単結晶の界面付近に結晶欠陥が発生し
、この結晶欠陥のためにＰ″Ｎ接合ダイオードのリーク
電流が増大する等のダイオード特性の劣化をもたらすこ
とが明らかとなっている。

種々の実験的検討の結果、上記結晶欠陥が空乏層中にあ
るときにダイオード特性が劣化し、空乏層中にない時に
は良好なダイオード特性を得ることができることがわか
った。同一出願人で、本願の発明者が発明者の一人とな
っている特開昭６３−１５５７２０号公報「半導体装置
の製造方法」においては、上記ダイオード特性の劣化の
問題点を解決するために、Ｂのイオン注入後の熱処理（
アニール）による拡散で、接合位置を結晶欠陥の位置よ
りも深くすることにより、良好なダイオード特性を持つ
接合を得ている。

本発明は、非晶質化によりチャネリングを防止し、しか
もＢのイオン注入後のアニール時の拡散を起こさせるこ
となく良好なダイオード特性を持つ極めて浅い接合を形
成する工程を含むことを特徴とする半導体装置の製造方
法を提供するものである。本発明では拡散を起こさせな
いために非常に浅い接合を形成することができるという
特徴がある。特開昭６３−１５５７２０号公報「半導体
装置の製造方法」の開示内容においては、結晶欠陥をＰ
゛層中すなわち接合深さより浅い位置に形成することに
より良好なダイオード特性を得た。

これに対して本発明では、電圧を印加させて動作をさせ
る時のＰ″Ｎ接合面からＮ層中へ、もしくはＮ″Ｐ接合
面からＰ層中へ広がる空乏層の深さよりもさらに深い位
置に上記結晶欠陥層を位置させることにより、良好なダ
イオード特性を実現しようとするものである。ところで
−船釣なＭＯＳＦＥＴの製造方法においては、通常、ソ
ース、ドレイン形成のためのイオン注入は、ゲート電極
をイオン注入時のマスクとした自己整合工程により行わ
れている。従って、非晶質化のためのＳｉイオン注入は
、ゲート電極形成後に行う必要があるが、このときの非
晶質層は、ゲート電極側壁から横方向にも拡がるので、
結晶欠陥層がゲート電極直下の浅い場所、すなわちチャ
ネルとなるべき場所に位置し、ＭＯＳ　Ｆ　ＥＴの電気
的特性に悪影響を与える可能性がある。本発明の重要な
特徴の１つは、この横方向に拡がる結晶欠陥層がＭＯＳ
ＦＥＴの特性に悪影響を与えないようにすることである
。そのために本発明では、非晶質層の深さをゲート長と
同程度もしくはそれ以上に深くし、イオン注入されたイ
オンの横方向の拡がりにより、ゲート直下も全て非晶質
化することにより、あるいは、ゲート電極の厚さに比べ
て十分深い深さを有する非晶質層を形成することにより
上記問題点を解決した。すなわち、後者ではゲート電極
を通して、ゲート直下も全て非晶質化することにより上
記要求を実現している。すなわち、本発明は、ゲート電
極をマスクとした自己整合工程によるソース、ドレイン
領域の形成に非晶質化技術を応用する際、第一のイオン
注入により非晶質層を形成した後、第二のイオン注入に
より不純物イオンを注入し接合を形成する工程において
、ゲート電極直下も、横方向から非晶質化される程度に
、あるいはゲート電極を通して非晶質化される程度に、
第一のイオン注入により形成される非晶質層の深さを深
くし、第二のイオン注入とその後のアニルにより形成さ
れる接合の空乏層がもとの非晶質層と単結晶の界面より
も浅くなるようにすることを最も主要な特徴としている
。

〔実施例〕

第１図は、本発明をＭＯ３型大規模集積回路（ＭＯ３Ｌ
ＳＩ）の製造に適用した場合の一実施例であって、Ｐチ
ャネルＭＯＳ　Ｆ　ＥＴの製造工程を示すのである。第
１図中、１はＮ型Ｓｉ基板、２はフィールド酸化膜、３
はゲート酸化膜、４は低抵抗多結晶シリコンゲート電極
、５は非晶質層、６はＰ゛層（ソース、ドレイン）、７
は非晶質層形成のためのイオン注入に伴う結晶欠陥、８
は眉間絶縁膜、９はＡｌ電極である。まず、第１図（ａ
）に図示されるように、通常のＭＯ３ＬＳＩ製造工程に
従って厚さ５０００人のフィールド酸化膜２を形成した
後、厚さ１００人のゲート酸化膜３を乾燥酸素雰囲気で
形成する。次に、Ｐの低濃度イオン注入によりチャネル
領域の不純物濃度（Ｐｔ３度）を例えば３　ｘ　ｌ　Ｑ
　”ｃ　ｍ−’の濃度に調整する。その後、ゲート電極
として用いる低抵抗多結晶シリコンを例えば４０００人
の厚さに堆積し、通常のフォトリソグラフィあるいは電
子ビームリソグラフィを用いてゲート電極４を形成する
。ここでは、電子ビームリソグラフィとドライエツチン
グにより、ゲート長が０．１μｍ程度の極めて微細なゲ
ート電極を形成している。次に、第１図（ｂ）に図示す
るように、ソース、ドレインとして用いるＰ”Ｎ接合形
成のためのイオン注入に先立って、Ｓｉイオンを所定の
加速エネルギと注入量、例えば１５０ｋｅＶ、２　ｘ　
１０　Ｉｓｃ　ｍ−”（７）条件でイオン注入し、Ｎ型
Ｓｉ基板中に非晶質層５を形成する。ここに示した条件
でイオン注入した場合、非晶質層５の深さは３０００人
である。ゲート長は０．１μｍであるので、Ｓｉイオン
注入時のイオンの横方開拡がりにより、ゲート直下のＳ
ｉ基板も第１図（ｂ）に図示されたように非晶質化され
ている。第２図は、非晶質層の深さとＳｉの注入エネル
ギの関係を図示したものである。

第２図に図示されているように、非晶質層の深さはＳｉ
の注入エネルギにより制御できることがわかる。また必
要に応じて２種類以上の注入エネルギで重ねてイオン注
入（多段イオン注入）する場合もある。この場合はその
内の最大の注入エネルギでＳｔ裏表面らの非晶質層の深
さが決定される。

例えばＳｉのイオン注入エネルギ１５０ｋｅＶ、注入量
２　Ｘ　１０”ｃｍ−”では非晶質層の厚さは３０００
人となることが第２図から容易にわかるであろう。次に
、第１図（ｃ）に図示するように、ソース、ドレインと
して用いるＰ″Ｎ接合形成のために、ＢＦ、イオンを所
定の低加速エネルギと所定の注入量、例えば１５ｋｅＶ
、１×１０１４ｃｍ−２の条件でイオン注入する。ここ
で、ＢＦ２イオンを用いた理由は、低エネルギのＢイオ
ンを得るためで、ｌ　５ｋｅＶのＢ　Ｆ　ｚイオン注入
は３゜４ｋｅＶのＢイオン注入と同等である。しかる後
に、第１図（ｄ）に図示するように、熱処理、例えば９
００℃、１０秒の条件でランプアニールを行い、イオン
注入により導入されたＢの活性化を行うとともに、非晶
質層５の再結晶化を行う。これにより非晶質層５は単結
晶となるので、Ｓｉイオン注入はＰ゛層６抵抗等の電気
的特性には影響を与えなくなる。第３図は、Ｐ゛層での
Ｂの深さ方向の濃度分布を示したものである。第３図中
、実′ａ（）がランプアニール後の分布を表し、破線（
−−−’）はイオン注入直後の分布を表す。

イオン注入したＢをアニールすると、イオン注入に伴う
ダメージに基づく増速拡散のために、ランプアニールの
ような短時間アニールでも分布形状が拡がることが知ら
れている。これに対して、非晶質層中では上記の増速拡
散が抑えられるので、活性化のためのアニールではＢは
ほとんど拡散せず、第３図に図示するように、接合深さ
５００人の極めて浅いＰＮ接合が形成される。このとき
、もとの非晶質層と単結晶の界面付近に非晶質層形成の
ためのイオン注入に伴う結晶欠陥７が形成されるが、こ
の結晶欠陥の影響については後で詳しく述べる。以上の
ような製造方法でソース、ドレイン用の浅いＰ″ＮＮ接
合成した後は、通常のＭＯ５ＬＳ−Ｉの製造工程に従っ
て、第１図（ｅ）に図示するように、層間絶縁膜８の堆
積後パターニング処理してソース、ドレイン、及びゲー
ト用の電極層、即ち例えばＡＩ電極９を形成し、Ｐチャ
ネルＭＯ３ＦＥＴが製造される。

第１図（ｄ）、（ｅ）に図示されるように、イオン注入
で非晶質層を形成した場合には、アニル後、非晶質層と
単結晶の界面付近に結晶欠陥が発生する。この結晶欠陥
を７で表している。そして、この結晶欠陥が半導体の空
乏層中にあるときは生成再結合中心として働くので、Ｐ
Ｎ接合の逆方向のリーク電流の増大等の電気的特性への
悪影響をもたらす。本発明においては、この非晶質化に
伴う結晶欠陥がソース、ドレインの空乏層中に存在しな
いようにすることにより、リーク電流の増大等の特性劣
化が発生しないように考慮している。第４図は、本発明
の詳細な説明した半導体装置の製造方法を用いて形成さ
れたＭＯＳ　Ｆ　ＥＴの断面構造の拡大図であり、６−
１はＰ゛ソース６−２はＰ゛ドレイン１０は空乏層端で
ある。

第２図に図示するように、ＭＯＳＦＥＴの動作状態では
ドレインに印加する電圧でドレインの空乏層が伸びるが
、この空乏層の深さが結晶欠陥７より浅くなるように非
晶質化のためのＳｉイオン注入エネルギを選んでいる。

すなわち、第４図に図示する距離Ｗ、が距離Ｗ２より大
き（なるように設定した。即ち、第４図においてＷｌは
半導体基板結晶表面から非晶質層形成のためのイオン注
入に伴う結晶欠陥７までの距離を表し、Ｗ２は半導体基
板結晶表面からＭＯＳＦＥＴの動作状態で印加された電
圧に伴う空乏層の広がる距離までの寸法を表している。

さらに、ゲート長に比べて非晶質層の深さの方が大きい
ので、ゲート直下のチャネル領域となる部分には非晶質
層形成のためのイオン注入に伴う結晶欠陥７は存在せず
、移動度の低下等のＭＯＳ　Ｆ　ＥＴの特性劣化を招く
ことはない。

以上のように、本発明によれば、チャネリングおよびア
ニール時の拡散を防止し、しかも良好な電流−電圧特性
を持つ浅いＰＮ接合を存するソース、ドレインにより形
成される微細化ＭＯＳ　Ｆ　ＥＴを製造することができ
る。

以上の実施例では、非晶質化のためのＳｉイオン注入に
おいて、注入イオンの横方開拡がりによりゲート直下を
非晶質化するものであり、これは、ゲート長が短い場合
に有効である。次にゲート長が長い場合にも有効である
他の実施例を述べる。

第５図は、本発明の他の実施例としての半導体装置の製
造方法を説明するための模式的断面構造図であって、ゲ
ート電極を通してゲート直下を非晶質化することを特徴
とする半導体装置の製造方法に関する実施例である。第
５図（ａ）に図示す−るように、厚さ５０００人のフィ
ールド酸化膜、厚さ１００人のゲート酸化膜を形成する
。次に、ゲート電極として用いる低抵抗多結晶シリコン
を２０００人の厚さに堆積し、フォトリソグラフィある
いは電子ビームリソグラフィを用いてゲート電極４を形
成する。次に、第５図（ｂ）に図示するように、ソース
、ドレインとして用いるＰ”Ｎ接合形成のためのイオン
注入に先立って、Ｓｉイオンを所定の加速エネルギと注
入量、例えば２００ｋｅＶ、２　ｘ　１０”ｃｍ−”の
条件でイオン注入し、Ｎ型Ｓｉ基板ｌ中に非晶質層５を
形成する。ここに示した条件でイオン注入した場合、非
晶質層５の深さは４０００人であるので、第５図（ｂ）
に図示す条ように、Ｓｉイオンはゲート電極４を突き抜
けてＳｉ基板１中に侵入し、ゲート電極直下、すなわち
チャネル領域となるべき部分も非晶質化されることにな
る。以後の工程は第１図を用いて説明した第１の実施例
と同様であって、第５図（Ｃ）、（ｄ）、（ｅ）に図示
するように、Ｐ゛層６層間絶縁膜８、Ａｌ電極９を成形
し、Ｐチャネル領域　Ｓ　Ｆ　ＥＴが製造されている。

以上の第２の実施例においても、非晶質化に伴う結晶欠
陥７は、第５図（ｄ）、（ｅ）に図示するように、チャ
ネルとなる部分も含めて深い位置に形成されるので、ド
レインの空乏層は結晶欠陥７まで届かず、良好なダイオ
ード特性を持つ浅いソース、ドレインを有するＭＯＳ　
Ｆ　ＥＴを製造することができる。

この第２の実施例に図示した本発明の半導体装置の製造
方法では、ゲート長に無関係にＳｉの注入条件を決定で
きるので、様々なＬＳＩにおいて用いられる場合の自由
度が大きいという利点がある。

なお、以上の第１及び第２の実施例としての説明では非
晶質化のためのイオン注入の第一のイオン種としてはＳ
ｉイオンの場合を述べたが、他にＧｅ、Ａｒ等でもよい
ことはもちろんであり、最終的に電気的特性に影響を与
えないものであれば他のイオンであってもよい。さらに
また今まで説明した非晶質層を形成するための第１の工
程においては、同種のイオンを多段に、しかも注入エネ
ルギを変えて注入することにより所定の深さに形成して
もよい。また複数のイオン種を用いて多段にイオン注入
を行なってもよいことはもちろんである。このような多
段に注入エネルギを変えてイオン注入を行なうことによ
って半導体表面からかなり深い範囲にわたって全領域に
非晶質層を形成するような用途にも適用することができ
る。また、接合形成のための第二のイオン種としてはＢ
Ｆ。

の場合を述べたが、勿論Ｐ″ＮＮ接合合はＢ等他のイオ
ンであってもよく、Ｎ’Ｐ接合のときには、Ａ　ｓ　、
Ｐ等のイオンを使用すればよい。さらに、熱処理手段と
してはランプアニールを用いる場合を述べたが、他のア
ニール方法、例えば電気炉アニール、電子ビームアニー
ル、レーザアニール等であってもよいことはいうまでも
ない。

本発明の実施態様を述べると以下の通りである。

即ち、本発明は電界効果型トランジスタの製造工程にお
いて、ゲート電極形成後、半導体の電気特性に影響を与
えない不活性な第一のイオンをイオン注入しソース領域
、ドレイン領域となるべき領域およびゲート電極の下側
のチャネル領域となるべき領域に非晶質層を形成する第
１の工程と、電気的に活性な第二のイオンをイオン注入
する第２の工程と、前記非晶質層の再結晶化および該第
二のイオン注入により導入された不純物の活性化用熱処
理を行う第３の工程とを含むことを特徴とする半導体装
置の製造方法であり、さらに具体的には前記第３の工程
において前記非晶質層を再結晶化したときに発生する結
晶欠陥の深さを、前記電界効果型トランジスタのソース
領域、ドレイン領域より前記非晶質層を再結晶化された
層中に広がる空乏層の内、深い方の深さよりも深く形成
するべく、かつ前記第１の工程においてイオン注入され
たイオンの横方向の拡がりによりゲート電極直下のチャ
ネル領域となるべき領域を全て非晶質化するべく、前記
第１の工程におけるイオン注入の注入エネルギ及び注入
量と前記ゲート電極のゲート長とを選定して形成する工
程とを含むことを特徴とする半導体装置の製造方法であ
り、さらに別の実施態様としては前記第３の工程におい
て前記非晶質層を再結晶したときに発生する結晶欠陥の
深さを、前記電界効果型トランジスタのソース領域、ド
レイン領域より前記非晶質層を再結晶化された層中に広
がる空乏層の内、深い方の深さよりも深く形成するべく
、かつゲート電極を通してゲート電極直下のチャネル領
域となるべき領域も全て非晶質化するべく、前記第１の
工程におけるイオン注入の注入エネルギ及び注入量と前
記ゲート電極の厚さとを選定して形成する工程とを含む
ことを特徴とする半導体装置の製造方法に関するもので
ある。

〔発明の効果〕

以上説明したように、本発明によれば、ゲート電極直下
も含めて深く非晶質化するので、イオン注入時のチャネ
リングおよびアニール時の拡散を抑制することができ、
浅い接合を形成できる。また、もとの非晶質層と単結晶
の界面付近に出来る結晶欠陥は空乏層が届かない程度に
まで深く形成されるので、良好なダイオード特性を持つ
接合を得ることができるという利点がある。さらに、チ
ャネルとなる部分には結晶欠陥層が存在しないようにす
るので、ＭＯ３ＦＥＴ特性の劣化がなく、５００人とい
う極めて浅いソース、ドレイン接合を持つ微細なＭＯＳ
ＦＥＴを製造できる等、本発明の効果は大きいものがあ
る。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の一実施例を示した図、
第２図は非晶質層の深さとＳｉの注入エネルギの関係を
示した図、第３図は本発明の実施例で示した方法で形成
した浅い接合のＢの深さ方向の濃度分布を示した図、第
４図は本発明の実施例で示したＭＯＳ　Ｆ　ＥＴの断面
構造の拡大図、第５図（ａ）〜（ｅ）は本発明の他の実
施例を示した図である。 １・・・Ｎ型Ｓｉ基板、２・・・フィールド酸化膜、３
・・・ゲート酸化膜、４・・・低抵抗多結晶シリコンゲ
ート電極、５・・・非晶質層、６・・・ソース、ドレイ
ン用Ｐ゛１ｉ、６−１・・・ソース用２４層、６−２・
・・ドレイン用Ｐ゛層、７・・・非晶質層形成のための
イオン注入に伴う結晶欠陥、８・・・層間絶縁膜、９・
・・ＡＮ電極、１０・・・空乏層端

Claims (1)

1. 【特許請求の範囲】 １、電界効果型トランジスタの製造工程において、ゲー
   ト電極形成後、半導体の電気特性に影響を与えない不活
   性な第一のイオンをイオン注入しソース領域、ドレイン
   領域となるべき領域およびゲート電極の下側のチャネル
   領域となるべき領域に非晶質層を形成する第１の工程と
   、電気的に活性な第二のイオンをイオン注入する第２の
   工程と、前記非晶質層の再結晶化および該第二のイオン
   注入により導入された不純物の活性化用熱処理を行う第
   ３の工程とを含むことを特徴とする半導体装置の製造方
   法。 ２、前記第３の工程において前記非晶質層を再結晶化し
   たときに発生する結晶欠陥の深さを、前記電界効果型ト
   ランジスタのソース領域、ドレイン領域より前記非晶質
   層を再結晶化された層中に広がる空乏層の内、深い方の
   深さよりも深く形成するべく、かつ前記第１の工程にお
   いてイオン注入されたイオンの横方向の拡がりによりゲ
   ート電極直下のチャネル領域となるべき領域を全て非晶
   質化するべく、前記第１の工程におけるイオン注入の注
   入エネルギ及び注入量と前記ゲート電極のゲート長とを
   選定して形成する工程とを含むことを特徴とする前記請
   求項１記載の半導体装置の製造方法。 ３、前記第３の工程において前記非晶質層を再結晶した
   ときに発生する結晶欠陥の深さを、前記電界効果型トラ
   ンジスタのソース領域、ドレイン領域より前記非晶質層
   を再結晶化された層中に広がる空乏層の内、深い方の深
   さよりも深く形成するべく、かつゲート電極を通してゲ
   ート電極直下のチャネル領域となるべき領域も全て非晶
   質化するべく、前記第１の工程におけるイオン注入の注
   入エネルギ及び注入量と前記ゲート電極の厚さとを選定
   して形成する工程とを含むことを特徴とする前記請求項
   １記載の半導体装置の製造方法。