JP3211784B2

JP3211784B2 - 半導体装置及びその製造方法

Info

Publication number: JP3211784B2
Application number: JP25160798A
Authority: JP
Inventors: 清一獅子口; 輝峰地; 友子松田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-09-04
Filing date: 1998-09-04
Publication date: 2001-09-25
Anticipated expiration: 2018-09-04
Also published as: JP2000082678A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体基板に不純物
拡散層を有する半導体装置に関し、特に高濃度でかつ浅
い接合の不純物拡散層を有する半導体装置とその製造方
法に関する。

【０００２】

【従来の技術】ＭＯＳトランジスタでは、例えば、ソー
ス・ドレイン拡散層を不純物のイオン注入によって形成
しているが、半導体基板に不純物を高濃度にイオン注入
し、かつ熱処理により活性化すると、不純物が半導体基
板に深く拡散されてソース・ドレイン拡散層の接合深さ
が深くなり、近年におけるＭＯＳトランジスタの微細化
に伴なって短チャネル効果が生じる。このため、高濃度
でかつ浅い接合のソース・ドレイン拡散層が要求されて
おり、これを実現するための一つの方法として、レーザ
照射を用いる技術が提案されている。この手法は、図９
（ａ）に示すように、例えばＮ型シリコン基板６０１の
表面にシリコンをアモルファス化するＧｅ等のイオンを
注入して前記シリコン基板６０１の浅い領域にアモルフ
ァス化領域６０２を形成する。次いで、図９（ｂ）のよ
うに、前記アモルファス化領域６０２にＰ型不純物、例
えばボロン（Ｂ）をイオン注入し、ボロンイオン注入層
６０３を形成する。しかる上で、図９（ｃ）のように、
アモルファスシリコンの融点が単結晶シリコンの融点よ
りも低い性質を利用し、アモルファス化領域のみが溶融
する条件でレーザ光を照射し、アモルファス化領域６０
２を再結晶化してＰ型拡散層６０４を形成する。これに
より、前記アモルファス化領域６０２に対応して浅い位
置に接合面６０５を有しかつレーザによりシリコンを選
択的に溶融することで、シリコンの平衡活性化率よりも
高い活性化を可能にして、シリコンの固溶度よりも高濃
度のＰ型拡散層６０４を形成することが可能となる。

【０００３】しかしながら、この技術では、レーザ光を
照射してアモルファス化領域６０２を再結晶化する際
に、アモルファス化領域６０２とシリコン基板６０１と
の界面に結晶欠陥６０６が生じ、しかもこの結晶欠陥６
０６はアモルファス化領域６０２に対応して形成された
高濃度のＰ型拡散層６０４とシリコン基板６０１との界
面、すなわち接合面６０５に沿って生じることになるた
め、この結晶欠陥６０６を通して前記不純物拡散層の接
合リークが顕著になるという問題がある。この接合リー
クを改善するためには、不純物拡散層の接合面を再結晶
化の界面とは異なる位置にすればよく、そのためには前
記したレーザ光の照射の後にＲＴＡ（急速加熱アニー
ル）等のアニールを行って不純物をシリコン基板の深い
側に拡散すればよい。しかしながら、このアニールによ
って固溶度以上であった不純物の活性化率が平衡状態レ
ベルまで減少するため、レーザ照射によって得られた高
い活性化率が大幅に低減し、不純物拡散層の抵抗が増大
することになる。また、これに伴って不純物拡散層の接
合深さが深くなり、初期の目的である短チャネル効果の
抑制効果が低減されてしまう。

【０００４】このようなことから、従来のＭＯＳトラン
ジスタでは、短チャネル効果を抑制するために、ＬＤＤ
等のようにチャネル領域の端部に低濃度の不純物拡散領
域を形成する構成がとられている。例えば、図１０に示
すように、シリコン基板７０１上にゲート絶縁膜７０２
及びゲート電極７０３を形成した後、前記シリコン基板
７０１に不純物を低エネルギでイオン注入し、かつ不純
物の活性化のためにＲＴＡを行ない低濃度の拡散層７０
４を形成する。しかる後、ゲート電極７０３の側面に絶
縁膜のサイドウォールスペーサ７０５を設け、その上で
不純物を高濃度かつ高エネルギでイオン注入し、不純物
の活性化のためのアニールを行って高濃度の拡散層７０
６を形成し、ソース・ドレイン領域７０７を形成してい
る。このため、ソース・ドレイン領域７０７としての高
濃度の拡散層７０６とチャネル領域との間に低濃度でか
つ浅い接合の拡散層７０４、すなわちエクステンション
領域が形成されるため、短チャネル効果を抑制する上で
有効となる。

【０００５】しかしながら、このエクステンション領域
７０４の形成に際しては、前記したようにイオン注入の
低エネルギ化、ＲＴＡの低温化を行う必要があり、浅い
接合は実現できるが、必然的に低濃度となり、高い電気
抵抗となる。したがって、エクステンション領域７０４
の層抵抗は非常に高いものとなり、ＭＯＳトランジスタ
の駆動能力が低下する。この電気抵抗は、前記した高濃
度の不純物拡散層によって若干は低減されるが、この高
濃度の不純物拡散層を形成する際には、従来と同様にイ
オン注入、比較的に高い温度でのアニールを行っている
ため、この高濃度の不純物拡散層では不純物をシリコン
の固溶度以上に活性化することはできず、その不純物濃
度の増大には限度がある。

【０００６】

【発明が解決しようとする課題】以上のように、従来で
は接合リークが少なく、しかも低抵抗化を実現するため
に高濃度でかつ浅い接合の不純物拡散層を形成すること
は困難である。このため、ＭＯＳトランジスタの微細化
に伴って要求される高濃度でかつ浅い接合のソース・ド
レイン領域を形成することができず、短チャネル効果を
有効に防止することができないという問題がある。

【０００７】本発明の目的は、接合リークが少なく、か
つ高濃度でかつ浅い接合の不純物拡散層を備える半導体
装置とその製造方法を提供することにある。また、本発
明の他の目的は、接合リークが少なく、かつ高濃度で浅
い接合のソース・ドレイン領域を有し、短チャネル効果
を抑制することが可能なＭＯＳトランジスタを備える半
導体装置とその製造方法を提供することにある。

【０００８】

【課題を解決するための手段】本発明の半導体装置は、
半導体基板の表面領域に形成され、前記半導体基板の固
溶度以上の不純物濃度を有する高濃度拡散層と、前記高
濃度拡散層と一体に形成され、かつ前記高濃度拡散層よ
りも半導体基板の深い位置において前記半導体基板に接
合する低濃度拡散層とで構成される不純物拡散層を備え
る。特に、前記高濃度拡散層は、前記半導体基板がレー
ザ照射により再結晶化された領域として構成される。ま
た、本発明のＭＯＳトランジスタは、ゲート電極の両側
の半導体基板に形成されるソース・ドレインは、前記半
導体基板の表面領域に形成され、前記半導体基板の固溶
度以上の不純物濃度を有する高濃度拡散層と、前記高濃
度拡散層と一体に形成され、かつ前記高濃度拡散層より
も半導体基板の深い位置において前記半導体基板に接合
する低濃度拡散層とで構成されることを特徴とする。こ
の場合、少なくとも前記ソース・ドレイン領域上には、
前記高濃度拡散層の表面上に前記高濃度拡散層と同一導
電型の不純物を含む半導体膜が一体に形成されているこ
とことが好ましい。また、少なくとも前記ソース・ドレ
イン領域上には、前記高濃度拡散層の表面上に高融点金
属シリサイド層が形成されていることが好ましい。

【０００９】一方、本発明の製造方法のうち、第１の方
法は、半導体基板に低濃度の不純物をイオン注入し、か
つ急速アニール処理して前記半導体基板の浅い位置に接
合を有する低濃度拡散層を形成する工程と、半導体結晶
をアモルファス化する物質をイオン注入して前記低濃度
拡散層の接合深さよりも浅い領域にアモルファス化領域
を形成する工程と、前記アモルファス化領域に対して高
濃度の不純物をイオン注入する工程と、前記アモルファ
ス化領域にレーザ光を照射して前記アモルファス化領域
を再結晶化して高濃度拡散層を形成する工程とを含むこ
とを特徴とする。

【００１０】また、本発明の第２の方法は、半導体基板
に高濃度の不純物を低エネルギでイオン注入し、かつ急
速アニール処理して前記半導体基板の浅い位置に接合を
有する拡散層を形成する工程と、少なくとも前記拡散層
に対して半導体結晶をアモルファス化する物質をイオン
注入して前記拡散層の接合深さよりも浅い領域にアモル
ファス化領域を形成する工程と、前記アモルファス化領
域にレーザ光を照射して前記アモルファス化領域を再結
晶化して高濃度拡散層を形成する工程とを含むことを特
徴とする。特に、この第２の方法では、前記アモルファ
ス化領域を形成した工程の後に、少なくとも前記アモル
ファス化領域の表面上に導電膜を形成する工程を含み、
前記レーザ光を照射する工程において前記アモルファス
化領域の再結晶化と同時に前記アモルファス化領域と導
電膜との密着性を改善することが好ましい。さらに、前
記アモルファス化領域を形成した工程の後に、少なくと
も前記アモルファス化領域の表面上に不純物を含むアモ
ルファス層を形成する工程を含み、前記レーザ光を照射
する工程において前記アモルファス化領域と前記アモル
ファス層をそれぞれ再結晶化することが好ましい。

【００１１】前記した本発明の方法を図面を参照して説
明する。図１は本発明の第１の方法説明する図であり、
図１（ａ）のように、Ｎ型のシリコン基板１０１にボロ
ン（Ｂ）を低加速、低ドーズ量でイオン注入を行ってボ
ロンイオン注入層１０２を形成し、かつＲＴＡ等のアニ
ール処理を施して図１（ｂ）のように、低濃度でかつ浅
い接合の第１Ｐ型拡散層１０３を形成する。このとき、
第１Ｐ型拡散層１０３と前記シリコン基板１０１との界
面に接合面１０４が形成される。次に、図１（ｃ）のよ
うに、アモルファス化イオンとしてＧｅ等の重元素を、
前記第１Ｐ型拡散層１０３の接合深さよりも浅い領域が
アモルファス化される条件でイオン注入する。これによ
り、前記第１Ｐ型拡散層１０３はその接合深さよりも浅
い表面側の領域がアモルファス化領域１０５として形成
される。しかる上で、図１（ｄ）のように、前記第１Ｐ
型拡散層１０３に導入した不純物と同一導電型の不純物
であるボロンを高ドーズ量でイオン注入し、ボロンイオ
ン注入層１０６を形成する。その後、図１（ｅ）のよう
に、前記アモルファス化領域１０５のみが溶融する条件
でレーザ光を照射して浅い高濃度のボロン拡散層、すな
わち高濃度の第２Ｐ型拡散層１０７を形成する。前記し
たように、レーザ光の照射により半導体装置を部分的に
溶融した状態でボロン又は他の不純物を活性化すると、
不純物が溶融領域以外に拡散することが抑制されるた
め、高濃度でしかもシリコンの平衡活性化率よりも高い
活性化率で活性化される。これにより、形成された前記
高濃度の第２Ｐ型拡散層１０７は、シリコンの固溶度よ
りも高い不純物濃度で浅く形成されることになる。

【００１２】図２（ａ），（ｂ），（ｃ）はそれぞれ図
１の（ｂ），（ｄ），（ｅ）の各工程におけるボロンの
濃度プロファイルを示す図である。これから、低濃度で
かつ浅い接合の第１Ｐ型拡散層１０３を形成した後に、
その接合よりも浅い領域がアモルファス化領域１０５と
して形成され、かつ前記アモルファス化領域１０５にボ
ロンが導入されることで、シリコンの平衡活性化率より
も高い活性化率でボロンが活性化されて、シリコンの固
溶度よりも高濃度の第２Ｐ型拡散層１０７が形成されて
いることが判る。したがって、このように形成された高
濃度の第２Ｐ型拡散層１０７は、先に形成された低濃度
の第１Ｐ型拡散層１０３の接合面１０４よりも浅い領域
においてシリコンの固溶度よりも高い高濃度の拡散層と
して形成される。したがって、低濃度の第１Ｐ型拡散層
１０３と高濃度の浅い第２Ｐ型拡散層１０７を一体化し
て不純物拡散層を形成したときに、高濃度の第２Ｐ型拡
散層１０７と低濃度の第１Ｐ型拡散層１０３との界面に
は、前記したアモルファス化及びレーザ光照射による再
結晶化に伴う結晶欠陥が生じるが、この結晶欠陥は低濃
度の第１Ｐ型拡散層１０３の内部領域に存在しており、
当該第１Ｐ型拡散層１０３とシリコン基板１０１との接
合面１０４には存在していないため、高濃度の第２Ｐ型
拡散層１０７における接合リークは抑制でき、接合リー
クが低減された高濃度の浅い接合が実現できる。

【００１３】図３は本発明の第２の手法を示す図であ
る。図３（ａ）のように、Ｎ型シリコン基板２０１に対
して高濃度かつ低エネルギでボロンをイオン注入し、か
つＲＴＡにより活性化を行うことにより、浅い接合の第
１Ｐ型拡散層２０２を形成し、前記シリコン基板２０１
との間に接合面２０３が形成される。この第１Ｐ型拡散
層は図４（ａ）に示すように、シリコン基板２０１の表
面側では高濃度であるが、接合面２０３の近傍ではその
濃度は表面側よりも低濃度である。次いで、図３（ｂ）
のように、前記第１Ｐ型拡散層２０２の表面に対してＧ
ｅ等のアモルファス化イオンを当該第１Ｐ型拡散層２０
２の接合深さよりも浅くイオン注入する。これにより、
前記第１Ｐ型拡散層２０２の表面側の領域のみがアモル
ファス化されてアモルファス化領域２０４が形成され
る。しかる上で、レーザアニールを行うと、アモルファ
ス化領域２０４が溶融再結晶化化し、ボロンの固溶度が
高くなり、シリコンの平衡活性化率よりも高い活性化率
で活性化される。これにより、図３（ｃ）ように、シリ
コンの固溶度よりも高濃度でかつ浅い接合の第２Ｐ型拡
散層２０５が形成される。図４（ｂ）はそのときの濃度
プロファイルである。

【００１４】したがって、この第２の方法による第２Ｐ
型拡散層２０５においても、相対的に低濃度の第１Ｐ型
拡散層２０２と、高濃度の浅い第２Ｐ型拡散層２０５が
一体となって形成される不純物拡散層は、高濃度の第２
Ｐ型拡散層２０５と低濃度の第１Ｐ型拡散層２０２との
界面には、前記したアモルファス化及びレーザ光照射に
よる再結晶化に伴う結晶欠陥が生じるが、この結晶欠陥
は低濃度の第１Ｐ型拡散層２０２の内部領域に存在して
おり、当該第１Ｐ型拡散層２０２とシリコン基板２０１
との接合面２０３には存在していないため、高濃度の第
２Ｐ型拡散層２０５における接合リークは抑制でき、接
合リークが低減された高濃度の浅い接合が実現できる。

【００１５】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図５及び図６は前記本発明の第１の
方法を採用した第１の実施形態におけるＭＯＳトランジ
スタの製造方法を工程順に示す図である。先ず、図５
（ａ）のように、Ｎ型シリコン基板３０１の表面を選択
酸化してＬＯＣＯＳ法により素子分離絶縁膜３０２を形
成した後、前記素子分離領絶縁膜３０２で区画される素
子領域の前記Ｎ型シリコン基板３０１の表面にシリコン
酸化膜からなるゲート絶縁膜３０３と、ポリシリコンか
らなるゲート電極３０４を形成する。次いで、図５
（ｂ）のように、前記素子分離絶縁膜３０２とゲート電
極３０４を利用した自己整合法により前記シリコン基板
３０１に対してボロンを１Ｅ１３／ｃｍ²，１ＫｅＶで
イオン注入を行ない、イオン注入層３０５を形成する。
しかる後、図５（ｃ）のように、１０００℃、１０ｓｅ
ｃのＲＴＡ処理を施して低濃度でかつ浅い接合の第１Ｐ
型拡散層３０６を形成する。次に、図６（ａ）のよう
に、アモルファス化イオンとしてＧｅを２Ｅ１４／ｃｍ
²，５ＫｅＶの条件でイオン注入し、前記低濃度のＰ型
拡散層３０６の接合深さよりも浅い表面側の領域をアモ
ルファス化領域３０７として形成する。続いて、５Ｅ１
４／ｃｍ²，０．５ＫｅＶでＰ型不純物のボロンをイオ
ン注入する。

【００１６】その後、図６（ｂ）のように、前記シリコ
ン基板３０１に対してアモルファス化領域３０７のみが
溶融する条件でレーザ光を照射して浅い高濃度のボロン
拡散層、すなわち高濃度の第２Ｐ型拡散層３０８を形成
する。これにより、シリコンの平衡活性化率よりも高い
活性化率でボロンイオンが活性化され、その結果シリコ
ンの固溶度よりも高い濃度でかつ浅い第２Ｐ型拡散層３
０８として形成される。この結果、前記低濃度のＰ型拡
散層３０６と一体化された高濃度でかつ浅いＰ型のソー
ス・ドレイン領域３０９が形成される。さらに、全面に
絶縁膜を被着し、かつこの絶縁膜を異方性エッチングし
て除去して前記ゲート電極３０４の側面にのみサイドウ
ォールスペーサ３１０を形成する。次いで、図６（ｃ）
のように、全面にチタン等の高融点金属膜３１１を被着
し、かつ加熱処理してチタンとシリコンを反応してチタ
ンシリサイド膜３１２を形成する。このチタンシリサイ
ド膜３１２によりゲート電極３０４、及びソース・ドレ
イン領域３０９に接続されるコンタクトの低抵抗化が実
現する。その後、図示は省略するが、全面に層間絶縁膜
を形成し、かつソース・ドレイン領域に対してコンタク
トホールを開口し、当該コンタクトホールにアルミニウ
ム等の導電材料を充填し、ＭＯＳトランジスタが完成さ
れる。

【００１７】このＭＯＳトランジスタでは、ソース・ド
レイン領域３０９は、浅い接合の低濃度の第１Ｐ型拡散
層３０６と、これよりも更に浅く形成された高濃度の第
２Ｐ型拡散層３０８とで構成されるため、高濃度の第２
Ｐ型拡散層３０８をアモルファス化しかつ再結晶化化し
た際に結晶欠陥が生じた場合でも、この結晶欠陥はソー
ス・ドレイン領域３０９に内包される領域に生じること
になり、ソース・ドレイン領域３０９とシリコン基板３
０１との接合面に生じることはないため、接合リークを
抑制した高濃度でかつ浅いソース・ドレイン領域が実現
できる。したがって、半導体集積回路装置の高集積化に
伴ってＭＯＳトランジスタを微細化した場合でも短チャ
ネル効果を防止し、かつ駆動電流を高めることができ、
高性能のＭＯＳトランジスタが製造できる。

【００１８】図７は本発明の前記第２の方法によりＭＯ
Ｓトランジスタを製造する第２の実施形態の工程断面図
である。先ず、図７（ａ）のように、Ｎ型シリコン基板
４０１に素子分離絶縁膜４０２を形成して素子領域を区
画するとともに、素子領域にゲート絶縁膜４０３及びゲ
ート電極４０４を形成する。その上で、自己整合法によ
り前記Ｎ型シリコン基板４０１のソース・ドレイン形成
領域に高濃度かつ低エネルギでボロンをイオン注入し、
かつＲＴＡにより活性化を行うことにより、浅い接合の
第１Ｐ型拡散層４０５が形成される。このとき、図４
（ａ）に示したように、シリコン基板４０１の表面側は
高濃度であるが、接合面の近傍ではその濃度は低い状態
となる。次いで、図７（ｂ）のように、前記第１Ｐ型拡
散層４０５の表面に対してＧｅ等のアモルファス化イオ
ンを前記Ｐ型拡散層４０５の接合深さよりも浅くイオン
注入する。これにより、前記第１Ｐ型拡散層４０５の表
面側の領域のみがアモルファス化されたアモルファス化
領域４０６が形成される。次いで、図７（ｃ）のよう
に、全面に絶縁膜を形成し、かつこれを異方性エッチン
グによりエッチバックし、前記ゲート電極４０４の側面
にのみサイドウォールスペーサ４０７を形成する。続い
て、図７（ｄ）のように、前記ソース・ドレイン形成領
域の前記シリコン基板４０１の表面及びゲート電極の表
面に金属選択成長法により高融点金属膜４０８を選択的
に堆積する。

【００１９】しかる上で、図７（ｅ）のように、レーザ
光を照射してアニールを行うと、アモルファス化領域４
０６が溶融かつ再結晶化してボロンの固溶度が高くな
り、シリコンの平衡活性化率よりも高い活性率で活性化
される。これにより、浅くかつシリコンの固溶度よりも
高濃度の第２Ｐ型拡散層４０９が形成される。これよ
り、浅い接合の第１Ｐ型拡散層４０５と、これよりも更
に浅く形成されかつ相対的に高濃度の第２Ｐ型拡散層４
０９とでソース・ドレイン領域４１０が構成されること
になり、しかも高濃度の第２Ｐ型拡散層４０９を形成し
た際のアモルファス化領域４０６の界面は相対的に低濃
度の第１Ｐ型拡散層４０５の内部に存在しているため、
アモルファス化領域４０６の界面に結晶欠陥が生じて
も、この結晶欠陥が第１Ｐ型拡散層４０５の接合面に沿
って生じることはなく、接合リークを抑制した高濃度で
かつ浅いソース・ドレイン領域４１０が実現できる。

【００２０】また、前記レーザアニールの工程におい
て、前記したようなボロンの固溶度の増大と共に、ソー
ス・ドレイン領域４１０とゲート電極４０４の各シリコ
ン面に残存している図外の自然酸化膜が除去されるた
め、ソース・ドレイン領域４１０及びゲート電極４０４
と前記高融点金属膜４０８との密着性が改善され、高融
点金属とシリコンとの反応によって生じる高融点金属シ
リサイド層４１１の成長が促進され、高融点金属膜４０
８における接触抵抗を低減し、ソース・ドレイン領域４
１０に対するのコンタクト抵抗の低減やゲート電極４０
４の抵抗を低減することも可能となる。

【００２１】その後、図示は省略するが、全面に層間絶
縁膜を形成し、かつソース・ドレイン領域４１０に対し
てコンタクトホールを開口し、当該コンタクトホールに
アルミニウム等の導電材料を充填し、ＭＯＳトランジス
タが完成される。したがって、この第２の実施形態にお
いても、高濃度でかつ浅い接合のソース・ドレイン領域
が実現でき、半導体集積回路装置の高集積化に伴ってＭ
ＯＳトランジスタを微細化した場合でも短チャネル効果
を防止し、かつ高濃度なソース・ドレイン領域による低
抵抗化によって駆動電流を高めることができ、高性能の
ＭＯＳトランジスタが製造できる。

【００２２】図８は前記第２の実施形態のＭＯＳトラン
ジスタの製造方法の変形例を示す工程図である。前記各
実施形態では、いずれもソース・ドレイン領域３１０，
４１０の各Ｐ型拡散層を浅い接合で形成しているため、
特に第２の実施形態での高融点金属膜４０８とシリコン
とで形成される高融点金属シリサイド層４１１が高濃度
の第２Ｐ型拡散層４０９及び低濃度の第１Ｐ型拡散層４
０５よりも深く形成され、高融点金属４０８とシリコン
基板４０１との間のリークが生じるおそれがある。そこ
で、この実施形態では、先ず、図８（ａ）のように、Ｎ
型シリコン基板５０１に前記第２の実施形態と同様に素
子分離絶縁膜５０２、ゲート絶縁膜５０３、及びゲート
電極５０４を形成する。このとき、ゲート電極５０４は
ボロンを含むアモルファスシリコンで形成する。しかる
上で、図８（ｂ）のように、前記ゲート電極５０４及び
前記シリコン基板５０１のソース・ドレイン形成領域に
それぞれ高濃度かつ低加速エネルギでＰ型不純物である
ボロン、或いはフッ化ボロン（ＢＦ₂）をイオン注入
し、かつＲＴＡにより活性化を行うことにより、浅い接
合の第１Ｐ型拡散層５０５を形成する。この第１Ｐ型拡
散層５０５の濃度プロファイルは図４（ａ）の通りであ
る。次いで、図８（ｃ）のように、前記ゲート電極５０
４の表面、及びＰ型拡散層５０５の表面に対してＧｅ等
のアモルファス化イオンを前記Ｐ型拡散層５０５の接合
深さよりも浅くイオン注入する。これにより、前記ゲー
ト電極５０４及びＰ型拡散層５０５の表面側の領域のみ
がアモルファス化されてアモルファス化領域５０６が形
成される。次いで、図８（ｄ）のように、全面に絶縁膜
を形成し、かつこれを異方性エッチングによりエッチバ
ックし、前記ゲート電極５０４の側面にのみサイドウォ
ールスペーサ５０７を形成する。

【００２３】続いて、前記ゲート電極５０４及びアモル
ファス化領域５０６の各表面上にボロンを含むアモルフ
ァスシリコン膜５０８を選択成長する。さらに、前記ア
モルファスシリコン膜５０８の表面上に金属選択成長法
により高融点金属膜５０９を選択的に堆積する。しかる
上で、図８（ｅ）のように、レーザアニールを行うと、
前記アモルファスシリコン膜５０８、前記アモルファス
化領域５０６、さらに前記ゲート電極５０４がそれぞれ
溶融して再結晶化化し、それぞれにおけるボロンの固溶
度が高くなり、シリコンの平衡活性化率よりも高い活性
化率で活性化される。これにより、特にシリコン基板５
０１のソース・ドレイン形成領域には、浅くかつ高濃度
の第２Ｐ型拡散層５１０が形成され、したがって前記第
２の実施形態と同様に、浅い接合の第１Ｐ型拡散層５０
５と、これよりも更に浅く形成されかつ相対的に高濃度
の第２Ｐ型拡散層５１０とで構成されるソース・ドレイ
ン領域５１１が形成されることになる。この場合におい
ても、高濃度の第２Ｐ型拡散層５１０を形成した際のア
モルファス化領域５０６の界面は相対的に低濃度の第１
Ｐ型拡散層５０５の内部に存在しているため、アモルフ
ァス化領域５０６の界面に結晶欠陥が生じても、この結
晶欠陥が第１Ｐ型拡散層５０５の接合面に沿って生じる
ことはなく、接合リークを抑制した高濃度でかつ浅いソ
ース・ドレイン領域５１１が実現できる。

【００２４】また、このときボロンの固溶度の増大と共
に、前記アモルファス化領域５０６の表面、前記ゲート
電極５０４の表面、前記アモルファスシリコン膜５０８
の表面にそれぞれ残存している図外の自然酸化膜が除去
されるため、ソース・ドレイン領域５１１及びゲート電
極５０４と前記高融点金属膜５０９との密着性が改善さ
れ、高融点金属シリサイド層５１２の成長が促進され、
両者間の接触抵抗を低減し、ソース・ドレイン領域５１
１のコンタクト抵抗の低減やゲート電極５０４の抵抗を
低減することも可能となる。また、その一方で、ソース
・ドレイン領域５１１上には、第２Ｐ型拡散層５１０の
表面側にアモルファスシリコン膜５０９を再結晶化して
形成したＰ型拡散層５１３が存在し、このＰ型拡散層５
１３が前記高濃度のＰ型拡散層５１０と一体化してソー
ス・ドレイン領域５１１の高濃度拡散領域を構成してい
るため、高融点金属シリサイド層５１２が浅い接合のＰ
型拡散層５１０，５０５を突き抜けるようなこともな
く、高融点金属シリサイド層５１２によるシリコン基板
へのリークが防止できる。

【００２５】その後、図示は省略するが、全面に層間絶
縁膜を形成し、かつソース・ドレイン領域５１１上の高
融点金属膜５０９に対してコンタクトホールを開口し、
当該コンタクトホールにアルミニウム等の導電材料を充
填し、ソース・ドレイン領域５１１の各コンタクト電極
が形成され、ＭＯＳトランジスタが完成される。

【００２６】なお、この第２の実施形態の変形例では、
前記した工程のうち、サイドウォールスペーサ５０７の
形成を低温度で行い、また、ボロンを含むアモルファス
シリコン膜５０８の堆積を低温度で行うことにより、高
温の熱処理に弱い金属材料をゲート電極５０４に用いる
ことが可能となり、ゲート電極のさらなる低抵抗化が実
現できる。

【００２７】ここで、前記実施形態の適用例として本発
明をＭＯＳトランジスタのソース・ドレイン領域を構成
する不純物拡散層に適用した例を示しているが、ＭＯＳ
トランジスタに限られるものではなく、浅くかつ高濃度
な不純物拡散層で、低抵抗化と接合リークの低減が要求
される不純物拡散層を有する半導体装置及びその製造方
法に適用可能である。

【００２８】

【発明の効果】以上説明したように本発明の第１の方法
によれば、半導体基板に低濃度の不純物をイオン注入
し、かつ急速アニール処理して浅い接合を有する低濃度
拡散層を形成した後、アモルファス化イオンを注入して
低濃度拡散層の接合深さよりも浅い領域にアモルファス
化領域を形成し、しかる上でアモルファス化領域に対し
て高濃度の不純物をイオン注入し、かつレーザ光を照射
して前記アモルファス化領域を再結晶化して高濃度拡散
層を形成しているので、高濃度拡散層は低濃度拡散層の
接合面よりも浅い領域においてシリコンの固溶度よりも
高い高濃度の拡散層として形成でき、しかも高濃度拡散
層を形成する際に生じる結晶欠陥が低濃度拡散層と半導
体層との接合面には存在することはなく、高濃度拡散層
における接合リークを抑制し、かつ高濃度の浅い接合が
実現できる。

【００２９】また、本発明の第２の方法によれば、半導
体基板に高濃度の不純物を低エネルギでイオン注入し、
かつ急速アニール処理して前記半導体基板の浅い位置に
接合を有する拡散層を形成する工程と、少なくとも前記
拡散層に対して半導体結晶をアモルファス化する物質を
イオン注入して前記拡散層の接合深さよりも浅い領域に
アモルファス化領域を形成する工程と、前記アモルファ
ス化領域にレーザ光を照射して前記アモルファス化領域
を再結晶化して高濃度拡散層を形成しているので、第１
の手法と同様に、高濃度拡散層は低濃度拡散層の接合面
よりも浅い領域においてシリコンの固溶度よりも高い高
濃度の拡散層として形成てき、しかも高濃度拡散層を形
成する際に生じる結晶欠陥が低濃度拡散層半導体層との
接合面には存在することはなく、高濃度拡散層における
接合リークを抑制し、かつ高濃度の浅い接合が実現でき
る。

【図面の簡単な説明】

【図１】本発明の第１の手法を説明するための工程断面
図である。

【図２】図１の各工程における不純物濃度プロファイル
図である。

【図３】本発明の第２の手法を説明するための工程断面
図である。

【図４】図３の各工程における不純物濃度プロファイル
図である。

【図５】本発明の第１の実施形態の工程断面図のその１
である。

【図６】本発明の第１の実施形態の工程断面図のその２
である。

【図７】本発明の第２の実施形態の工程断面図である。

【図８】本発明の第２の実施形態の変形例の工程断面図
である。

【図９】従来の高濃度で浅い接合の不純物拡散層を製造
する一例の工程断面図である。

【図１０】従来のＭＯＳトランジスタの製造方法を説明
するための断面図である。

【符号の説明】

１０１Ｎ型シリコン基板１０２ボロンイオン注入層１０３第１Ｐ型拡散層１０４接合面１０５アモルファス化領域１０６ボロンイオン注入層１０７第２Ｐ型拡散層２０１Ｎ型シリコン基板２０２第１Ｐ型拡散層２０３接合面２０４アモルファス化領域２０５第２Ｐ型拡散層３０１Ｎ型シリコン基板３０２素子分離絶縁膜３０３ゲート絶縁膜３０４ゲート電極３０５ボロンイオン注入層３０６第１Ｐ型拡散層３０７アモルファス化領域３０８第２Ｐ型拡散層３０９ソース・ドレイン領域３１０サイドウォールスペーサ３１１高融点金属膜３１２シリサイド膜４０１Ｎ型シリコン基板４０２素子分離絶縁膜４０３ゲート絶縁膜４０４ゲート電極４０５第１Ｐ型拡散層４０６アモルファス化領域４０７サイドウォールスペーサ４０８高融点金属膜３０９ソース・ドレイン領域４０９第２Ｐ型拡散層４１０ソース・ドレイン領域４１１シリサイド層５０１Ｎ型シリコン基板５０２素子分離絶縁膜５０３ゲート絶縁膜５０４ゲート電極５０５第１Ｐ型拡散層５０６アモルファス化領域５０７サイドウォールスペーサ５０８アモルファスシリコン膜５０９高融点金属膜５１０第２Ｐ型拡散層５１１ソース・ドレイン領域５１２シリサイド層５１３Ｐ型拡散層

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平５−291298（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/265 H01L 29/78

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板の表面領域に形成され、前記
半導体基板の固溶度以上の不純物濃度を有する高濃度拡
散層と、前記高濃度拡散層と一体に形成され、かつ前記
高濃度拡散層よりも半導体基板の深い位置において前記
半導体基板に接合する低濃度拡散層とで構成される不純
物拡散層を備え、前記高濃度拡散層は、前記半導体基板
がレーザ照射により再結晶化された領域であることを特
徴とする半導体装置。
【請求項２】半導体基板にゲート絶縁膜及びゲート電
極が形成され、かつ前記ゲート電極下に形成されるチャ
ネル領域の両端領域の前記半導体基板にソース・ドレイ
ン領域が形成されるＭＯＳトランジスタを備える半導体
装置であって、前記ソース・ドレインは、前記半導体基
板の表面領域に形成され、前記半導体基板の固溶度以上
の不純物濃度を有する高濃度拡散層と、前記高濃度拡散
層と一体に形成され、かつ前記高濃度拡散層よりも半導
体基板の深い位置において前記半導体基板に接合する低
濃度拡散層とで構成されることを特徴とする半導体装
置。
【請求項３】少なくとも前記ソース・ドレイン領域上
には、前記高濃度拡散層の表面上に高融点金属シリサイ
ド層が形成されている請求項２に記載の半導体装置。
【請求項４】少なくとも前記ソース・ドレイン領域上
には、前記高濃度拡散層の表面上に前記高濃度拡散層と
同一導電型の不純物を含む半導体膜が一体に形成されて
いることを特徴とする請求項２又は３に記載の半導体装
置。
【請求項５】半導体基板に低濃度の不純物をイオン注
入し、かつ急速アニール処理して前記半導体基板の浅い
位置に接合を有する低濃度拡散層を形成する工程と、半
導体結晶をアモルファス化する物質をイオン注入して前
記低濃度拡散層の接合深さよりも浅い領域にアモルファ
ス化領域を形成する工程と、前記アモルファス化領域に
対して高濃度の不純物をイオン注入する工程と、前記ア
モルファス化領域にレーザ光を照射して前記アモルファ
ス化領域を再結晶化して高濃度拡散層を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項６】半導体基板に高濃度の不純物をイオン注
入し、かつ急速アニール処理して前記半導体基板の浅い
位置に接合を有する拡散層を形成する工程と、少なくと
も前記拡散層に対して半導体結晶をアモルファス化する
物質をイオン注入して前記拡散層の接合深さよりも浅い
領域にアモルファス化領域を形成する工程と、前記アモ
ルファス化領域にレーザ光を照射して前記アモルファス
化領域を再結晶化して高濃度拡散層を形成する工程とを
含むことを特徴とする半導体装置の製造方法。
【請求項７】前記アモルファス化領域を形成した工程
の後に、少なくとも前記アモルファス化領域の表面上に
導電膜を形成する工程を含み、前記レーザ光を照射する
工程において前記アモルファス化領域の再結晶化と同時
に前記アモルファス化領域と前記導電膜との密着性を改
善することを特徴とする請求項６に記載の半導体装置の
製造方法。
【請求項８】前記アモルファス化領域を形成した工程
の後に、少なくとも前記アモルファス化領域の表面上に
不純物を含むアモルファス層を形成する工程を含み、前
記レーザ光を照射する工程において前記アモルファス化
領域と前記アモルファス層をそれぞれ結晶化することを
特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】一導電型の半導体基板上にゲート絶縁膜
及びゲート電極を形成した後、前記ゲート電極の両側の
前記半導体基板に反対導電型のソース・ドレイン領域を
形成する工程を含み、前記ソース・ドレイン領域を構成
する不純物拡散層の製造工程に前記請求項５又は６の製
造方法を用いてＭＯＳトランジスタを製造することを特
徴とする半導体装置の製造方法。
【請求項１０】一導電型の半導体基板上にゲート絶縁
膜及びゲート電極を形成した後、前記ゲート電極の両側
の前記半導体基板に反対導電型の高濃度の不純物を低エ
ネルギでイオン注入し、かつ急速アニール処理して前記
半導体基板の浅い位置に接合を有する拡散層を形成する
工程と、前記拡散層に対して前記半導体基板結晶をアモ
ルファス化する物質をイオン注入して前記拡散層の接合
深さよりも浅い領域にアモルファス化領域を形成する工
程と、前記ゲート電極の側面に絶縁膜からなるサイドウ
ォールスペーサを形成する工程と、少なくとも露呈され
ている前記アモルファス化領域の表面上に導電膜を形成
する工程と、前記アモルファス化領域にレーザ光を照射
して前記アモルファス化領域を再結晶化して高濃度拡散
層を形成すると同時に前記アモルファス化領域と前記導
電膜との密着性を改善する工程とを含んでＭＯＳトラン
ジスタを製造することを特徴とする半導体装置の製造方
法。
【請求項１１】一導電型の半導体基板上にゲート絶縁
膜及びゲート電極を形成した後、前記ゲート電極の両側
の前記半導体基板に反対導電型の高濃度の不純物を低エ
ネルギでイオン注入し、かつ急速アニール処理して前記
半導体基板の浅い位置に接合を有する拡散層を形成する
工程と、前記拡散層に対して前記半導体基板結晶をアモ
ルファス化する物質をイオン注入して前記拡散層の接合
深さよりも浅い領域にアモルファス化領域を形成する工
程と、前記ゲート電極の側面に絶縁膜からなるサイドウ
ォールスペーサを形成する工程と、少なくとも露呈され
ている前記アモルファス化領域の表面上に反対導電型不
純物を含むアモルファスの半導体膜を選択成長する工程
と、前記アモルファス半導体膜及びアモルファス化領域
にレーザ光を照射してそれぞれのアモルファスを再結晶
化して高濃度拡散層を形成する工程とを含んでＭＯＳト
ランジスタを製造することを特徴とする半導体装置の製
造方法。
【請求項１２】前記ゲート電極を反対導電型不純物を
含むアモルファス半導体で形成し、前記アモルファス半
導体膜及びアモルファス化領域と同時にレーザ光を照射
して再結晶化する請求項１１に記載の半導体装置の製造
方法。
【請求項１３】前記ゲート電極を金属で形成し、かつ
前記サイドウォールスペーサ及びアモルファス膜の形成
を低温度で形成する請求項１１に記載の半導体装置の製
造方法。