JPH0513325A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH0513325A JPH0513325A JP16455591A JP16455591A JPH0513325A JP H0513325 A JPH0513325 A JP H0513325A JP 16455591 A JP16455591 A JP 16455591A JP 16455591 A JP16455591 A JP 16455591A JP H0513325 A JPH0513325 A JP H0513325A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- upper layer
- forming
- etching
- layer resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 二層レジスト構造において上層レジストに形
成され下層レジストに転写されるパターンの正確な形成
方法。 【構成】 上層レジスト（３）を露光現像して上層パタ
ーンを得た後、このパターンの表面のみに耐酸素反応性
イオンエッチング性を与え、そしてそのパターンを用い
て下層レジスト（２）を酸素反応性イオンエッチング処
理する。
成され下層レジストに転写されるパターンの正確な形成
方法。 【構成】 上層レジスト（３）を露光現像して上層パタ
ーンを得た後、このパターンの表面のみに耐酸素反応性
イオンエッチング性を与え、そしてそのパターンを用い
て下層レジスト（２）を酸素反応性イオンエッチング処
理する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造におけ
るホトレジストパターンの形成方法、特に多層ホトレジ
ストパターンの形成方法に関する。
るホトレジストパターンの形成方法、特に多層ホトレジ
ストパターンの形成方法に関する。
【０００２】
【従来の技術】半導体素子の微細化にともない、特に縮
小投影露光法、あるいは電子ビーム描画法における下地
基板あるいは下地パターンからの反射ホトレジスト内で
の露光光の干渉の問題を排除してその高解像度を充分に
利用するために多層レジスト法が用いられており、その
内の二層ホトレジスト法が例えばＪ．Ｖａｃ．Ｓｃｉ，
Ｔｅｃｈｎｏｌｏｇｙ． Ｂ，ｖｏｌ．１，Ｎｏ．４，
１９８３年１０月−１２月、ｐｐ１２４７−１２５０の
文献“高反射基板のパターニング用二層ホトレジストプ
ロセス（Ａ ｔｗｏ−ｌａｙｅｒ ｐｈｏｔｏｒｅｓｉ
ｓｔｐｒｏｃｅｓｓ ｆｏｒ ｐａｔｔｅｒｎｉｎｇ
ｈｉｇｈ−ｒｅｆｌｅｃｔｉｖｉｔｙｓｕｂｓｔｒａｔ
ｅ）”に示されている。
小投影露光法、あるいは電子ビーム描画法における下地
基板あるいは下地パターンからの反射ホトレジスト内で
の露光光の干渉の問題を排除してその高解像度を充分に
利用するために多層レジスト法が用いられており、その
内の二層ホトレジスト法が例えばＪ．Ｖａｃ．Ｓｃｉ，
Ｔｅｃｈｎｏｌｏｇｙ． Ｂ，ｖｏｌ．１，Ｎｏ．４，
１９８３年１０月−１２月、ｐｐ１２４７−１２５０の
文献“高反射基板のパターニング用二層ホトレジストプ
ロセス（Ａ ｔｗｏ−ｌａｙｅｒ ｐｈｏｔｏｒｅｓｉ
ｓｔｐｒｏｃｅｓｓ ｆｏｒ ｐａｔｔｅｒｎｉｎｇ
ｈｉｇｈ−ｒｅｆｌｅｃｔｉｖｉｔｙｓｕｂｓｔｒａｔ
ｅ）”に示されている。
【０００３】この文献にもとづき、図２によりこの二層
パターン形成法の概略を述べる。図２（ａ）において基
板１上に例えばポリメチルメタクリレート（ＰＭＭＡ）
のような材料からなる比較的厚いポジ型のレジスト層２
を回転塗布し、その上に例えばＲＤ２０００Ｎのような
材料からなる比較的薄いネガ型のレジスト層３を同じく
回転塗布により形成する。この上層レジスト３を通常の
ホトリソグラフィを用いて光露光し現像することにより
図２（ｂ）に示すような上層パターン３ａが形成する。
そしてその後に図２（ｃ）に示すように、このパターン
３ａをマスクとして下層レジスト２を、この場合には波
長２２０ｎｍ近傍の光で一括露光し反応性エッチングす
ることにより上層のパターン３ａを下層レジストに転写
し、下層パターン２ａを得る。
パターン形成法の概略を述べる。図２（ａ）において基
板１上に例えばポリメチルメタクリレート（ＰＭＭＡ）
のような材料からなる比較的厚いポジ型のレジスト層２
を回転塗布し、その上に例えばＲＤ２０００Ｎのような
材料からなる比較的薄いネガ型のレジスト層３を同じく
回転塗布により形成する。この上層レジスト３を通常の
ホトリソグラフィを用いて光露光し現像することにより
図２（ｂ）に示すような上層パターン３ａが形成する。
そしてその後に図２（ｃ）に示すように、このパターン
３ａをマスクとして下層レジスト２を、この場合には波
長２２０ｎｍ近傍の光で一括露光し反応性エッチングす
ることにより上層のパターン３ａを下層レジストに転写
し、下層パターン２ａを得る。
【０００４】
【発明が解決しようとする課題】この二層パターン形成
方法においては上層レジスト３と下層レジスト２が積層
するため、両者間に例えば図２（ａ）の斜線で示すよう
に混合すなわち中間層４が生じる。この中間層４は一般
に上層レジスト３の現像後にも残留し、上層パターン３
ａをマスクとしての下層レジスト２の露光においてその
光を吸収する傾向がある。このため、下層レジストの露
光量に変化が生じ露光精度が低下する。更に下層レジス
ト２の露光において上層パターン３ａのエッジ部で光の
回折が生じ下層レジスト２の、上層パターン３ａのエッ
ジ部直下の部分が露光されることがある。中間層による
露光光の吸収を補償するためにその光量を増大すると、
回折による露光部分も増加し、結果として図２（ｃ）に
示すように下層パターン２ａの縁部が垂直にならなくな
るという問題が生じる。
方法においては上層レジスト３と下層レジスト２が積層
するため、両者間に例えば図２（ａ）の斜線で示すよう
に混合すなわち中間層４が生じる。この中間層４は一般
に上層レジスト３の現像後にも残留し、上層パターン３
ａをマスクとしての下層レジスト２の露光においてその
光を吸収する傾向がある。このため、下層レジストの露
光量に変化が生じ露光精度が低下する。更に下層レジス
ト２の露光において上層パターン３ａのエッジ部で光の
回折が生じ下層レジスト２の、上層パターン３ａのエッ
ジ部直下の部分が露光されることがある。中間層による
露光光の吸収を補償するためにその光量を増大すると、
回折による露光部分も増加し、結果として図２（ｃ）に
示すように下層パターン２ａの縁部が垂直にならなくな
るという問題が生じる。
【０００５】本発明の目的はこの問題を解決することで
ある。
ある。
【０００６】
【課題を解決するための手段】比較的薄い下層レジスト
を比較的厚い上層レジストからなる二層レジスト構造を
形成しその上層を光露光し現像して上層パターンを形成
する。次に本発明により上層パターンの表面部分のみに
特定の、例えば酸素反応性イオンエッチングに対する耐
性を与え、しかる後に下層を反応性イオンエッチングに
よるパターニングする。
を比較的厚い上層レジストからなる二層レジスト構造を
形成しその上層を光露光し現像して上層パターンを形成
する。次に本発明により上層パターンの表面部分のみに
特定の、例えば酸素反応性イオンエッチングに対する耐
性を与え、しかる後に下層を反応性イオンエッチングに
よるパターニングする。
【０００７】
【作用】この反応性イオンエッチングによれば光露光に
おける中間混合層による光の吸収および上層パターンエ
ッチングによる回折の問題は本質的に除去され下層への
パターン転写を精度よく行うことが出来る。
おける中間混合層による光の吸収および上層パターンエ
ッチングによる回折の問題は本質的に除去され下層への
パターン転写を精度よく行うことが出来る。
【０００８】
【実施例】以下図１により本発明の実施例を詳明に述べ
る。 （実施例１）下地基板１上に、ポリメチルメタクリレー
ト（ＰＭＭＡ）である下層レジスト２を回転塗布法によ
り０．５μｍの厚さに形成した後、ＰＭＭＡの熱架橋温
度である２００〜２５０℃でベークを行い、次いで下層
レジスト２の上にナフトキノンジアジドを感光剤として
含有するノボラック系ポジ型ホトレジストである上層レ
ジスト３を同様に回転塗布法により１μｍの厚さに形成
して図１（ａ）の二層レジスト構造を得る。
る。 （実施例１）下地基板１上に、ポリメチルメタクリレー
ト（ＰＭＭＡ）である下層レジスト２を回転塗布法によ
り０．５μｍの厚さに形成した後、ＰＭＭＡの熱架橋温
度である２００〜２５０℃でベークを行い、次いで下層
レジスト２の上にナフトキノンジアジドを感光剤として
含有するノボラック系ポジ型ホトレジストである上層レ
ジスト３を同様に回転塗布法により１μｍの厚さに形成
して図１（ａ）の二層レジスト構造を得る。
【０００９】次に上層レジスト３を光露光し現像して図
１（ｂ）に示す上層パターンを得る。次にこの上層パタ
ーンに下層レジストの酸素反応性イオンエッチング（Ｏ
2 ＲＩＥ）に対する耐性を与える処理を行う。この実施
例は図１（ｂ）に示す構造全体をヘキサメチルジシラン
（ＨＭＤＳ）の雰囲気中で加熱し、上層パターンの表面
にのみ選択的にシリコンを結合させてシリル化処理し、
図１（ｃ）に示す酸素反応性イオンエッチングに対する
耐性膜５を得る。この加熱温度は、上層レジスト３とし
て用いた例えばナフトキノンジアジド感光剤の分解温度
である１２０〜１５０℃とするとよい。この範囲の温度
では感光剤の分解並びにＨＭＤＳの取込みと熱架橋を同
時に行わせることが出来る。
１（ｂ）に示す上層パターンを得る。次にこの上層パタ
ーンに下層レジストの酸素反応性イオンエッチング（Ｏ
2 ＲＩＥ）に対する耐性を与える処理を行う。この実施
例は図１（ｂ）に示す構造全体をヘキサメチルジシラン
（ＨＭＤＳ）の雰囲気中で加熱し、上層パターンの表面
にのみ選択的にシリコンを結合させてシリル化処理し、
図１（ｃ）に示す酸素反応性イオンエッチングに対する
耐性膜５を得る。この加熱温度は、上層レジスト３とし
て用いた例えばナフトキノンジアジド感光剤の分解温度
である１２０〜１５０℃とするとよい。この範囲の温度
では感光剤の分解並びにＨＭＤＳの取込みと熱架橋を同
時に行わせることが出来る。
【００１０】そしてこのシリル化された表面を有する上
層パターンを酸素反応性イオンエッチングにより下層レ
ジスト２に転写し、図１（ｄ）に示す構造を得る。下層
レジスト２を形成するＰＭＭＡのエッチング速度は、ノ
ボラック系の上層ホトレジスト３のそれの約２倍であ
り、例えば酸素流量３０ＳＣＣＭ、ＲＦ電力２００Ｗ程
度の条件下での膜厚減少速度は１μｍ／分であって、同
条件下での約０．５μｍ／分上層ホトレジスト３のそれ
と比較すると大きいが、このシリル化膜５により上層ホ
トレジスト３のエッチング速度は更に低下し、下層レジ
スト２のエッチング速度と比較して充分小さなものとな
り、下層レジスト２へのパターン転写中、上層パターン
を良好に保持することが出来る。
層パターンを酸素反応性イオンエッチングにより下層レ
ジスト２に転写し、図１（ｄ）に示す構造を得る。下層
レジスト２を形成するＰＭＭＡのエッチング速度は、ノ
ボラック系の上層ホトレジスト３のそれの約２倍であ
り、例えば酸素流量３０ＳＣＣＭ、ＲＦ電力２００Ｗ程
度の条件下での膜厚減少速度は１μｍ／分であって、同
条件下での約０．５μｍ／分上層ホトレジスト３のそれ
と比較すると大きいが、このシリル化膜５により上層ホ
トレジスト３のエッチング速度は更に低下し、下層レジ
スト２のエッチング速度と比較して充分小さなものとな
り、下層レジスト２へのパターン転写中、上層パターン
を良好に保持することが出来る。
【００１１】（実施例２）上層レジスト３としてノボラ
ック系ポジ型ホトレジストの代りに酸素発生型のネガ型
レジスト（シップレー製ＳＡＬ−６０１）を用い、パタ
ーン露光後にプリベーク露光後ベーク（ＰＥＢ）を１０
０℃の比較的低温で約１分間行うことを除き他は実施例
１と同様である。このような低温でのＰＥＢにより上層
パターンには酸素発生剤が現像後にもかなり残留する。
現像後約１４０℃でポストベークする。このポストベー
クで再び酸素を発生させて上層パターンにおける架橋反
応を生じさせると共にその表面のシリル化を効率よく行
わせることが出来る。
ック系ポジ型ホトレジストの代りに酸素発生型のネガ型
レジスト（シップレー製ＳＡＬ−６０１）を用い、パタ
ーン露光後にプリベーク露光後ベーク（ＰＥＢ）を１０
０℃の比較的低温で約１分間行うことを除き他は実施例
１と同様である。このような低温でのＰＥＢにより上層
パターンには酸素発生剤が現像後にもかなり残留する。
現像後約１４０℃でポストベークする。このポストベー
クで再び酸素を発生させて上層パターンにおける架橋反
応を生じさせると共にその表面のシリル化を効率よく行
わせることが出来る。
【００１２】（実施例３）基板１に実施例１と同様のＰ
ＭＭＡ下層レジスト２を回転塗布法により０．５μｍの
厚さに形成し、約２００〜２５０℃でベークを行い架橋
させ、次いでその上に実施例１と同様の上層レジスト３
を回転塗布法により厚さ１μｍとして形成し、図１
（ａ）の構造を得る。次に、上層レジスト３を所定のパ
ターンを用いて露光し、現像して図１（ｂ）に示す上層
パターンを得る。
ＭＭＡ下層レジスト２を回転塗布法により０．５μｍの
厚さに形成し、約２００〜２５０℃でベークを行い架橋
させ、次いでその上に実施例１と同様の上層レジスト３
を回転塗布法により厚さ１μｍとして形成し、図１
（ａ）の構造を得る。次に、上層レジスト３を所定のパ
ターンを用いて露光し、現像して図１（ｂ）に示す上層
パターンを得る。
【００１３】次に、図１（ｂ）の構造をＣＨＦ3 ガスを
用いてプラズマ処理し、図１（ｃ）に示すように上層パ
ターンの表面部分のみにテフロン状の重合膜５を選択的
に形成する。この処理はＣＨＦ3 ガスの流量を３０ＳＣ
ＣＭ、出力１００Ｗ、基板温度１２０〜１５０℃の条件
下で約１分間行うとよい。この重合膜は酸素反応性イオ
ンエッチングに対し耐性を有する。次に、この重合膜を
有する上層パターンを用いた酸素反応性イオンエッチン
グにより下層レジストに転写を行い図１（ｄ）の構造を
得る。
用いてプラズマ処理し、図１（ｃ）に示すように上層パ
ターンの表面部分のみにテフロン状の重合膜５を選択的
に形成する。この処理はＣＨＦ3 ガスの流量を３０ＳＣ
ＣＭ、出力１００Ｗ、基板温度１２０〜１５０℃の条件
下で約１分間行うとよい。この重合膜は酸素反応性イオ
ンエッチングに対し耐性を有する。次に、この重合膜を
有する上層パターンを用いた酸素反応性イオンエッチン
グにより下層レジストに転写を行い図１（ｄ）の構造を
得る。
【００１４】（実施例４）実施例３における上層レジス
ト３として酸素発生型レジストを用い、酸素発生温度近
傍で上層レジスト３を加熱しつつＣＨＦ3 ガスでプラズ
マ処理する。他は実施例３と同様である。
ト３として酸素発生型レジストを用い、酸素発生温度近
傍で上層レジスト３を加熱しつつＣＨＦ3 ガスでプラズ
マ処理する。他は実施例３と同様である。
【００１５】
【発明の効果】本発明によれば、上層レジストを露光お
よび現像によりパターニングした後その表面に酸素反応
性イオンエッチングに対する耐性を与え、しかる後にそ
の上層パターンを用いて下層レジストの酸素反応性イオ
ンエッチングを行うことにより、下層レジストへの上層
パターンの転写を行うため、従来の二層ホトレジストパ
ターンの形成における中間混合層および光の回折の影響
を受けることなく、垂直な縁をもつ下層パターンを得る
ことができる。
よび現像によりパターニングした後その表面に酸素反応
性イオンエッチングに対する耐性を与え、しかる後にそ
の上層パターンを用いて下層レジストの酸素反応性イオ
ンエッチングを行うことにより、下層レジストへの上層
パターンの転写を行うため、従来の二層ホトレジストパ
ターンの形成における中間混合層および光の回折の影響
を受けることなく、垂直な縁をもつ下層パターンを得る
ことができる。
【図１】本発明による二層パターンの形成方法を示す工
程図である。
程図である。
【図２】光露光による従来の二層パターンの形成方法を
示す工程図である。
示す工程図である。
１ 基板
２ 下層レジスト
３ 上層レジスト
４ 中間（混合）層
５ 耐反応性イオンエッチング膜
Claims (4)
- 【請求項１】 （ａ）基板上に下層レジスト膜を形成す
る工程と、 （ｂ）前記下層レジスト膜上にホトレジスト膜を形成す
る工程と、 （ｃ）前記ホトレジスト膜を露光現像して上層パターン
を形成する工程と、 （ｄ）前記上層パターンの表面に耐エッチング性の膜を
形成する工程と、 （ｅ）前記耐エッチング性を有する上層パターンをマス
クとして下層レジスト膜をエッチングする工程とを有す
ることを特徴とするパターン形成方法。 - 【請求項２】 請求項１記載のパターン形成方法におい
て、前記上層パターンの表面を前記パターンの熱架橋温
度近傍でシリル化することによって耐エッチング性の膜
を形成し、前記エッチングとして酸素反応性エッチング
を行うことを特徴とするパターン形成方法。 - 【請求項３】 請求項１記載のパターン形成方法におい
て、前記上層レジストとして酸素発生型を用い、前記上
層パターンの表面を前記パターンの酸素発生温度近傍で
シリル化することによって耐エッチング性の膜を形成
し、前記エッチングとして酸素反応性エッチングを行う
ことを特徴とするパターン形成方法。 - 【請求項４】 請求項１記載のパターン形成方法におい
て、前記上層パターンの表面にプラズマ重合膜を形成す
ることによって耐エッチング性の膜を形成することを特
徴とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16455591A JPH0513325A (ja) | 1991-07-04 | 1991-07-04 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16455591A JPH0513325A (ja) | 1991-07-04 | 1991-07-04 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513325A true JPH0513325A (ja) | 1993-01-22 |
Family
ID=15795390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16455591A Pending JPH0513325A (ja) | 1991-07-04 | 1991-07-04 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513325A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100451831C (zh) * | 2001-10-29 | 2009-01-14 | 旺宏电子股份有限公司 | 减小图案间隙或开口尺寸的方法 |
| CN108346674A (zh) * | 2018-01-30 | 2018-07-31 | 武汉新芯集成电路制造有限公司 | 半导体硅晶片的制备方法、硅晶片及图像传感器 |
-
1991
- 1991-07-04 JP JP16455591A patent/JPH0513325A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100451831C (zh) * | 2001-10-29 | 2009-01-14 | 旺宏电子股份有限公司 | 减小图案间隙或开口尺寸的方法 |
| CN108346674A (zh) * | 2018-01-30 | 2018-07-31 | 武汉新芯集成电路制造有限公司 | 半导体硅晶片的制备方法、硅晶片及图像传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0777809A (ja) | シリレーションを利用したパターン形成方法 | |
| US5286607A (en) | Bi-layer resist process for semiconductor processing | |
| TW505976B (en) | Method for forming micro-pattern of semiconductor device | |
| JPH0210362A (ja) | 微細パターン形成方法 | |
| KR100415091B1 (ko) | 미세패턴 형성 방법 | |
| JPH0513325A (ja) | パターン形成方法 | |
| JPH09134862A (ja) | レジストパターンの形成方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JP2010118501A (ja) | 半導体装置の製造方法 | |
| JPH02181910A (ja) | レジストパターン形成方法 | |
| JPH03283418A (ja) | レジストパターン形成方法 | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JPS6047419A (ja) | 多層レベルパタ−ンニング法 | |
| KR100284026B1 (ko) | 실릴레이션을이용한미세패턴형성방법 | |
| JP2713061B2 (ja) | レジストパターンの形成方法 | |
| JPS61260242A (ja) | レジストパタ−ンの形成方法 | |
| JPH02271359A (ja) | シリル化によるポジ型ホトレジストの硬化方法 | |
| KR100399889B1 (ko) | 반도체소자의감광층패턴형성방법 | |
| JP2930604B2 (ja) | レジストパターンの形成方法 | |
| JPH01137634A (ja) | 半導体装置の製造方法 | |
| JPS58153932A (ja) | 写真蝕刻方法 | |
| JPS6266630A (ja) | 半導体装置の製造方法 | |
| JPH03104113A (ja) | レジストパターンの形成方法 | |
| JPS61121332A (ja) | パタ−ン形成方法 | |
| JP2000091309A (ja) | 半導体パターン形成装置及び半導体パターン形成方法 |