JPH02307254A - ウエハー上の半導体チップ配線接続方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　要］ ウェハー上の半導体チップへの信号配線と、該ウェハー
が実装されるプリント基板との配、′ａ接続方式に関し
、 従来、上記半導体チップへの共通配線の一部に欠陥があ
る場合は、予備配線への切り替えを、プリント基板上の
ドライバーＬＳＩで行っており、該ドライバーＬＳＩの
回路構成の複雑化等のハードウェアの増大の問題の解決
を目的とし、半導体チップへの信号配線及び予備配線が
接続される第１のボンディングパッド群に、対向した並
列の位置に予備配線接続用の第２のボンディングパッド
群を設け、不良の信号線がある場合には、プリント基板
上のボンディングパッドから、上記第２のボンディング
パッド群中の対応するものにボンディングワイヤーを接
続し、予備配線との接続を図るよう構成する。

Ｘ、菫業上の利用分野］ 本発明はウェハー上の半導体チップへの信号配、線と、
該ウェハーが実装されるプリント基板との配線接続方式
に関し、詳細には冗長配線を持ったウェハー上の半導体
チップと冗長配線を持たない基板間の配線接続方式に関
する。

［従来の技術］ 近年複数の半導体チップ（ＬＳＩ）が搭載されたウェハ
ーをウェハーの状態のままで使用するウェハー・スケー
ル・インテグレーション（ＷＳＩ）技術が注目されてい
る。現在の半導体技術ではウェハー上の全部分に欠陥が
生じないということはありえず、必ずある部分の半導体
チップ（以下、単に「チップ」ともいう）に欠陥が生じ
ている。その為ＷＳ■技術では各チップ内又はチップ間
で冗長構成を採っているのが一般的であり、又各チップ
間を結ぶ共通配線に対しても、予備の配線を設け、共通
配線に欠陥が生じた場合に予備配線に切換えるという手
法が用いられている。

具体例としてウェハー上にメモリチップを複数個焼き付
けたウェハーメモリの例について説明する。第４図は従
来のウェハーメモリの構成例を示す図であり、ウェハー
メモリの共通配線であるアドレス配線に一本の予備配線
を設け、冗長度を持たせた場合の一例を示している。同
図において、１はウェハーメモリであり、１０〜１３は
ＲＡＭ　（Ｒａｎｄｏｍ　八ｃｃｅｓｓ　Ｍｅｍｏｒｙ
）　　チップ、２０〜２７はマルチプレクサ、Ｓｌ　〜
ＳＩ、はウェハーメモリと外部の基板とのアドレス信号
配線Ａｏ　〜Δ、−１の信号接続を行うためのボンディ
ングパッド、Ｓ８１　は予備配線ＳＡ、　　の接続を行
うためのボンディングパッドを表わしている。

第４図の例では、ウェハー１上の複数個の半導体チップ
なるＲＡＭチップ１０〜１３に、共通のアドレス信号配
線Ａ。〜Δ、、−１　の０本が共通配線として接続され
、また予備配線ＳΔ１　が１本の場合である。

（１）　　共通配線Ａ。−Ａ、、−１に欠陥が生じてい
ない場合は、例えばボンディングパッドＳ１　より供給
されたアドレス信号Ａ。は、マルチプレクサ２１．２３
．２５．２７を介してＲＡＭチップ１０〜１３へ伝搬さ
れる。他のアドレス信号Ａ。−１についても、同様にマ
ルチプレクサ２０．２２．２４．２６を介して、ＲＡＭ
チップ１０〜１３へ伝搬される。

（２）　　今信号配線Ａ。の一部分に欠陥が生じて、該
信号配線Ａ。が使用出来なくなった場合は、外部制御に
より、ボンディングパッドＳ１　　に供給されていたア
ドレス信号Ａ。を、予備のボンディングパッドＳＳＩ　
に供給し、アドレス信号Ａ。は予備の配線ＳＡ＋　　と
マルチプレクサ２１．２３．２５．２７を介して、ＲＡ
Ｍチップ１０〜Ｉ３へ伝搬される。

第４図の例の如く、冗長配線をもったウェハーメモリの
アドレス信号配線Ａ。−Ａｌｌ−１ヲ駆動するドライバ
ー回路の具体例としては、第５図の例がある。

同図において、２はドライバーＬＳＩ、８１〜Ｂ１　は
プリント基板上に設けられたボンディングパッド、３０
〜３３はドライバーゲート、４０はマルチプレクサ、５
０はマルチプレクサ４０を制御するための切り換え情報
回路、１００〜１０４はウェハーメモリ１とプリント基
板３を接続するためのボンディングワイヤーを表わして
いる。例えばアドレス信号線Ａ１　　に欠陥が生じ、予
備配線ＳＡ！に切り換える必要が生じた場合は、その旨
の情報が切り換え情報回路５０にセフ１−され、マルチ
プレクサ４０はアドレス信号配線Ａ１　　を選択し予備
配線ＳＡ、　にアドレス信号Ａ、を供給する。

Ｃ発明が解決しようとする課題］ 以上、従来技術の項で説明した如く、ウェハー上の各半
導体チップへの共通配線に欠陥がある場合には、予備配
線を用い、該予備配線への切り替えを、プリント基板上
のドライバーＬＳＩにより行っている。

しかし、このように、予備配線への切り換えを、ドライ
バーＬＳＩで行うこ止は、マルチプレクサや切り換え情
報回路などによる使用ゲート数の増加、ドライバーＬＳ
Ｉのビン端子及びプリント基板上の配線パターン数の増
加を招く。

さらに、ウェハーの歩留りを向上させるため、予備配線
の本数を複数本設けた場合は、さらにこの物情の増加が
顕著となる。

本発明は、上記問題点に鑑みなされたものであり、外部
回路を増加させることなく、ウェハー上の不良配線に供
給される信号を予備配線に切り換える配線接続方式を提
供することを目的とする。

［課題を解決するための手段］ 本発明によれば、上述の目的は、前記特許請求の範囲に
記載した手段により達成される。

すなわち、本発明は、請求項１記載の発明については、
ウェハー上の半導体チップへのｎ本の信号配線（ＡＱ　
〜Ａ、−，）に対してｍ本の予備配線（Ｓ　Ａ、　〜Ｓ
Ａ、）を設け、該ウェハー上の配線を、ウェハーが実装
されるプリント基板に接続する半導体チップ配線接続方
式において、 ウェハーには、半導体チップへのｎ＋ｍ　（ｎ≧ｌ、ｍ
≧１）本の配線に対して、該配線に接続され、一列に並
べられた第１のボンディングパッド群（Ｓ、　　〜Ｓ、
　ＸＳＳ、−３Ｓ、）と、上記第１のボンディングパッ
ド群と対向した並列の位置に、上記信号配線に対応する
ｎ個のボンディングパッド（Ｃ，、、〜Ｃ，，，＞　と
、予備配線の１本に対応する１個のボンディングパッド
（Ｃ，、、、、、）とが、ｎ＋１個互いに接続された第
２のボンディングパッド群をｍ組（（Ｃ，。

１〜Ｃ１，。、ｌ　）、　（Ｃ２＝　　〜Ｃ２，，，＋
、　　）　　、〜（Ｃ，、、〜Ｃ１２、。１　）〕設け
、プリント基板上には、上記ｎ本の信号配線に対応する
ｎ個のボンディングパッド群（Ｂ、　　〜Ｂ、、）を設
け、予備配線を使用しない場合は、プリント基板上の各
ボンディングパッドＢｊ　　（ｊ−１−ｎンを、ウェハ
ー上の対応する信号配線用、のボンディングパッドＳＪ
にボンディングワイヤで接続し、信号配線ＡＪが不良で
予備配ｌ５Ａｋ（ｋ＝１〜ｍ）を使用する場合には、プ
リント基板上のボンディングパッドＢｊを、第２のボン
ディングパッド群中のに組目のボンディングパッドＣｋ
１　ノにボンディングワイヤで接続し、該ボンディング
パッドＣｋ、ｊにウェハー上のパターンで接続されたボ
ンディングパットＣ，，，，，，ヲ、上記予備配線ＳΔ
にの接続されたボンディングパッドＳＳｋと、ボンディ
ングワイヤ又はウェハー上のパターンで接続するウェハ
ー上の半導体チップ配線接続方式であり、 請求項の記載の発明については、ウェハー上の半導体チ
ップへのｎ本の信号配線（Ａ、　−Ａｎ−１）に対して
ｍ本の予備配線（ＳＡ、　〜ＳＡ、）を設け、該ウェハ
ー上の配線を、ウエノ１−が実装されるプリント基板に
接続する半導体チップ配線接続方式において、 ウェハー上には、半導体チップへのｎ＋ｍ（ｎ≧１、ｍ
≧１）本の配線に対して、該配線に接続され、一列に並
べられた第１のボンディングパッド群（Ｓ、〜Ｓ、、、
Ｓ８１〜ＳＳ、）と、上記第１のボンディングパッド群
と対向した並列の位置に、上記信号配線に対応するｎ個
のボンディングパッド（Ｃ，、、〜Ｃ，，，，）と、予
備配線の各々に対応するｍ個のボンディングパッド（Ｃ
Ｉ＋　ｎｉｌ　〜ＣＩ＋　、、＋ｍ　）のｎ＋ｍ個の互
いに接続された第２のボンディングパッド群をｍ組［：
　（Ｃ、、、〜Ｃ、、、、、）、（Ｃ，、、−Ｃ，。

ｆｉ＋１１　）　、〜（Ｃ，、、〜Ｃ，，，，，，））
設け、プリント基板上には、上記ｎ本の信号配線に対応
するｎ個のボンディングパッド群（Ｂ、〜Ｂ、、）を設
け、予備配線を使用しない場合は、プリント基板上の各
ボンディングパッドＢ　ｊ　’（ｊ　＝　１〜ｎ）を、
ウェハー上の対応する信号配線用のボンディングパッド
Ｓｊにボンディングワイヤで接続し、信号配線Ａ」が不
良で予備配線ＳＡｋ　（ｋ＝１〜ｍ）を使用する場合に
は、プリント基板上のボンディングパッドＢ」を、第２
のボンディングパッド群中のに組目のボンディングパッ
ドＣｋ、ｊにボンディングワイヤで接続し、該ボンディ
ングパッドＣｋ、ｊにウェハー上のパターンで接続され
たボンディングパッドＣｋ、ｎ＋ｋを、上記予備配’ａ
　Ｓ　Ａ　ｋの接続されたボンディングパッドＳＳｋと
、ボンディングワイヤで接続するウェハー上の半導体チ
ップ配線接続方式である。

［作　用コ ウェハー上の複数個の半導体チップへの共通配線、例え
ば、ウェハーメモリでの各ＲＡＭチップへのｎ本アドレ
ス信号配線Ａ。−Ａ、、−、については、該アドレス信
号配線の一部に欠陥のある場合に備えて、少なくとも１
つ以上の予備配線がｍ　（ｍ≧１）本設けられている。

従来は、不良のアドレス信号配線がある場合には、予備
配線への切り換えをプリント基板上のドライバー回路中
のマルチプレクサ等による選択制御により行っており、
複雑な制御回路を必要としていたが、 本発明では、上記予備配線への切り換えを電子回路で行
うのを止め、ウェハー上の信号配線に接続される第１の
ボンディングパッド群ニ対向する位置に並列に、予備配
線に接続された第２のボンディングパッド群のｍ組を配
置し、ある信号配線に欠陥がある場合には、プリント基
板上のボンディングパッドと、該欠陥信号配線に対向し
予備配線に接続されたボンディングパッドとをボンディ
ングワイヤにより機械的に接続する。

上記予備配線に接続される第２のボンディングパッド群
の設置の形態には２通りあり、請求項１記載の発明では
、第二のボンディングパッド群の各組は、それぞれ所定
の予備配線との接続の関係が固定されており、 請求項２記載の発明では、第２のボンディングパッド群
の各組は、予備配線との組合せが固定化されておらず、
ボンディングワイヤで任意の組合せが取り得る。

［実施例］ 第一の実施例 第１図は本発明の第一の実施例であり、１本のアドレス
信号配線Ａ。−Ａ　ｎ−１に対して、１本の予備配線Ｓ
Ａ、を設けた場合の例である。

同図において、】はウェハー、２はドライバーＬＳＩ、
３はプリント基板、Ｓ　ｌ−５ｎはアドレス信号配線Ａ
。〜Ａ　、　−、に接続されたウェハー上のボンディン
グパッド、ＳＳ１は予備配線ＳＡ１に接続されたウェハ
ー上のボンディングパッド、Ｃ３，１〜ＣＩ　＋　ｎは
、ボンディングパッドＳ、〜Ｓ、、に対向して設けられ
たウェハー上のボンディングパッド、ＣＩ、、、。１は
ボンディングパッドＳ８１に対向して設けられたボンデ
ィングパッドを表わしており、該ボンディングパッドＣ
１１，〜Ｃ１１、及びＣ３，イ＋１はそれぞれウェハー
上のパターンで相互に接続されている。

また、Ｂ１〜Ｂ、、はプリント基板上に設けられたボン
ディングパッド、３０〜３３はドライバーＬＳＩ上のド
ライバーゲート、　１００〜１０３はボンディングワイ
ヤー、１０４はボンディングワイヤー又はウェハー上の
パターンを表わしている。

第１図の実施例では、ウェハー上のアドレス信号線Ａ１
に欠陥が生じた場合の、ボンディングワイヤーの接続関
係を示しており、プリント基板上のボンディングパッド
Ｂ２とウェハー上のボンディングパッドＣ３，２がボン
ディングワイヤ　１０１で接続されており、これにより
、ドライバーゲート３１で駆動されるアドレス信号Ａ１
は、ボンディングパッド（Ｃ、，２−Ｃ、，３・・・＝
ＣＩ、ｎ＋ｌ→ＳＳ１を経由して予備配線ＳＡ、に伝搬
される。

なお、第一図の実施例において、ウェハー１上のボンデ
ィングパッドＣ１，１〜ＣＩ　＋　、、＋　１を設けず
に、プリント基板３上のボンディングパッドＢ２とウェ
ハー上のボンディングパッドＳＳ１とを、直接にボンデ
ィングワイヤーで接続することも考えられるが、他のボ
ンディングワイヤーとのクロスショート（ｃｒｏｓｓ　
　５ｈｏｒｔ）が生じ、現在の技術では実現が困難であ
る。

第二の実施例 第２図は本発明の第二の実施例を示す図であり、第１図
に示した第一の実施例と比較して、予備配線を複数本（
ｍ本）設けた場合を表わしており、特許請求の範囲の請
求項１記・戒の発明に対応するものであり、ｍ＝１すな
わち予備配線が１本の場合は第１図と同じ構成となる。

第２図の例では、予備配線がＳＡ、、ＳＡ２、ＳＡり、
・・・・・・ＳＡヨのｍ本設けられ、各予備配線は、ｓ
ｓ、　、ｓｓ、　、ｓｓ３・・・・・・、ＳＳ、のｍ個
のボンディングパッドに接続されている。

また、相互に接続されたボンディングパッド（Ｃ，、、
）　　、　（Ｃ，，２）　　、〜　（Ｃ１，ｎ＋１）　
　、　（Ｃｌ＋ｎ＋１　＞は予備配線ＳＡ、に対応して
設けられており、同様にして、相互に接続されたポンデ
ィ　ン　グ　パ　ン　　ド　　（Ｃ２，１）　　、　　
　（Ｃ２，、）　　　・・・　・・・　　（Ｃ２、ｎ）
、（Ｃ２，、、、、）は予備配線Ｓ　Ａ　２に対応して
設けられており、このような相互に接続されたボンディ
ングパッド群が予備配線ＳＡ１〜ＳＡｍに対応してｍ組
配設されている。

具体的なボンディングワイヤーの接続方法は、第一の実
施例の場合と同様な方法で行われる。

第三の実施例 第３図は本発明の第三の実施例を示す図であり、特許請
求の範囲の請求項２記載の発明に対応するものである。

本例においても、予備配線を複数本（ｍ本）設けた場合
の例であり、ｍ＝１すなわち予備配線が１本の場合には
、第１図に示した第一の実施例と同じになる。

この第三の実施例は、第二の実施例と比較して、予備配
線Ｓ　Ａ　＋〜ＳΔ１を使用するための、ボンディング
パッド群の各々の組が、例えば、ボンディングパッドＣ
Ｉ　＋　ｌ〜Ｃ１，−についてみると、ｎ＋ｍ個のボン
ディングパッドからなり、それぞれアドレス信号線Ａ。

−八〇−１及び予備配線Ｓ　Ａ　ｌ−ＳＡ１のｎ＋ｍ本
に対応して設けである。

予備配線用のボンディングパッド群中の各組は、任意の
予備配線とボンディングワイヤーで接続可能となり、第
二の実施例より使用に際しての自由度が高い。

［発明の効果］ 以上説明した如く、本発明によれば、ウェハー上の半導
体チップへの共通の信号配線に対して、該共通の信号配
線の駆動のためのドライバーゲートとビン端子を最小限
必要な個数のみドライバーＬＳＩに用意すれば足り、ま
た、プリント基板上の配線パターン及びボンディングワ
イヤーも最小限で、不良配線に供給されている信号を予
備配線に切り替えることができ、ハードウェアの削減が
図れる。

【図面の簡単な説明】

第１図は本発明の第一の実名例を示す図、第２図は本発
明の第二の実施例を示す図、第３図は本発明の第三の実
施例を示す図、第４図は従来のウェハーメモリの構成例
を示す図、第５図は従来のウェハーメモリのドライバー
回路の具体例を示す図である。 １・・・・・・ウェハー、２・・・・・・ドライバーＬ
ＳＩ。

Claims (1)

1. 【特許請求の範囲】 １、ウェハー上の半導体チップへのｎ本の信号配線（Ａ
   ＿０〜Ａ＿ｎ＿−＿１）に対してｍ本の予備配線（ＳＡ
   ＿１〜ＳＡ＿ｍ）を設け、該ウェハー上の配線を、ウェ
   ハーが実装されるプリント基板に接続する半導体チップ
   配線接続方式において、 ウェハー上には、半導体チップへのｎ＋ｍ （ｎ≧１、ｍ≧１）本の配線に対して、該配線に接続さ
   れ、一列に並べられた第１のボンディングパッド群（Ｓ
   ＿１〜Ｓ＿ｎ、ＳＳ＿１〜ＳＳ＿ｍ）と、 上記第１のボンディングパッド群と対向し た並列の位置に、上記信号配線に対応するｎ個のボンデ
   ィングパッド（Ｃ＿１＿，＿１〜Ｃ＿１＿＋＿ｎ）と、
   予備配線の１本に対応する１個のボンディングパッド（
   Ｃ＿１＿，＿ｎ＿＋＿１）とが、ｎ＋１個互いに接続さ
   れた第２のボンディングパッド群をｍ組〔（Ｃ＿１＿，
   ＿１〜Ｃ＿１，＿ｎ＿＋＿１）、（Ｃ＿２，＿１〜Ｃ＿
   ２＿，＿ｎ＿＋＿１）、〜（Ｃ＿ｍ＿，＿１〜Ｃ＿ｍ＿
   ，＿ｎ＿＋＿１）〕設け、プリント基板上には、上記ｎ
   本の信号配線 に対応するｎ個のボンディングパッド群（Ｂ＿１〜Ｂ＿
   ｎ）を設け、 予備配線を使用しない場合は、プリント基 板上の各ボンディングパッドＢｊ（ｊ＝１〜ｎ）を、ウ
   ェハーの対応する信号配線用のボンディングパッドＳｊ
   にボンディングワイヤで接続し、 信号配線Ａｊが不良で予備配線ＳＡｋ（ｋ ＝１〜ｍ）を使用する場合には、プリント基板上のボン
   ディングパッドＢｊを、第２のボンディングパッド群中
   のｋ組目のボンディングパッドＣｋ、ｊにボンディング
   ワイヤで接続し、 該ボンディングパッドＣｋ、ｊにウェハー 上のパターンで接続されたボンディングパッドＣ＿ｋ＿
   ，＿ｎ＿＋＿１を、上記予備配線ＳＡｋの接続されたボ
   ンディングパッドＳＳｋと、ボンディングワイヤ又はウ
   ェハー上のパターンで接続することを特徴とするウェハ
   ー上の半導体チップ配線接続方式。 ２、ウェハー上の半導体チップへのｎ本の信号配線（Ａ
   ＿０〜Ａ＿ｎ＿−＿１）に対してｍ本の予備配線（ＳＡ
   ＿１〜ＳＡ＿ｎ）を設け、該ウェハー上の配線を、ウェ
   ハーが実装されるプリント基板に接続する半導体チップ
   配線接続方式において、 ウェハー上には、半導体チップへのｎ＋ｍ （ｎ≧１、ｍ≧１）本の配線に対して、該配線に接続さ
   れ、一列に並べられた第１のボンディングパッド群（Ｓ
   ＿１〜Ｓ＿ｎ、ＳＳ＿１〜ＳＳ＿ｍ）と、 上記第１のボンディングパッド群と対向し た並列の位置に、上記信号配線に対応するｎ個のボンデ
   ィングパッド（Ｃ＿１＿，＿１〜Ｃ＿１＿，＿ｎ）と、
   予備配線の各々に対応するｍ個のボンディングパッド（
   Ｃ＿１＿，＿ｎ＿＋＿１〜Ｃ＿１＿，＿ｎ＿＋＿ｍ）の
   ｎ＋ｍ個が互いに接続された第２のボンディングパッド
   群をｍ組〔（Ｃ＿１＿，＿１〜Ｃ＿１＿，＿ｎ＿＋＿ｍ
   ）、（Ｃ＿２＿，＿１〜Ｃ＿２＿，＿ｎ＿＋＿ｍ）、〜
   （Ｃ＿ｍ＿，＿１〜Ｃ＿ｍ＿，＿ｎ＿＋＿ｍ）〕設け、 プリント基板上には、上記ｎ本の信号線に 対応するｎ個のボンディングパッド群（Ｂ＿１〜Ｂ＿ｎ
   ）を設け、 予備配線を使用しない場合は、プリント基 板上の各ボンディングパッドＢｊ（ｊ＝１〜ｎ）を、ウ
   ェハー上の対応する信号配線用のボンディングパッドＳ
   ｊにボンディングワイヤで接続し、 信号配線Ａｊが不良で予備配線ＳＡｋ（ｋ ＝１〜ｍ）を使用する場合には、プリント基板上のボン
   ディングパッドＢｊを、第２のボンディングパッド群中
   のｋ組目のボンディングパッドＣｋ、ｊにボンディング
   ワイヤで接続し、 該ボンディングパッドＣｋ、ｊにウェハー 上のパターンで接続されたボンディングパッドＣ＿ｋ＿
   ，＿ｎ＿＋＿ｋを、上記予備配線ＳＡｋの接続されたボ
   ンディングパッドＳＳｋと、ボンディングワイヤで接続
   することを特徴とするウェハー上の半導体チップ配線接
   続方式。