JPH0228894B2 - - Google Patents

Info

Publication number
JPH0228894B2
JPH0228894B2 JP58118519A JP11851983A JPH0228894B2 JP H0228894 B2 JPH0228894 B2 JP H0228894B2 JP 58118519 A JP58118519 A JP 58118519A JP 11851983 A JP11851983 A JP 11851983A JP H0228894 B2 JPH0228894 B2 JP H0228894B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
sealed semiconductor
sealed
wiring portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58118519A
Other languages
English (en)
Other versions
JPS6010645A (ja
Inventor
Hisaharu Sakurai
Seiichi Hirata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP58118519A priority Critical patent/JPS6010645A/ja
Priority to DE8484107525T priority patent/DE3483498D1/de
Priority to EP84107525A priority patent/EP0130591B1/en
Publication of JPS6010645A publication Critical patent/JPS6010645A/ja
Priority to US06/894,508 priority patent/US4654692A/en
Publication of JPH0228894B2 publication Critical patent/JPH0228894B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
〔発明の技術分野〕 本発明は樹脂封止型半導体装置の改良に係り、
特に大面積の半導体ペレツトの表面構造に関する
ものである。 〔発明の技術的背景〕 樹脂封止型半導体装置は、半導体ペレツトをリ
ードフレーム上にマウントし、ワイヤーボンデイ
ングを行なつた後、エボキシ樹脂等により封止し
て製造されるものである。 第１図ａに従来の樹脂封止型半導体装置の半導
体ペレツトの平面図、同図ｂにそのＡ−A′断面
図を示す。第１図において、例えばＰ型のシリコ
ン基板１の表面にはフイールド酸化膜２が形成さ
れており、このフイールド酸化膜２によつて囲ま
れた素子領域（図示せず）には例えばＮチヤンネ
ルMOSトランジスタが形成される。また、半導
体ペレツト周辺部におけるフイールド酸化膜２上
にはCVD酸化膜等の層間絶縁膜３を介して素子
領域より延在されたアルミ配線層４と、このアル
ミ配線層４に接続するためのボンデイングパツト
部５が形成されている。さらに前面にわたつてパ
ツシベーシヨン膜６が堆積されており、ボンデン
グパツト部５に対応するパツシベーシヨン膜６の
部分にはボンデイングパツド用窓７が開孔されて
いる。 〔背景技術の問題点〕 上述した如き構造を有する樹脂封止型半導体装
置においては、特に25mm2以上の大面積ペレツトを
使用した場合、環境あるいは周囲の急激な温度変
化によつてパツシベーシヨン膜６のボンデイング
パツド用窓７付近の段差部やアルミ配線層４の段
差部に封止樹脂による応力が加わつてクラツクが
発生し易く、耐湿性を損うという問題がある。か
かるクラツクの発生は、特にペレツトの四隅にお
いて著しい。さらに、かかるクラツクの発生とと
もにパツシベーシヨン膜下のアルミ配線層４に変
形が生じたり、極端な場合には断線する等の問題
があり、半導体装置の性能を低下したり歩留りを
低下させるという問題があつた。 〔発明の目的〕 そこで、本発明はパツシベーシヨン膜のクラツ
クによる耐湿性の劣化、アルミ配線層の断線等を
防止しうる樹脂封止型半導体装置を提供すること
を目的とするものである。 〔発明の概要〕 上記目的を達成するために、本発明による樹脂
封止型半導体装置の主な特徴は、 樹脂封止される半導体表面の配線部分に当該配
線部分に加わる応力を吸収する凹凸部を形成した
点にある。 〔発明の実施例〕 以下、本発明による樹脂封止型半導体装置の実
施例を図面に基づいて説明する。 第２図ａに本発明による樹脂封止型半導体装置
の半導体ペレツトの平面図、同図ｂにそのＢ−
B′断面図を示す。なお、第１図と重複する部分
には同一の符号を附してその説明は省略する。 第２図（本発明）と第１図（従来）の半導体装
置の異なる点は、アルミ配線層４に１つまたはそ
れ以上の凹欠部８が適宜所定の間隔を置いて設け
られている点である。そして、これら凹欠部８
は、長手方向が配線層４に最も近い周辺側部にほ
ぼ平行になるように配されている。この凹欠部８
が設けられている部分以外の配線層４の部分は同
様にしてパツシベーシヨン膜６で覆われ、ポンデ
イングパツト用窓７が開孔されている。なお、凹
欠部８を設ける数、形状または開隔等は半導体ペ
レツトの面積や封止樹脂の厚さ等に応じて設計す
べきである。 このように、アルミ配線層４に凹欠部８を設け
て凹凸部を形成したことにより、封止樹脂の温度
変化により生ずる応力を分散することができ、そ
の結果パツシベーシヨン膜６にクラツクが発生し
にくくなり、アルミ配線層４の断線の発生を防止
することができる。 以上の結果は、次のような実験により確認され
た。すなわち、従来（第１図）のペレツト（８mm
□）と本発明（第２図）のペレツト（８mm□）を
それぞれ下記第１表に示す特性を有するＡ，B2
種類のエポキシ樹脂により封止して42ピンのDIP
樹脂封止型半導体装置を製造した。
【表】 製造された半導体装置を 〔25℃（５分）→150℃（30分）→25℃（５分）
→−55℃（５分）〕を１サイクルとする温度サイ
クルの試験を行ない、100サイクル経過後におけ
るペレツト表面のパツシベーシヨン膜のクラツク
の発生状況およびアルミ配線の変形を調べた。そ
の結果を下記の第２表に示す。
〔発明の効果〕
以上の通り本発明によれば、配線部分に凹欠部
を形成したことにより封止樹脂の熱変形による応
力を分散することができ、その結果パツシベーシ
ヨン膜のクラツクの発生を防止し、かつ配線部分
の変形を防止できる。したがつて、耐湿性の向上
歩留りの向上を期待できるものでもある。
【図面の簡単な説明】
第１図は従来の樹脂封止型半導体のペレツトの
構造を示すもので、ａは平面図、ｂはそのＡ−
A′断面図、第２図は本発明による樹脂封止型半
導体のペレツトの構造を示すものでａは平面図、
ｂはそのＢ−B′断面図、第３図は他の実施例を
示す平面図である。 １……シリコン基板、２……フイールド酸化
膜、３……層間絶縁層、４……アルミ配線層、５
……ボンデイングパツト部、６……パツシベーシ
ヨン膜、７……ボンデイングパツド用窓、８，
８′……凹欠部。

Claims (1)

  1. 【特許請求の範囲】 １ 樹脂で封止された半導体表面の配線部を有す
    る樹脂封止型半導体装置において、 前記配線部に形成され当該配線部に加わる応力
    を吸収するための少なくとも一つの凹欠部を有
    し、これら凹欠部の各々は前記配線部に最も近く
    位置する素子の周辺側部にほぼ平行に配置された
    ことを特徴とする樹脂封止型半導体装置。 ２ 特許請求の範囲第１項記載の装置において、 複数の凹欠部が相互に平行かつ離間した状態で
    配置された樹脂封止型半導体装置。 ３ 特許請求の範囲第１項記載の装置において、 前記少なくとも一つの凹欠部は前記配線部の長
    手方向に一つまたは二つ以上の離間した凹欠部を
    設けることによつて形成された樹脂封止型半導体
    装置。 ４ 特許請求の範囲第１項記載の装置において、 前記配線部はアルミニユーム製である樹脂封止
    型半導体装置。
JP58118519A 1983-06-30 1983-06-30 樹脂封止型半導体装置 Granted JPS6010645A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58118519A JPS6010645A (ja) 1983-06-30 1983-06-30 樹脂封止型半導体装置
DE8484107525T DE3483498D1 (de) 1983-06-30 1984-06-29 Halbleiteranordnung des harzverkapselungstyps.
EP84107525A EP0130591B1 (en) 1983-06-30 1984-06-29 Semiconductor device of resin-seal type
US06/894,508 US4654692A (en) 1983-06-30 1986-08-06 Semiconductor device of resin-seal type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58118519A JPS6010645A (ja) 1983-06-30 1983-06-30 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPS6010645A JPS6010645A (ja) 1985-01-19
JPH0228894B2 true JPH0228894B2 (ja) 1990-06-27

Family

ID=14738627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58118519A Granted JPS6010645A (ja) 1983-06-30 1983-06-30 樹脂封止型半導体装置

Country Status (4)

Country Link
US (1) US4654692A (ja)
EP (1) EP0130591B1 (ja)
JP (1) JPS6010645A (ja)
DE (1) DE3483498D1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61129014U (ja) * 1985-01-30 1986-08-13
JPS6457732A (en) * 1987-08-28 1989-03-06 Matsushita Electronics Corp Semiconductor device
US4835591A (en) * 1987-12-29 1989-05-30 Mitsubishi Denki Kabushiki Kaisha Wiring arrangement for semiconductor devices
EP0327336B1 (en) * 1988-02-01 1997-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic devices incorporating carbon films
JPH0274039A (ja) * 1988-09-09 1990-03-14 Texas Instr Japan Ltd 電子回路装置
JPH02192146A (ja) * 1989-01-20 1990-07-27 Toshiba Corp 半導体装置
JPH03129738A (ja) * 1989-07-10 1991-06-03 Nec Corp 半導体装置
NL8901822A (nl) * 1989-07-14 1991-02-01 Philips Nv Geintegreerde schakeling met stroomdetectie.
US5317194A (en) * 1989-10-17 1994-05-31 Kabushiki Kaisha Toshiba Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink
KR950012657B1 (en) * 1991-01-22 1995-10-19 Nec Co Ltd Resin sealed semiconductor integrated circuit
US5686356A (en) 1994-09-30 1997-11-11 Texas Instruments Incorporated Conductor reticulation for improved device planarity
KR0170316B1 (ko) * 1995-07-13 1999-02-01 김광호 반도체 장치의 패드 설계 방법
JP3500308B2 (ja) 1997-08-13 2004-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路
JP3826022B2 (ja) 2000-12-15 2006-09-27 キヤノン株式会社 配線を有する基板及び電子源及び画像表示装置
US20030122258A1 (en) * 2001-12-28 2003-07-03 Sudhakar Bobba Current crowding reduction technique using slots
US6818996B2 (en) * 2002-12-20 2004-11-16 Lsi Logic Corporation Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps
US7388279B2 (en) * 2003-11-12 2008-06-17 Interconnect Portfolio, Llc Tapered dielectric and conductor structures and applications thereof
US7466021B2 (en) * 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
US7253528B2 (en) * 2005-02-01 2007-08-07 Avago Technologies General Ip Pte. Ltd. Trace design to minimize electromigration damage to solder bumps
US9177914B2 (en) * 2012-11-15 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad structure over TSV to reduce shorting of upper metal layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3766448A (en) * 1972-02-04 1973-10-16 Gen Instrument Corp Integrated igfet circuits with increased inversion voltage under metallization runs
US4438450A (en) * 1979-11-30 1984-03-20 Bell Telephone Laboratories, Incorporated Solid state device with conductors having chain-shaped grain structure
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
JPS5772349A (en) * 1980-10-23 1982-05-06 Nec Corp Semiconductor integrated circuit device
DE3115406A1 (de) * 1981-04-16 1982-11-25 Robert Bosch Gmbh, 7000 Stuttgart Anordnung zur erhoehung des ausgangsstroms von verstaerkern

Also Published As

Publication number Publication date
EP0130591A2 (en) 1985-01-09
DE3483498D1 (de) 1990-12-06
EP0130591B1 (en) 1990-10-31
JPS6010645A (ja) 1985-01-19
EP0130591A3 (en) 1986-09-17
US4654692A (en) 1987-03-31

Similar Documents

Publication Publication Date Title
JPH0228894B2 (ja)
US4625227A (en) Resin molded type semiconductor device having a conductor film
US5371411A (en) Resin molded type semiconductor device having a conductor film
US5229642A (en) Resin molded type semiconductor device having a conductor film
JPH05226339A (ja) 樹脂封止半導体装置
JPH0590452A (ja) 樹脂封止型半導体装置
US5552639A (en) Resin molded type semiconductor device having a conductor film
JPS59163841A (ja) 樹脂封止型半導体装置
JPS6018934A (ja) 半導体装置
JPH0815150B2 (ja) 樹脂封止型半導体装置の製造方法
JPH08204066A (ja) 半導体装置
JP2567870B2 (ja) 半導体記憶装置
JPS61269333A (ja) 半導体装置
JPH1187572A (ja) 樹脂封止半導体装置およびその製造方法
JP2533293B2 (ja) 樹脂封止型半導体装置の製造方法
JP3098333B2 (ja) 半導体装置
JPS6214944B2 (ja)
JPS6025902B2 (ja) 樹脂封止型半導体装置
JPS62202525A (ja) 樹脂封止型半導体装置
JP2865224B2 (ja) 樹脂封止型半導体装置
JPS6367751A (ja) 半導体装置
JPH0652735B2 (ja) 樹脂封止型半導体装置
JPS6148939A (ja) 樹脂封止型半導体装置
JPH05275501A (ja) 半導体装置
JPH0345898B2 (ja)