JPS62202525A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS62202525A
JPS62202525A JP1233587A JP1233587A JPS62202525A JP S62202525 A JPS62202525 A JP S62202525A JP 1233587 A JP1233587 A JP 1233587A JP 1233587 A JP1233587 A JP 1233587A JP S62202525 A JPS62202525 A JP S62202525A
Authority
JP
Japan
Prior art keywords
guard ring
corner
film
slit
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1233587A
Other languages
English (en)
Other versions
JPS6348181B2 (ja
Inventor
Yuji Hara
原 雄次
Tatsu Ito
達 伊藤
Tatsuro Totani
達郎 戸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP1233587A priority Critical patent/JPS62202525A/ja
Publication of JPS62202525A publication Critical patent/JPS62202525A/ja
Publication of JPS6348181B2 publication Critical patent/JPS6348181B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体基板の周辺部に幅広い導体膜な有する樹
脂封止型半導体装置に関する。
論理回路を含むLSI等において、第1図、第1A図に
示すように半導体基板(チップ)1の一主面にアクティ
ブ領域を構成する半導体素子領域2が形成され、基板周
辺部表面の絶縁膜3上にアルミニウム膜からなる配ツ4
、ボンディングパノド5とその外側にN転層防止のため
のガードリンク6を設けてこれをグランドラインGND
に接続し、上記パッド部5を露出するようにチップ表面
をリンシリケートガラス(PSG)、シリコンナイトラ
イド膜等のバクシベーションで覆った構造が知られてい
る。このような構造の半導体素子を。
レジンで封止した場合、モールドレジンによる強い応力
が特にチップ周辺の四隅部に大きい(強い)応力が加わ
りガードリング6上及び周辺でパツシベーシヨン層のク
ラックが生ずることがわかった。
また、かかる構造の半導体素子を高温高湿雰囲気中で耐
湿テストを行なった場合に、層間絶縁膜であるPSG(
リン酸化物含有シリケート・ガラス)膜のリン溶出を生
じ、被覆バノ゛シペーション膜の剥離を起し、アルミニ
ウム配線の腐食がチップのアクティブ領域まで到達し、
特性劣化の原因となることもわかった。
本願発明者は前記したチップコーナ一部のガードリング
上及び周辺のパッシベーション膜クラック等の欠陥がア
ルミニウムからなるガードリングの幅に関係することに
着目して上記欠点の改良を行なった。したがって本発明
の目的とするところは樹脂封止型半導体装置におげろ特
性不良の改善。
耐湿性の向上にある。
以下本発明をいくつかの実施例にそって具体的に説明す
る。
第2図、第2A図は本発明による樹脂封止型半導体装置
の一つの望ましい実施形態を示すものである。
同図において、1は/リコ/半導体基板、2は基板の一
主面に形成された半導体素子領域で例えば基板と異なる
導電型の不純物が拡散等の手段により導入され形成され
たものである。3はフィールド絶縁膜で例えば厚い半導
体酸化gE(SiO,膜)からなる。8は第1の表面絶
縁膜で例えば薄いSin、膜からなる。9は第2の表面
絶縁膜で例えばPSG(リン酸化物含有シリケート・ガ
ラス)膜から形成されリンが外部より侵入するナトリウ
ム等の不純物のゲッタの役目を有する。10はアルミニ
ウム(、l)配線でPSG膜9及びSin。
膜8のスルーホール(透孔)を通して半導体領域2にオ
ーミックコンタクトする。5はアルミニウム配線の外端
子として形成されたポンディングパッド、6は基板周辺
部にそりて形成されたガードリングでアルミニウム膜か
らなる。上記基板の隅部(コーナー)上のガードリング
にコーナーにそった]状のスリット10が設けられる。
7はパッシベーション膜としての絶縁膜で例えばPSG
CVD(気相化学反応生成) S iOtプラズマ生成
シリコンナイトライド又は5oOCスピンオン・グラス
)等からなる。
かかる構造において、ガードリングにスリットを設ける
ことにより下記の理由でパッシベーション膜クラック等
の欠陥を防止できる。
樹脂封止された半導体チップ周辺部上のガードリンクニ
バッシペーション腰クランク等の発生する原因としては
、第3図に示すようチップの中心より端部、特に隅部(
コーナー)にストレスが集中する傾向にあり、又、ガー
ドリングのアルミニウム膜の幅が大きいほど著しいこと
が実験的に確められた。又、種々の実験によってガード
リングのコーナ一部にスリットを形成するとスリットの
幅だけガードリングの幅が少なくなり、クラック発生の
原因が取除かれることが確認された。しかしガードリン
グのアルミニウム膜の配線としての抵抗の増大を防ぐた
めにはスリットの幅はある程度小さい面積にしなければ
ならない。このためスリットはアルミニウムのリングの
中央より外側に約10μmの幅でかつ内側コーナーをカ
バーする長さとすることが適当である。ガードリングの
コーナ一部の幅を限定する手段としてスリット以外に小
孔の配列、あるいはコーナーの内側又は外側にテーパ部
を設げるという手段でもよい。小孔の場合10μm角の
小孔を複数個並べると特によい。
ガードリングのコーナ一部の形状とコーナ一部欠陥発生
率の関係を下記の各実験例によって示す。
第4図はコーナーを加工しないガードリング上ノハンシ
ベーション膜クラックのAI(アルミニウム)幅依存性
を示す。この場合、チップ寸法は4−7 K 4−71
n’rZ、温度サイクルは一55℃〜150℃で20回
とする。バッシペーショ/l[KはPSG/P−8iN
/PSG−0,85/LL10.2(、um)3層構造
及びP−8iN/PSG−1,1μm10.2μmの2
層構造を用いる。第5図はガードリングのコーナーの形
状及びAI膜の幅りを示す。第4図に示すようにコーナ
一部欠陥率−A1幅の関係において、Lが小さいほど欠
陥率の小さいことが明らかである。
第6図はガードリングのコーナ一部に第7図で示すよう
に]状のスリットを形成した場合のガードI) 7グ部
パッシベーション膜クランクのl膜中スリット幅W依存
性を示す。この場合のパッシベーション膜は〇−〇曲線
がP−8iN/PSG=1.1μm70.2μmの2層
膜、ム・・・△曲線がPSG/P−8iN/PSG= 
0.85μm/1.1μm10.2μmの3層膜である
。第6図によればスリット幅20μm〜40μmでコー
ナ一部欠陥率が著しく低下することが明らかである。
第8図はガードリングコーナーに第9図(A)■)・・
・(匂に示した各池形状のスリット、孔列な形成した場
合(形成しない場合も含む)についてのガードリンク部
ハンシベーション膜クランクのAA’膜中のスリット及
び孔列の形態依存性を示す。この場合の半導体ペレット
は4.7に4.7gm角、温度サイクルは一55℃〜1
50℃20回である。パッシベーション膜は第6図の例
の場合と同じである。
第9図において、(2)はスリット等を全く加工しない
場合、(B)は長いスリット(1111本の場合、(Q
は短いスリット(lla、llb、1ie)、3本の場
合。
(至)は孔の列12が1列の場合、田は孔の列(i2a
+12b、12c)が3列の場合の各ガードリングコー
ナ一部の形状を示す。第8図かられかるようにスリット
及び孔列な形成した場合にコーナ一部の欠陥率が低下す
るのが明らかである。
第10図はガードリングコーナ一部において第11図に
示すようにコーナ一部の内側にテーノ(13を形成した
場合のガードリング部のパッシベーション膜クラックの
内側テーパ寸法依存性を示す。
ベレツトの寸法やパッシベーションの条件は第6図、第
8図の場合と同じである。第10図によれば、コーナ一
部の内側に形成したテーパ寸法C3が20〜40μmと
比較的に大きい場合、コーナ一部欠陥率が低下する。
第12図はガードリングコーナ一部において、第13図
に示すようにコーナ一部の外側にテーパを形成した場合
のガードリング部のパッシベーション膜クラックの外側
テーパ寸法依存性を示す。
ペレットの寸法やパッシベーションの条件は第6図、第
8図の場合と同じである。第12図によればコーナ一部
の外側に形成したテーパ寸法C1が40〜100μmと
大きくなる場合コーナ一部欠陥率が低下する。
第14図はガードリングコーナ一部において第15図に
示すようにコーナ一部の内側及び外側の両方にテーパを
形成した場合のガードリング部パンシベーション膜クラ
ックのコーナーテーパ寸法依存性を示す。この場合のペ
レットの寸法、封止樹脂、パッシベーション等の条件は
、第6図、第8図の場合と同じである。第14図によれ
ば、特にバクシベーション膜厚が大きい場合のコーナ一
部のテーパ寸法Cが20〜100μmと大きい場合にコ
ーナ一部欠陥率が低下する。
本発明は上記実施例のみに限定されるものではない。例
えば、Allガードリング上形形成れるパッシベーショ
ン膜の構成、形状は適宜に変形できる。ガードリング自
体の形状は内部回路やボンディングパッドの配置によっ
て変形することかありうる。封止樹脂体に関しては、ガ
ードリング部の表面に直接塗布するアンダコーティング
樹脂を包含することもありうる。
本発明はガードリングを有し、層間にグラスフロー等の
リン高濃度膜を用いた全ての半導体装置、特にプラスチ
ック封止型、LSI等に適用し、耐湿性同上に有効であ
る。
【図面の簡単な説明】
第1図は従来の半導体装置のチップ表面の一部を示す平
面図、 第1A図は第1図におけるA−A祝断面図である。 第2図は本発明の一実施例による半導体装置の一部を示
す平面図、 第2A図は第2図におけるA−A視断面図である。 第3図は樹脂モールドストレスの分布状態を示す曲線図
。 第4図はパッシベーション膜クラックのAn幅依存性を
示す曲線図、 第5図は第4図のために用いられるコーナー形状を示す
ガードリングの一部平面図である。 第6図乃至第15図は本発明のための各実施例を示すも
のである。これらのうち、第6図はガードリング部パッ
シベーション膜・クラックのAl膜中スリット幅依存性
を示す曲線図、 第7図は第6図のために用いられるコーナー形状を示す
平面図、 第8図はガードリング部パフシペーション膜・クラック
のAI模膜中スリット及び孔列の形態依存性を示す曲線
図、 第9図(5)〜の)はW、8図のために用いられるコー
ナー形状を示す各平面図。 第10図は本発明によるガードリング部のモールドクラ
ックの内側テーパ寸法依存度を示す曲線図、 第11図は第10図のために用いられるコーナー形状を
示す平面図、 第12図はガードリング部のパックベージリン膜クラッ
クの外側テーパ寸法依存性を示す曲線図。 第13図は第12図のために用いられるコーナー形状を
示す平面図。 第14図はガードリング部バクシペークヨン膜りラクク
のコーナーテーパ寸法依存性を示す曲線図、 第15図は第14図のために用いられるコーナー形状を
示す平面図である。 1・・・半導体基板(チクプ)、2・・半導体素子領域
、3・・・絶縁膜、4・・・配線、5・・・ポンデイン
グパツド、6・・・ガードリング、7・・・パックペー
シヲ/膜、8・・・第1の表面絶縁膜、9・・・第2の
表面絶縁膜、10・・・kl配線、11・・・スリット
、12・・・孔、13・−・コーナーテーパ。 代理人 升埋士  小 川 勝 男 第   1  図 第1A図 第  2  図 に 第 2 A 図 第  3  図 第  4  図 MP−5IA//”’ 第  5  図 第  6  図 マリ・ント幅WCi心7ベ、ン 第  7  図 第  8  図 77゛−)” lゝ7’ :’ −7−#/ y2−ン
9多状゛第10図 第11vA 第12図 第13v!J  第15図

Claims (1)

    【特許請求の範囲】
  1. 1、半導体基板の一主面に形成された素子領域と、上記
    基板の隅部を含む基板周辺部の絶縁膜上に形成された導
    体膜と、上記導体膜上に形成された保護膜とを有し、上
    記基板を樹脂体により封止した半導体装置において、上
    記基板の隅部に延在する上記導体膜の隅部の内側又は及
    び外側にテーパを設けたことを特徴とする樹脂封止型半
    導体装置。
JP1233587A 1987-01-23 1987-01-23 樹脂封止型半導体装置 Granted JPS62202525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1233587A JPS62202525A (ja) 1987-01-23 1987-01-23 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1233587A JPS62202525A (ja) 1987-01-23 1987-01-23 樹脂封止型半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP55119817A Division JPS5745259A (en) 1980-09-01 1980-09-01 Resin sealing type semiconductor device

Publications (2)

Publication Number Publication Date
JPS62202525A true JPS62202525A (ja) 1987-09-07
JPS6348181B2 JPS6348181B2 (ja) 1988-09-28

Family

ID=11802429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1233587A Granted JPS62202525A (ja) 1987-01-23 1987-01-23 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS62202525A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0379170A2 (en) * 1989-01-20 1990-07-25 Kabushiki Kaisha Toshiba Semiconductor device comprising wiring layers
WO1991000616A1 (fr) * 1989-06-26 1991-01-10 Oki Electric Industry Co., Ltd. Structure de cablage de puce a semi-conducteurs

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0524072Y2 (ja) * 1988-11-30 1993-06-18

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5389688A (en) * 1977-01-19 1978-08-07 Hitachi Ltd Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5389688A (en) * 1977-01-19 1978-08-07 Hitachi Ltd Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0379170A2 (en) * 1989-01-20 1990-07-25 Kabushiki Kaisha Toshiba Semiconductor device comprising wiring layers
US5402005A (en) * 1989-01-20 1995-03-28 Kabushiki Kaisha Toshiba Semiconductor device having a multilayered wiring structure
WO1991000616A1 (fr) * 1989-06-26 1991-01-10 Oki Electric Industry Co., Ltd. Structure de cablage de puce a semi-conducteurs
US5288948A (en) * 1989-06-26 1994-02-22 Oki Electric Industry Co., Ltd. Structure of a semiconductor chip having a conductive layer

Also Published As

Publication number Publication date
JPS6348181B2 (ja) 1988-09-28

Similar Documents

Publication Publication Date Title
JPS6346981B2 (ja)
US5539257A (en) Resin molded type semiconductor device having a conductor film
US6441467B2 (en) Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film
JPH0228894B2 (ja)
US5229642A (en) Resin molded type semiconductor device having a conductor film
KR870000350B1 (ko) 다측 배선(多重配線)구조를 가진 전자장치(電子裝置)
US5552639A (en) Resin molded type semiconductor device having a conductor film
JPS62202525A (ja) 樹脂封止型半導体装置
JPS63211648A (ja) 樹脂封止型半導体装置
JPS6018934A (ja) 半導体装置
JPH0652735B2 (ja) 樹脂封止型半導体装置
JPS61187262A (ja) 半導体素子
JP2533293B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0653219A (ja) 半導体装置
JP2737952B2 (ja) 半導体装置
JPH0277132A (ja) 樹脂封止型半導体装置
JPH06349886A (ja) 半導体装置及びその製造方法
JPS62219541A (ja) 半導体装置
JPH04318944A (ja) 樹脂封止型半導体装置
JPH0621061A (ja) 半導体装置
JPH0476927A (ja) 半導体集積回路
JP2666186B2 (ja) 半導体素子の製造方法
JPS5827334A (ja) 半導体装置
JPH05206137A (ja) 樹脂封止型半導体装置
JPS60242643A (ja) 電子部品の配線