JPH02283046A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH02283046A JPH02283046A JP1105029A JP10502989A JPH02283046A JP H02283046 A JPH02283046 A JP H02283046A JP 1105029 A JP1105029 A JP 1105029A JP 10502989 A JP10502989 A JP 10502989A JP H02283046 A JPH02283046 A JP H02283046A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor element
- insulating layer
- circuit substrate
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title abstract 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000004020 conductor Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、ギヤングボンディング用の回路基板のインナ
ーリード構造に関する。
ーリード構造に関する。
［従来の技術］
従来は、第１図（α）、（１！ｌ）に示すように、絶縁
層５上に導体層１を有し、半導体素子４０図示してない
電極との接続用インナーリード２より［発明が解決しよ
うとする課題］ 近年の世界の電子機器の市場動向を見ると、小型化・微
細化の要求が年々高まってきているが、従来の回路基板
のインナーリード構造では、インナーリード巾を例えば
５０μｍとするとインナーリードとインナーリードの隙
間も最低５０μｍ程度を必要とする為、インナーリード
ピッチは１００μｍ程度となる。従来の回路基板製造で
は、前記１００μｍピッチ程度が限界とされていた。そ
の為、半導体素子のサイズによりピン数は限定され、更
に多ピン化をするには、半導体兼子のサイズを大きくし
なければならなかった。
層５上に導体層１を有し、半導体素子４０図示してない
電極との接続用インナーリード２より［発明が解決しよ
うとする課題］ 近年の世界の電子機器の市場動向を見ると、小型化・微
細化の要求が年々高まってきているが、従来の回路基板
のインナーリード構造では、インナーリード巾を例えば
５０μｍとするとインナーリードとインナーリードの隙
間も最低５０μｍ程度を必要とする為、インナーリード
ピッチは１００μｍ程度となる。従来の回路基板製造で
は、前記１００μｍピッチ程度が限界とされていた。そ
の為、半導体素子のサイズによりピン数は限定され、更
に多ピン化をするには、半導体兼子のサイズを大きくし
なければならなかった。
そこで、本発明は、従来のこのような課題を解決する為
に、半導体素子のサイズは従来と同様或いは小型化して
、半導体素子の電極を千鳥状に配列し、回路基板のイン
ナーリードな表裏２層とする事により小型化、微細化を
はかる事を目的としている。
に、半導体素子のサイズは従来と同様或いは小型化して
、半導体素子の電極を千鳥状に配列し、回路基板のイン
ナーリードな表裏２層とする事により小型化、微細化を
はかる事を目的としている。
［課題を解決するための手段］
上記課題を解決するために、本発明の回路基板は、絶縁
層の表裏両面に導体層を有し、半導体素子の電極と接続
されるインナーリードが、前記導体層の表面リード及び
裏面リードにより構成され、半導体素子の千鳥状に配列
された電極とギヤングボンディングにより接続する事を
特徴とする。
層の表裏両面に導体層を有し、半導体素子の電極と接続
されるインナーリードが、前記導体層の表面リード及び
裏面リードにより構成され、半導体素子の千鳥状に配列
された電極とギヤングボンディングにより接続する事を
特徴とする。
［実施例］
第２図（α）ｌ（ｂ）は、本発明の一実施例で（α）は
側面図、（ｂ）は平面図である。
側面図、（ｂ）は平面図である。
第２図に於て、インナーリードの表面リード２１は、絶
縁層６の表面に把持され、半導体素子４０図示してない
内側電極と接続される。又、インナーリードの裏面リー
ド２２は、前記絶縁層５の裏面に把持され、前記半導体
素子４０図示してない外側電極と接続される。
縁層６の表面に把持され、半導体素子４０図示してない
内側電極と接続される。又、インナーリードの裏面リー
ド２２は、前記絶縁層５の裏面に把持され、前記半導体
素子４０図示してない外側電極と接続される。
第２図の実施例は、表面リードと表面リードの間に裏面
リードを配列できる為、従来の１／２のピッチとするこ
とが可能となり、同一サイズの半導体素子でも２倍位の
ビン数とする事が可能である［発明の効果］ 本発明の回路基板は、以上説明したように、絶縁層の表
裏両面に導体層を有し、半導体素子の電極と接続される
インナーリードが、前記導体層の表面リードと裏面リー
ドからなる事により、半導体素子の小型化及び回路基板
の小型化がはかれ、微細化につながる。
リードを配列できる為、従来の１／２のピッチとするこ
とが可能となり、同一サイズの半導体素子でも２倍位の
ビン数とする事が可能である［発明の効果］ 本発明の回路基板は、以上説明したように、絶縁層の表
裏両面に導体層を有し、半導体素子の電極と接続される
インナーリードが、前記導体層の表面リードと裏面リー
ドからなる事により、半導体素子の小型化及び回路基板
の小型化がはかれ、微細化につながる。
第１図（α）は、従来の回路基板の側面図。第１図（ｂ
）はその平面図。 第２図（α）は、本発明の一実施例を示した回路基板の
側面図。第２図（ｂ）はその平面図である。 １・・・・・・・・・導体層 ２・・・・・・・・・インナーリード ３・・・・・・・・・絶縁層 ４・・・・・・・・・半導体素子 １・・・・・・・・・表導体層 ２・・・・・・・・・裏導体層 １・・・・・・・・・表面リード ２・・・・・・・・・裏面リード 以上
）はその平面図。 第２図（α）は、本発明の一実施例を示した回路基板の
側面図。第２図（ｂ）はその平面図である。 １・・・・・・・・・導体層 ２・・・・・・・・・インナーリード ３・・・・・・・・・絶縁層 ４・・・・・・・・・半導体素子 １・・・・・・・・・表導体層 ２・・・・・・・・・裏導体層 １・・・・・・・・・表面リード ２・・・・・・・・・裏面リード 以上
Claims (1)
- 回路基板に於て、絶縁層の表裏両面に導体層を有し、半
導体素子の電極と接続されるインナーリードが、前記導
体層の表面リード及び裏面リードからなる事を特徴とす
る回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1105029A JPH02283046A (ja) | 1989-04-25 | 1989-04-25 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1105029A JPH02283046A (ja) | 1989-04-25 | 1989-04-25 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02283046A true JPH02283046A (ja) | 1990-11-20 |
Family
ID=14396603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1105029A Pending JPH02283046A (ja) | 1989-04-25 | 1989-04-25 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02283046A (ja) |
-
1989
- 1989-04-25 JP JP1105029A patent/JPH02283046A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3138539B2 (ja) | 半導体装置及びｃｏｂ基板 | |
| JPH0462866A (ja) | 表面実装部品の実装方法 | |
| JPH02283046A (ja) | 回路基板 | |
| JP2821315B2 (ja) | シングルインラインモジュール | |
| JPH05175071A (ja) | 積層セラミックコンデンサ | |
| JP2715767B2 (ja) | フレックスリジット基板 | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| JPS5980957A (ja) | 半導体装置 | |
| JPS6366959A (ja) | 多重リ−ドフレ−ム | |
| JPS5810369Y2 (ja) | 多層配線基板 | |
| JPH01179389A (ja) | 回路配線基板の製造方法 | |
| JPH03110768A (ja) | 配線パターン接続用チップ | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JPS62123745A (ja) | セラミックパッケージ型半導体装置の製造方法 | |
| JPH06350025A (ja) | 半導体装置 | |
| JPH08186196A (ja) | 半導体装置の実装構造 | |
| JPH02292891A (ja) | 薄型チップジャンパー線を有する回路基板 | |
| JPH0327561A (ja) | 半導体装置 | |
| JPS62183155A (ja) | 半導体集積回路装置 | |
| JPH03195091A (ja) | 多層回路装置及びその製造方法 | |
| JPH0338845A (ja) | 混成集積回路 | |
| JPH08241935A (ja) | 多層回路基板 | |
| JPH0430441A (ja) | 半導体装置 | |
| JP2000138314A (ja) | Ｉｃチップ搭載用基板 | |
| JPH03250788A (ja) | 混成機能実装回路装置 |