JPH01179389A - 回路配線基板の製造方法 - Google Patents
回路配線基板の製造方法Info
- Publication number
- JPH01179389A JPH01179389A JP62336427A JP33642787A JPH01179389A JP H01179389 A JPH01179389 A JP H01179389A JP 62336427 A JP62336427 A JP 62336427A JP 33642787 A JP33642787 A JP 33642787A JP H01179389 A JPH01179389 A JP H01179389A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- hole
- circuit
- wiring board
- dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000010304 firing Methods 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 16
- 238000005192 partition Methods 0.000 abstract 4
- 229910000679 solder Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 239000012466 permeate Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は厚膜回路基板の製造方法乞こ関し、特に、複数
のスルーホールを直線上に形成し、回路基板の完成後、
これらスルーホールに沿って形成された分割溝によって
回路基板を分割する回路配線基板の製造方法に関する。
のスルーホールを直線上に形成し、回路基板の完成後、
これらスルーホールに沿って形成された分割溝によって
回路基板を分割する回路配線基板の製造方法に関する。
［従来の技術］
従来、その上にチップ部品等を搭載していわゆるハイブ
リッドＩＣ等を構成するための厚膜回路基板は、アルミ
ナなどの絶縁基板上にスクリーン印刷等によって導体パ
ターンを形成し、次いで抵抗体やパッシベーション膜の
形成を行い、この回路基板を完成する。また、この様な
厚膜基板の小形化、さらにはハイブリッドＩＣの小形化
を進めるため、基板の両生面に各々形成された導体を接
続する、いわゆるスルーホールが利用される。この場合
の一手法として、例えばこれらのスルーホールを、厚膜
基板の完成後に分割する為に用いる、いわゆる分割用溝
に沿って形成すること多い。
リッドＩＣ等を構成するための厚膜回路基板は、アルミ
ナなどの絶縁基板上にスクリーン印刷等によって導体パ
ターンを形成し、次いで抵抗体やパッシベーション膜の
形成を行い、この回路基板を完成する。また、この様な
厚膜基板の小形化、さらにはハイブリッドＩＣの小形化
を進めるため、基板の両生面に各々形成された導体を接
続する、いわゆるスルーホールが利用される。この場合
の一手法として、例えばこれらのスルーホールを、厚膜
基板の完成後に分割する為に用いる、いわゆる分割用溝
に沿って形成すること多い。
［発明が解決しようとする問題点］
しかしながら、前記従来の方法では、分割用溝がスルー
ホールを連絡するよう、連続して形成されており、この
スルーホール部に電極用ペーストを用いて印刷する場合
、その印刷時にペーストが毛細管現象により前記分割用
溝に沿って浸透し、隣接するスルーホール電極にまで達
してしまい、隣接するスルーホール間がショートしてし
まう。これを避けるため、前記の従来の方法においては
、スルーホールのピッチを小さくできず、基板の小形化
が図れないという問題点があった。すなわち、ショート
を避けるためには、前記スルーホールのピッチを広げる
必要があるが、そうした場合、回路基板の小形化が不可
能であるという問題点を有していた。
ホールを連絡するよう、連続して形成されており、この
スルーホール部に電極用ペーストを用いて印刷する場合
、その印刷時にペーストが毛細管現象により前記分割用
溝に沿って浸透し、隣接するスルーホール電極にまで達
してしまい、隣接するスルーホール間がショートしてし
まう。これを避けるため、前記の従来の方法においては
、スルーホールのピッチを小さくできず、基板の小形化
が図れないという問題点があった。すなわち、ショート
を避けるためには、前記スルーホールのピッチを広げる
必要があるが、そうした場合、回路基板の小形化が不可
能であるという問題点を有していた。
そこで、本発明は、前記の従来技術における問題点に鑑
み、基板を分割するための分割用溝上に複数形成したス
ルーホール間のピッチを狭め、もって回路基板の小形化
が可能で、しかも回路の信頼性の高い回路配線基板の製
造方法を提供することにある。
み、基板を分割するための分割用溝上に複数形成したス
ルーホール間のピッチを狭め、もって回路基板の小形化
が可能で、しかも回路の信頼性の高い回路配線基板の製
造方法を提供することにある。
［問題を解決するための手段］
即ち、前記本発明の目的は、グリーンシート１′の所定
の直線上に複数のスルーホール４を設け、該スルーホー
ル４を結ぶ前記直線上に分割溝３を形成し、前記グリー
ンシートｂ導電ペーストを印刷し、同シート１′を焼成
した後、これを前記分割溝３に沿って分割する回路配線
基板の製造方法において、前記グリーンシート１′に形
成される分割溝３を、隣接する前記スルーホール４．１
４の間で一部分断したことを特徴とする回路配線基板の
製造方法によって達成される。
の直線上に複数のスルーホール４を設け、該スルーホー
ル４を結ぶ前記直線上に分割溝３を形成し、前記グリー
ンシートｂ導電ペーストを印刷し、同シート１′を焼成
した後、これを前記分割溝３に沿って分割する回路配線
基板の製造方法において、前記グリーンシート１′に形
成される分割溝３を、隣接する前記スルーホール４．１
４の間で一部分断したことを特徴とする回路配線基板の
製造方法によって達成される。
［作 用コ
すなわち、前記本発明の回路配線基板の製造方法によれ
ば、回路基板を形成するグリーンシートの主面上に形成
される分割溝３は、隣接する前記スルーホール４の間で
、その一部が分断されていることにより、スルーホール
４に導電ペーストを用いてスルーホール電極を印刷する
場合に、毛細管現象により前記分割用溝３．１３に沿っ
て浸透するペーストの進行が分割溝の端部で停止する。
ば、回路基板を形成するグリーンシートの主面上に形成
される分割溝３は、隣接する前記スルーホール４の間で
、その一部が分断されていることにより、スルーホール
４に導電ペーストを用いてスルーホール電極を印刷する
場合に、毛細管現象により前記分割用溝３．１３に沿っ
て浸透するペーストの進行が分割溝の端部で停止する。
従って、隣接するスルーホール電極が互いにつながって
、ショートするようなことがない。
、ショートするようなことがない。
［実 施 例］
以下、本発明の実施例について、添付の図面を参照しな
がら説明する。
がら説明する。
まず、第２図において、アルミナ等の絶縁材を所定の形
状に成型し、焼成前のいわゆるグリーンシート１°を形
成する。この主面上の上端辺付近には、小形化するため
に、配線電極パターンや厚膜抵抗体等を形成した後、そ
の端辺２９を切り取るための、いわゆる分割用溝３が形
成され、さらにこの分割用溝３に沿って複数のスルーホ
ール４が形成されている。そして、図からも明らかなよ
うに、この分割用溝３は、隣接するスルーホール４の間
に形成されており、さらにその中間部において分断され
ている。
状に成型し、焼成前のいわゆるグリーンシート１°を形
成する。この主面上の上端辺付近には、小形化するため
に、配線電極パターンや厚膜抵抗体等を形成した後、そ
の端辺２９を切り取るための、いわゆる分割用溝３が形
成され、さらにこの分割用溝３に沿って複数のスルーホ
ール４が形成されている。そして、図からも明らかなよ
うに、この分割用溝３は、隣接するスルーホール４の間
に形成されており、さらにその中間部において分断され
ている。
このように形成された前記グリーンシート１′は、乾燥
し、焼成され、さらにその主面上に例えば導電性ペース
トを所定の配線パターンや厚膜抵抗あるいはパッシベー
ション膜などを印刷し、これを乾燥し、焼成して回路配
線基板を完成する。
し、焼成され、さらにその主面上に例えば導電性ペース
トを所定の配線パターンや厚膜抵抗あるいはパッシベー
ション膜などを印刷し、これを乾燥し、焼成して回路配
線基板を完成する。
第１図は、前記グリーンシート１′の乾燥、焼成後の回
路基板１の上端辺付近にスルーホール４を複数個形成し
、この周面に導電性ペーストを印刷してスルーホール電
極を形成した状態を示している。この図にも示すように
、スルーホール電極のスルーホールパッド部４１は、前
記分割用溝３が設けられた部分にまで形成され、前記溝
３の分断部会には形成されていない。この様にその途中
が分断された前記分割用溝２により、前記スルーホール
４の周辺に印刷される導電性ペーストは、既述の毛細管
現象により、前記分割用溝３に沿って浸透し、隣接する
スルーホール電極がショートしてしまうことがない。
路基板１の上端辺付近にスルーホール４を複数個形成し
、この周面に導電性ペーストを印刷してスルーホール電
極を形成した状態を示している。この図にも示すように
、スルーホール電極のスルーホールパッド部４１は、前
記分割用溝３が設けられた部分にまで形成され、前記溝
３の分断部会には形成されていない。この様にその途中
が分断された前記分割用溝２により、前記スルーホール
４の周辺に印刷される導電性ペーストは、既述の毛細管
現象により、前記分割用溝３に沿って浸透し、隣接する
スルーホール電極がショートしてしまうことがない。
また、これにより回路基板１の分別用溝３の上に形成さ
れるスルーホール４のピッチを十分に狭くすることが出
来る。もって、電極間の距離の短縮が出来、回路基板１
の小形化が可能になる。また、スルーホール電極のショ
ートの危険性が大きく低減される。
れるスルーホール４のピッチを十分に狭くすることが出
来る。もって、電極間の距離の短縮が出来、回路基板１
の小形化が可能になる。また、スルーホール電極のショ
ートの危険性が大きく低減される。
以下、本発明のより具体的な実施例について説明する。
まず、前記回路基板１は、板厚が０．６３５ｍｍ、基板
上端辺付近に形成した前記分割用溝３の堝深さは０．２
５ｍｍであった。一方、上記回路基板１の上端辺付近に
複数個形成した上記スルーホール４の径は０．５ｍｍφ
、スルーホール４のピッチ（Ｕ１４ ｊ妾するスルーホ
ール４の中心間の距離）は１．３ｍｍであり、さらに、
スルーホール部に形成されるスルーホールパッド４１は
縦横１．０ｍｍ、その隣接するパッド間隔は０．３ｍｍ
であった。そして、分断された前記分割用溝３の距離は
前記パッド間隔と同様に、０．３ｍｍであった。
上端辺付近に形成した前記分割用溝３の堝深さは０．２
５ｍｍであった。一方、上記回路基板１の上端辺付近に
複数個形成した上記スルーホール４の径は０．５ｍｍφ
、スルーホール４のピッチ（Ｕ１４ ｊ妾するスルーホ
ール４の中心間の距離）は１．３ｍｍであり、さらに、
スルーホール部に形成されるスルーホールパッド４１は
縦横１．０ｍｍ、その隣接するパッド間隔は０．３ｍｍ
であった。そして、分断された前記分割用溝３の距離は
前記パッド間隔と同様に、０．３ｍｍであった。
以上の寸法と条件にて作られたアルミナ基板１の上に、
スルーホールパッド４１を印刷し、これを焼成した。こ
の結果、前記スルーホールパッド４１の間隔は０．２６
ｍｍと、ショートの危険性が極めて低い間隔が得られた
。なおここで、スルーホールパッド４１の間隔は０．２
６ｍｍと、前記隣接するパッド間隔０．３ｍｍよりも小
さくなるのは、前記導体パターンを前記基板１上に印刷
する場合に生じるいわゆるペーストダレと呼ばれる現象
による。
スルーホールパッド４１を印刷し、これを焼成した。こ
の結果、前記スルーホールパッド４１の間隔は０．２６
ｍｍと、ショートの危険性が極めて低い間隔が得られた
。なおここで、スルーホールパッド４１の間隔は０．２
６ｍｍと、前記隣接するパッド間隔０．３ｍｍよりも小
さくなるのは、前記導体パターンを前記基板１上に印刷
する場合に生じるいわゆるペーストダレと呼ばれる現象
による。
他方、この比較例を第３図に示す。すなわち、既述の従
来技術と同様にアルミナ基板１上に、途中を中断しない
連続的な分割用溝３”を設け、この分割用溝３′上にス
ルーホール４を複数設けた。そして、スルーホールパッ
ド４１をやはり前記と同様の寸法、条件にてアルミナ基
板１の上に印刷し、その後これを焼成して回路基板を得
た。しかしながら、この様にして作られた回路基板では
、隣接するスルーホールパッド４１間が、その間に形成
された前記分割用溝３′によってショートしてしまう。
来技術と同様にアルミナ基板１上に、途中を中断しない
連続的な分割用溝３”を設け、この分割用溝３′上にス
ルーホール４を複数設けた。そして、スルーホールパッ
ド４１をやはり前記と同様の寸法、条件にてアルミナ基
板１の上に印刷し、その後これを焼成して回路基板を得
た。しかしながら、この様にして作られた回路基板では
、隣接するスルーホールパッド４１間が、その間に形成
された前記分割用溝３′によってショートしてしまう。
すなわち、アルミナ基板１上に導体印刷パターンを用い
てスルーホールパッド４１の印刷を行なう場合、印刷さ
れた導電性ペーストが毛細管現象によって浸透し、隣接
するスルーホールパッド４１がつながってしまう。
てスルーホールパッド４１の印刷を行なう場合、印刷さ
れた導電性ペーストが毛細管現象によって浸透し、隣接
するスルーホールパッド４１がつながってしまう。
次に、本発明をさらに積層型混成集積回路装置の製造方
法に適用した例を示す。第４図（ａ）にも示すように、
基板１１上には複数に分割するための分割用溝１３が形
成されており、この分割用溝１３上に複数のスルーホー
ル１４が形成されており、このスルーホール１４にはス
ルーホールパッド１４１が設けられている。この他の実
施例では、相隣接するスルーホール１４の間隔は前記の
実施例に比べて大きく、その為、前記第１図に示す実施
例とは異なり、前記分割用溝１３は隣接するスルーホー
ルパット１４１の中間部に設けられる。言い換えれは、
前記分割用溝１３は基板上の複数箇所で分断されて形成
されている。
法に適用した例を示す。第４図（ａ）にも示すように、
基板１１上には複数に分割するための分割用溝１３が形
成されており、この分割用溝１３上に複数のスルーホー
ル１４が形成されており、このスルーホール１４にはス
ルーホールパッド１４１が設けられている。この他の実
施例では、相隣接するスルーホール１４の間隔は前記の
実施例に比べて大きく、その為、前記第１図に示す実施
例とは異なり、前記分割用溝１３は隣接するスルーホー
ルパット１４１の中間部に設けられる。言い換えれは、
前記分割用溝１３は基板上の複数箇所で分断されて形成
されている。
この様にして製造された回路基板１１は、その後、第４
図（ｂ）に示すように、前記の分別用溝１３に沿って分
割される。そして、これを重ね合わせ、コの字状の接続
部材１５により、分割されたスルーホールパッド１４１
を半田などによって互いに接続する。
図（ｂ）に示すように、前記の分別用溝１３に沿って分
割される。そして、これを重ね合わせ、コの字状の接続
部材１５により、分割されたスルーホールパッド１４１
を半田などによって互いに接続する。
［発明の効果コ
以上の説明からも明らかなようζこ１９本発明に成る回
路配線基板の製造方法によれは、回路基板の分割用溝に
沿って形成されるスルーホール電極のピッチを小さくす
ることが出来ることから、より小形化が可能な回路配線
基板が提供できる。また、隣接するスルーホール電極の
ショートが低減され、回路の信頼性の向上を図ることが
できる。
路配線基板の製造方法によれは、回路基板の分割用溝に
沿って形成されるスルーホール電極のピッチを小さくす
ることが出来ることから、より小形化が可能な回路配線
基板が提供できる。また、隣接するスルーホール電極の
ショートが低減され、回路の信頼性の向上を図ることが
できる。
第１図及び第２図は本発明の一実施例である回路配線基
板の製造過程を示すための基板の一部平面図であり、第
３図は本発明になる回路配線基板を従来技術に比較する
ための前記従来技術の回路配線基板を示す一部平面図で
あり、そして第４図（ａ）及び（ｂ）は本発明を前記の
他にさらに積層型混成集積回路装置に適用した例を示す
図である。 １・・・基板 １′・・・グリーンシート ３・・・分
割用溝 ４・・・スルーホール ４１・・・スルーホー
ルパッド
板の製造過程を示すための基板の一部平面図であり、第
３図は本発明になる回路配線基板を従来技術に比較する
ための前記従来技術の回路配線基板を示す一部平面図で
あり、そして第４図（ａ）及び（ｂ）は本発明を前記の
他にさらに積層型混成集積回路装置に適用した例を示す
図である。 １・・・基板 １′・・・グリーンシート ３・・・分
割用溝 ４・・・スルーホール ４１・・・スルーホー
ルパッド
Claims (1)
- （１）グリーンシートの所定の直線上に複数のスルーホ
ールを設け、該スルーホールを結ぶ前記直線上に分割溝
を形成し、前記グリーンシート上に導電ペーストを印刷
し、同シートを焼成した後、これを前記分割溝に沿って
分割する回路配線基板の製造方法において、前記グリー
ンシートに形成される分割溝を、隣接する前記スルーホ
ールの間で一部分断したことを特徴とする回路配線基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62336427A JPH01179389A (ja) | 1987-12-30 | 1987-12-30 | 回路配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62336427A JPH01179389A (ja) | 1987-12-30 | 1987-12-30 | 回路配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01179389A true JPH01179389A (ja) | 1989-07-17 |
Family
ID=18299017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62336427A Pending JPH01179389A (ja) | 1987-12-30 | 1987-12-30 | 回路配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01179389A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03116890A (ja) * | 1989-09-29 | 1991-05-17 | Nippon Dempa Kogyo Co Ltd | 印刷配線基板 |
| US6221193B1 (en) | 1999-01-20 | 2001-04-24 | International Business Machines Corporation | Defect reduction method for screened greensheets and article produced therefrom |
| JP2007165516A (ja) * | 2005-12-13 | 2007-06-28 | Matsushita Electric Ind Co Ltd | チップ形ネットワーク電子部品の製造方法 |
| JP2007173867A (ja) * | 2007-03-20 | 2007-07-05 | Koa Corp | 電子部品用基板および電子部品の製造法 |
-
1987
- 1987-12-30 JP JP62336427A patent/JPH01179389A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03116890A (ja) * | 1989-09-29 | 1991-05-17 | Nippon Dempa Kogyo Co Ltd | 印刷配線基板 |
| US6221193B1 (en) | 1999-01-20 | 2001-04-24 | International Business Machines Corporation | Defect reduction method for screened greensheets and article produced therefrom |
| JP2007165516A (ja) * | 2005-12-13 | 2007-06-28 | Matsushita Electric Ind Co Ltd | チップ形ネットワーク電子部品の製造方法 |
| JP2007173867A (ja) * | 2007-03-20 | 2007-07-05 | Koa Corp | 電子部品用基板および電子部品の製造法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5842639B2 (ja) | セラミツク配線基板の製造法 | |
| JPH01179389A (ja) | 回路配線基板の製造方法 | |
| JP3426988B2 (ja) | 多数個取り配線基板 | |
| JPH05327222A (ja) | セラミック多層配線基板 | |
| JPH0685465A (ja) | Ｓｍｄモジュール用基板及びその製造方法 | |
| JPS63141388A (ja) | 厚膜回路基板の製造方法 | |
| JPH0537271A (ja) | チツプ部品の電極形成方法 | |
| JP2528326B2 (ja) | 回路基板に対するコンデンサの取付方法 | |
| JPH0766543A (ja) | プリント基板 | |
| US6048424A (en) | Method for manufacturing ceramic laminated substrate | |
| JP2564297B2 (ja) | 回路基板 | |
| JPH0413841B2 (ja) | ||
| JPH07122831A (ja) | 回路基板及びその製造方法 | |
| JPH04213801A (ja) | モジュール抵抗器とその製造方法 | |
| JPH0286111A (ja) | 単一面に端子引き出し可能なコンデンサ | |
| JP2528436B2 (ja) | 回路基板装置の製造方法 | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JPH0562858A (ja) | 単板チツプコンデンサの製造方法 | |
| JPS6024093A (ja) | セラミツク配線基板の製造法 | |
| JPH03250788A (ja) | 混成機能実装回路装置 | |
| JPS58219702A (ja) | チツプ抵抗器の製造方法 | |
| KR19990079689A (ko) | 적층세라믹 부품의 제조 방법 | |
| JPH04132177A (ja) | 混成集積回路装置および混成集積回路装置における角柱部材への端子リードの装着方法 | |
| JPH0144035B2 (ja) | ||
| JPH04226002A (ja) | 微細ピッチ独立抵抗回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040609 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Written amendment |
Effective date: 20060808 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060829 |