JPH03110768A - 配線パターン接続用チップ - Google Patents
配線パターン接続用チップInfo
- Publication number
- JPH03110768A JPH03110768A JP24964589A JP24964589A JPH03110768A JP H03110768 A JPH03110768 A JP H03110768A JP 24964589 A JP24964589 A JP 24964589A JP 24964589 A JP24964589 A JP 24964589A JP H03110768 A JPH03110768 A JP H03110768A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- strip conductor
- wiring pattern
- electrode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims description 27
- 230000000694 effects Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
回路基板の一面で交叉する配線パターンの一方の分断さ
れた配線パターンを他方の分断されない配線パターンを
跨いで接続する配線パターン接続用チップの構造に関し
、 交叉する信号間の漏話と減衰をできるだけ軽減すること
を目的とし、 上下に重ね圧着される誘電体基板間の全面にシールド接
地導体を介挿し、下側誘電体基板の実装面に接地用電極
と信号用電極を設け、上側誘電体基板の表面中央にスト
リップ導体を設けるとともに該ストリップ導体の両側に
接地導体を設け、該接地導体とシールド接地導体とを前
記接地用電極に、ストリップ導体を前記信号用電極にそ
れぞれ前記両誘電体基板の側面を経て接続するように構
成する。
れた配線パターンを他方の分断されない配線パターンを
跨いで接続する配線パターン接続用チップの構造に関し
、 交叉する信号間の漏話と減衰をできるだけ軽減すること
を目的とし、 上下に重ね圧着される誘電体基板間の全面にシールド接
地導体を介挿し、下側誘電体基板の実装面に接地用電極
と信号用電極を設け、上側誘電体基板の表面中央にスト
リップ導体を設けるとともに該ストリップ導体の両側に
接地導体を設け、該接地導体とシールド接地導体とを前
記接地用電極に、ストリップ導体を前記信号用電極にそ
れぞれ前記両誘電体基板の側面を経て接続するように構
成する。
本発明は回路基板の一面で交叉する配線パターンの一方
の分断された配線パターンを他方の分断されない配線パ
ターンを跨いで接続する配線パターン接続用チップに関
する。
の分断された配線パターンを他方の分断されない配線パ
ターンを跨いで接続する配線パターン接続用チップに関
する。
高周波回路においては、交叉する信号線が多い複雑な回
路の場合、信号線間の漏話をできるだけ防止するため、
信号線（配線パターン）を電気的に独立させる多層構造
とする場合が多いが、単に一部の信号配線パターンが交
叉するような場合、低製造コストの観点から多層構造と
はせず、単層構造としている。即ち、回路基板の表面上
で信号配線パターンを交叉させ一方の分断された信号線
をワイヤボンディングなどにより接続している。
路の場合、信号線間の漏話をできるだけ防止するため、
信号線（配線パターン）を電気的に独立させる多層構造
とする場合が多いが、単に一部の信号配線パターンが交
叉するような場合、低製造コストの観点から多層構造と
はせず、単層構造としている。即ち、回路基板の表面上
で信号配線パターンを交叉させ一方の分断された信号線
をワイヤボンディングなどにより接続している。
ところが、高周波回路ではこのワイヤが長いため信号間
の漏話や信号の減衰が生じる問題があるこのような状況
から交叉する高周波信号線の交叉部分の漏話と減衰をで
きるだけ軽減することのできる接続構造が要望されてい
る。
の漏話や信号の減衰が生じる問題があるこのような状況
から交叉する高周波信号線の交叉部分の漏話と減衰をで
きるだけ軽減することのできる接続構造が要望されてい
る。
従来、高周波回路基板２０は、第９図の要部斜視図に示
すように信号配線パターン２１の周囲に短絡防止の隙間
を開けて残る全面に接地配線パターン・２２を設は電気
的に独立させ、信号配線パターン２１の一部交叉する信
号配線パターン２１−１．２１−２の一方の分断された
信号配線パターン２１−１間を他方の分断されない信号
配線パターン２１−２を跨いでワイヤ２３でボンディン
グ接続している。
すように信号配線パターン２１の周囲に短絡防止の隙間
を開けて残る全面に接地配線パターン・２２を設は電気
的に独立させ、信号配線パターン２１の一部交叉する信
号配線パターン２１−１．２１−２の一方の分断された
信号配線パターン２１−１間を他方の分断されない信号
配線パターン２１−２を跨いでワイヤ２３でボンディン
グ接続している。
しかしながら、このような上記接続構造によれば、接続
するワイヤが空間に長く伸びてアンテナの役目を果たし
信号間の漏話と信号の減衰が生じるといった問題があっ
た。
するワイヤが空間に長く伸びてアンテナの役目を果たし
信号間の漏話と信号の減衰が生じるといった問題があっ
た。
上記問題点に鑑み、本発明は回路基板の一面で交叉する
信号間の漏話と減衰をできるだけ軽減することのできる
配線パターン接続用チップを提供することを目的とする
。
信号間の漏話と減衰をできるだけ軽減することのできる
配線パターン接続用チップを提供することを目的とする
。
上記目的を達成するために、本発明の配線パターン接続
用チップにおいては、上下に重ね圧着される誘電体基板
間の全面にシールド接地導体を介挿し、下側誘電体基板
の実装面に接地用電極と信号用電極を設け、上側誘電体
基板の表面中央にストリップ導体を設けるとともに該ス
トリップ導体の両側に接地導体を設け、該接地導体とシ
ールド接地導体とを前記接地用電極に、ストリップ導体
を前記信号用電極にそれぞれ前記両誘電体基板の側面を
経て接続するように構成する。
用チップにおいては、上下に重ね圧着される誘電体基板
間の全面にシールド接地導体を介挿し、下側誘電体基板
の実装面に接地用電極と信号用電極を設け、上側誘電体
基板の表面中央にストリップ導体を設けるとともに該ス
トリップ導体の両側に接地導体を設け、該接地導体とシ
ールド接地導体とを前記接地用電極に、ストリップ導体
を前記信号用電極にそれぞれ前記両誘電体基板の側面を
経て接続するように構成する。
ストリップ導体はストリップ線路を構成することにより
、回路基板上の交叉する信号配線パターンの接続に用い
て一方の分断された信号配線パターンをインピーダンス
の整合をとって信号の減衰を軽減するように接続するこ
とができる。また、シールド接地導体は他方の分断され
ない信号配線パターンとストリップ導体との間に位置す
ることにより、電磁的にシールドし信号間の漏話を軽減
することができる。
、回路基板上の交叉する信号配線パターンの接続に用い
て一方の分断された信号配線パターンをインピーダンス
の整合をとって信号の減衰を軽減するように接続するこ
とができる。また、シールド接地導体は他方の分断され
ない信号配線パターンとストリップ導体との間に位置す
ることにより、電磁的にシールドし信号間の漏話を軽減
することができる。
以下図面に示した実施例に基づいて本発明の要旨を詳細
に説明する。
に説明する。
配線パターン接続用チップ１は、第１図の外観斜視図及
び第２図のを解斜視図に示すように上下に重ね合わせ積
層される２枚の誘電体基板１−１．１−２の下側誘電体
基板１−２の上面（合わせ面）全面にシールド接地導体
１ａを設け、下面（実装面）に接地用電極１ｂと信号用
電極ＩＣとを設け、上側誘電体基板１−１の表面中央に
ストリップ導体１ｄを設けるとともに、このストリップ
導体１ｄの両側に接地導体１ｅを設け、接地導体１ｅと
シールド接地導体１ａとを接地用電極１ｂに、ストリッ
プ導体１ｄを信号用電極１ｃにそれぞれ両誘電体基板１
−１．１−２の側面を経て接続し構成する。
び第２図のを解斜視図に示すように上下に重ね合わせ積
層される２枚の誘電体基板１−１．１−２の下側誘電体
基板１−２の上面（合わせ面）全面にシールド接地導体
１ａを設け、下面（実装面）に接地用電極１ｂと信号用
電極ＩＣとを設け、上側誘電体基板１−１の表面中央に
ストリップ導体１ｄを設けるとともに、このストリップ
導体１ｄの両側に接地導体１ｅを設け、接地導体１ｅと
シールド接地導体１ａとを接地用電極１ｂに、ストリッ
プ導体１ｄを信号用電極１ｃにそれぞれ両誘電体基板１
−１．１−２の側面を経て接続し構成する。
この配線パターン接続用チップの製作方法を以下に述べ
る。なお、本実施例は誘電体基板をセラミック基板とし
ている。
る。なお、本実施例は誘電体基板をセラミック基板とし
ている。
■ 先ず、第３図の斜視図に示すように多面取りする（
図は９個取りを示す）大きさのアルミナなどからなるグ
リーンシート１０を製作し、配線パターン接続用チップ
の大きさ（斜線部は１個片の大きさを示す）に分割切断
する縦、横切断線Ａ、 Ｂの縦切断線Ａ上に１個片の
間隔に３傭ずつの貫通する孔１０ａ（例えば直径約２１
１）をパンチング加工する。このグリーンシート１０に
シールド接地導体またはストリップ導体及び接地導体を
形成するため厚膜法により風体ペースト、例えば銅導体
ペーストをそれぞれの孔１０ａを含めて印刷塗布するが
、グリーンシート１０を上側、下側誘電体基板を形成す
る素材、即ち第１、第２のグリーンシート１０−１゜１
０−２に分ける。
図は９個取りを示す）大きさのアルミナなどからなるグ
リーンシート１０を製作し、配線パターン接続用チップ
の大きさ（斜線部は１個片の大きさを示す）に分割切断
する縦、横切断線Ａ、 Ｂの縦切断線Ａ上に１個片の
間隔に３傭ずつの貫通する孔１０ａ（例えば直径約２１
１）をパンチング加工する。このグリーンシート１０に
シールド接地導体またはストリップ導体及び接地導体を
形成するため厚膜法により風体ペースト、例えば銅導体
ペーストをそれぞれの孔１０ａを含めて印刷塗布するが
、グリーンシート１０を上側、下側誘電体基板を形成す
る素材、即ち第１、第２のグリーンシート１０−１゜１
０−２に分ける。
■ 下側誘電体基板１−２となる第２のグリーンシート
１Ｏ−２の上面（合わせ而）は、第４図の合わせ面倒一
部拡大斜視図に示すように各個片の中央孔１０ａ−１を
除き（孔１０ａ−１の周囲に隙間を開は短絡を防ぐ）、
シールド接地導体１ａとなる導体ペースト１ａ’ を両
側孔１０ａ−２を含めて全面印刷塗布する。
１Ｏ−２の上面（合わせ而）は、第４図の合わせ面倒一
部拡大斜視図に示すように各個片の中央孔１０ａ−１を
除き（孔１０ａ−１の周囲に隙間を開は短絡を防ぐ）、
シールド接地導体１ａとなる導体ペースト１ａ’ を両
側孔１０ａ−２を含めて全面印刷塗布する。
そして、下面（回路基板との実装面）には、第５図の実
装面側一部拡大斜視図に示すように各孔１０ａ−１，１
０ａ−２の周囲に孔１０ａ−１，１０ａ−２を含めて接
地用電極１ｂ及び信号用電極１ｃとなる導体ペースト１
ｂＺ１ｃ’を印刷塗布する。
装面側一部拡大斜視図に示すように各孔１０ａ−１，１
０ａ−２の周囲に孔１０ａ−１，１０ａ−２を含めて接
地用電極１ｂ及び信号用電極１ｃとなる導体ペースト１
ｂＺ１ｃ’を印刷塗布する。
■ 上側誘電体基板１−１となる第２のグリーンシート
１０−２の片面（合わせ面の反対面で配線パターン接続
用チップ完成後は表面となる）は、第６図の表面側一部
拡大斜視図に示すように各個片の中央孔１０ａ−１列間
を接続するようにストリップ導体１ｄとなる導体ペース
）１ｄ”を孔１０ａ−１を含めて１本の線に印刷塗布し
、この導体ペース１−１ｄ’（ストリップ導体１ｄ）に
短絡しないように隙間を開は接地導体１ｅとなる導体ペ
ースト１ｅ’を孔１０ａ−２を含めて残る全面に印刷塗
布する。
１０−２の片面（合わせ面の反対面で配線パターン接続
用チップ完成後は表面となる）は、第６図の表面側一部
拡大斜視図に示すように各個片の中央孔１０ａ−１列間
を接続するようにストリップ導体１ｄとなる導体ペース
）１ｄ”を孔１０ａ−１を含めて１本の線に印刷塗布し
、この導体ペース１−１ｄ’（ストリップ導体１ｄ）に
短絡しないように隙間を開は接地導体１ｅとなる導体ペ
ースト１ｅ’を孔１０ａ−２を含めて残る全面に印刷塗
布する。
■ 第１、第２のグリーンシート１０−１．１０−２に
塗布したそれぞれの導体ペース）ｌａ’ 〜１ｅ１を乾
燥した後、第２図のように第２のグリーンシート１０２
を下側に上下に重ね合わせ圧着・積層する。
塗布したそれぞれの導体ペース）ｌａ’ 〜１ｅ１を乾
燥した後、第２図のように第２のグリーンシート１０２
を下側に上下に重ね合わせ圧着・積層する。
そして、縦、横切断線Ａ、Ｂ上で個片に分割切断した後
（導体ペーストを塗布した孔は２分割される）、それぞ
れを加熱・焼成し、第１図に示した配線パターン接続用
チップ１を完成する。
（導体ペーストを塗布した孔は２分割される）、それぞ
れを加熱・焼成し、第１図に示した配線パターン接続用
チップ１を完成する。
なお、配線パターン接続用チップの信号用電極、接地用
電極には半田めっきを施し、表面のストリップ導体及び
接地導体を保護するため、ガラスエポキシ樹脂接着剤な
どの絶縁体を被着しておくのが望ましい。
電極には半田めっきを施し、表面のストリップ導体及び
接地導体を保護するため、ガラスエポキシ樹脂接着剤な
どの絶縁体を被着しておくのが望ましい。
つぎに、本発明の配線パターン接続用チップ１を第７図
の要部斜視図に示す高周波回路基板１１の交叉する信号
配線パターン１２の接続に用いる場合について説明する
。
の要部斜視図に示す高周波回路基板１１の交叉する信号
配線パターン１２の接続に用いる場合について説明する
。
高周波回路基板１１は図示するように、信号配線パター
ン１２の周囲に短絡しない程度の隙間を開けて残る全面
に接地レベルの接地配線パターン１３を備え、信号配線
パターン１２の一部が互いに交叉する信号配線パターン
１２−１．１２−２を備えている。配線パターン接続用
チップ１を第８図の要部斜視図に示すように信号配線パ
ターン１２−１．１２−２の交叉部に載せ、信号用電極
１ｃを一方の分断された信号配線パターン１２−１に、
接地用電極１ｂを接地配線パターン１２−２にそれぞれ
合わせた後、半田１４付げにより実装接続する。
ン１２の周囲に短絡しない程度の隙間を開けて残る全面
に接地レベルの接地配線パターン１３を備え、信号配線
パターン１２の一部が互いに交叉する信号配線パターン
１２−１．１２−２を備えている。配線パターン接続用
チップ１を第８図の要部斜視図に示すように信号配線パ
ターン１２−１．１２−２の交叉部に載せ、信号用電極
１ｃを一方の分断された信号配線パターン１２−１に、
接地用電極１ｂを接地配線パターン１２−２にそれぞれ
合わせた後、半田１４付げにより実装接続する。
このように接続した配線パターン接続用チップは、スト
リップ導体と接地導体とでストリップ線路を構成してい
ることにより、ストリップ導体は一方の分断された信号
配線パターンを従来のワイヤに比べて極端に短く接続で
きるとともに、インピーダンスの整合をとって信号の減
衰を軽減することができる。また、シールド接地導体は
回路基板の分断されない信号配線パターンとストリップ
導体との間に設けられていることにより、両者を電磁的
にシールドし信号間の漏話を軽減することができる。
リップ導体と接地導体とでストリップ線路を構成してい
ることにより、ストリップ導体は一方の分断された信号
配線パターンを従来のワイヤに比べて極端に短く接続で
きるとともに、インピーダンスの整合をとって信号の減
衰を軽減することができる。また、シールド接地導体は
回路基板の分断されない信号配線パターンとストリップ
導体との間に設けられていることにより、両者を電磁的
にシールドし信号間の漏話を軽減することができる。
配線パターン接続用チップは、上記説明のように誘電体
基板をセラミック基板とし、そのグリーンシートの多面
取りによって製作することができるため、生産性に優れ
安価に提供することができるが、セラミック基板に限ら
ず他の誘電体基板、例えばガラスエポキシ樹脂を重ね合
わせ積層し同様の構成としてもよい。
基板をセラミック基板とし、そのグリーンシートの多面
取りによって製作することができるため、生産性に優れ
安価に提供することができるが、セラミック基板に限ら
ず他の誘電体基板、例えばガラスエポキシ樹脂を重ね合
わせ積層し同様の構成としてもよい。
以上、詳述したように本発明によれば、シールド接地導
体とストリップ線路を有する配線パターン接続用チップ
を交叉する信号配線パターンの接続に用いることにより
、信号間の漏話及び信号の減衰を軽減することができ、
特性のよい高周波回路基板を提供することができるとい
った産業上極めて有用な効果を発揮する。
体とストリップ線路を有する配線パターン接続用チップ
を交叉する信号配線パターンの接続に用いることにより
、信号間の漏話及び信号の減衰を軽減することができ、
特性のよい高周波回路基板を提供することができるとい
った産業上極めて有用な効果を発揮する。
第１図は本発明による一実施例の外観斜視図、第２図は
第１図の分解斜視図、 第３図は本発明に用いるグリーンシートの斜視図、 第４図は第２のグリーンシートの合わせ面倒−部拡大斜
視図、 第５図は第２のグリーンシートの実装面側一部拡大斜視
図、 第６図は第１のグリーンシートの表面側一部拡大斜視図
、 第７図は高周波回路基板の要部斜視図、第８図は第１図
を第７図に接続した状態を示す要部斜視図、 第９図は従来技術による接続状態を示す要部斜視図であ
る。 図において、 ｌは配線パターン接続用チップ、 １−１は上側誘電体基板、 １−２は下側誘電体基板、 ｌａはシールド接地導体、 １ｂは接地用電極、 １ｃは信号用電極、 １ｄはストリップ導体、 １ｅは接地導体を示す。 配線パターン接続用チップ上 第 ｄ 凶
第１図の分解斜視図、 第３図は本発明に用いるグリーンシートの斜視図、 第４図は第２のグリーンシートの合わせ面倒−部拡大斜
視図、 第５図は第２のグリーンシートの実装面側一部拡大斜視
図、 第６図は第１のグリーンシートの表面側一部拡大斜視図
、 第７図は高周波回路基板の要部斜視図、第８図は第１図
を第７図に接続した状態を示す要部斜視図、 第９図は従来技術による接続状態を示す要部斜視図であ
る。 図において、 ｌは配線パターン接続用チップ、 １−１は上側誘電体基板、 １−２は下側誘電体基板、 ｌａはシールド接地導体、 １ｂは接地用電極、 １ｃは信号用電極、 １ｄはストリップ導体、 １ｅは接地導体を示す。 配線パターン接続用チップ上 第 ｄ 凶
Claims (1)
- 上下に重ね圧着される誘電体基板（１−１，１−２）間
の全面にシールド接地導体（１ａ）を介挿し、下側誘電
体基板（１−２）の実装面に接地用電極（１ｂ）と信号
用電極（１ｃ）を設け、上側誘電体基板（１−１）の表
面中央にストリップ導体（１ｄ）を設けるとともに該ス
トリップ導体（１ｄ）の両側に接地導体（１ｅ）を設け
、該接地導体（１ｅ）とシールド接地導体（１ａ）とを
前記接地用電極（１ｂ）に、ストリップ導体（１ｄ）を
前記信号用電極（１ｃ）にそれぞれ前記両誘電体基板（
１−１，１−２）の側面を経て接続してなることを特徴
とする配線パターン接続用チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24964589A JPH03110768A (ja) | 1989-09-25 | 1989-09-25 | 配線パターン接続用チップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24964589A JPH03110768A (ja) | 1989-09-25 | 1989-09-25 | 配線パターン接続用チップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03110768A true JPH03110768A (ja) | 1991-05-10 |
Family
ID=17196103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24964589A Pending JPH03110768A (ja) | 1989-09-25 | 1989-09-25 | 配線パターン接続用チップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03110768A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768109A (en) * | 1991-06-26 | 1998-06-16 | Hughes Electronics | Multi-layer circuit board and semiconductor flip chip connection |
| EP1047291A1 (de) * | 1999-04-24 | 2000-10-25 | Diehl AKO Stiftung & Co. KG | Lötbrücke |
| EP1324646A2 (en) * | 2001-12-27 | 2003-07-02 | Alps Electric Co., Ltd. | Jumper chip component and mounting structure therefor |
-
1989
- 1989-09-25 JP JP24964589A patent/JPH03110768A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768109A (en) * | 1991-06-26 | 1998-06-16 | Hughes Electronics | Multi-layer circuit board and semiconductor flip chip connection |
| EP1047291A1 (de) * | 1999-04-24 | 2000-10-25 | Diehl AKO Stiftung & Co. KG | Lötbrücke |
| EP1324646A2 (en) * | 2001-12-27 | 2003-07-02 | Alps Electric Co., Ltd. | Jumper chip component and mounting structure therefor |
| EP1324646A3 (en) * | 2001-12-27 | 2004-11-03 | Alps Electric Co., Ltd. | Jumper chip component and mounting structure therefor |
| US6949819B2 (en) | 2001-12-27 | 2005-09-27 | Alps Electric Co., Ltd. | Jumper chip component and mounting structure therefor |
| US7098531B2 (en) | 2001-12-27 | 2006-08-29 | Alps Electric Co., Ltd. | Jumper chip component and mounting structure therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2960276B2 (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| JPH0321089B2 (ja) | ||
| EP0615290A2 (en) | Electronic structures having a joining geometry providing reduced capacitive loading | |
| JP2002158452A (ja) | 多層配線基板及び半導体装置 | |
| JPH07142669A (ja) | モールド型半導体装置 | |
| US4845313A (en) | Metallic core wiring substrate | |
| US8059420B2 (en) | Surface mountable device | |
| JPH11191602A (ja) | 半導体装置とその製造方法 | |
| JPH03110768A (ja) | 配線パターン接続用チップ | |
| US6529105B1 (en) | Process and device for bonding two millimeter elements | |
| JPH05327222A (ja) | セラミック多層配線基板 | |
| JP2001352000A (ja) | インターポーザを使用した高周波用半導体装置 | |
| JPH08191186A (ja) | 多層配線基板 | |
| JPH05102621A (ja) | 導電パターン | |
| JP3337368B2 (ja) | 中継基板 | |
| JPH0722730A (ja) | 複合電子部品 | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JP2889954B2 (ja) | 集積回路リードアセンブリ構造 | |
| JP2002299781A (ja) | 回路基板 | |
| JPH0425144A (ja) | ３層ｔａｂ用テープを用いた半導体装置及び３層ｔａｂ用テープの製造方法 | |
| US20170309533A1 (en) | Ceramic package, method of manufacturing the same, electronic component, and module | |
| JPH06851Y2 (ja) | セラミック多層配線基板 | |
| JPH0382134A (ja) | 半導体素子の実装構造 | |
| JPH08241935A (ja) | 多層回路基板 |