JPH02278736A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に間し、特に縦型ＮＰＮトランジス
タのコレクタ引出し電極の構造に関する。

〔従来の技術〕

従来、ＮＰＮバイポーラトランジスタのコレクタ引出し
電極は、Ｎ＋型埋込みコレクタ領域に直接接続する様に
エピタキシャル層上面からリン等のＮ型不純物を拡散し
て形成されていた。以下第３図を用いて製造方法と共に
説明する。

まずＰ型半導体基板１の表面に選ボ的に砒素を拡散し、
Ｎ“型埋込コレクタ２を形成する。次にＮ型エピタキシ
ャル層を１μｍの膜厚で成長する。この時、このＮ型エ
ピタキシャル層中へ埋込コレクタの砒素が外方拡散し、
約０．６μｍの厚さまでＮ＋型エピタキシャル層４が形
成され、その残りの厚さ分がＮ型エピタキシャル層４Ａ
となる。続いて素子間分離用の絶縁膜３を選択的に形成
−する。

次にＮ＋型埋込コレクタ引出し電極６をリンのイオン注
入でＮ＋型埋込コレクタ２に接続される様に深く拡散し
て形成する。続いて表面保護絶縁膜５を設けた後、選択
的ボロンのイオン注入にてＰ＋型グラフトベース７を形
成し、さらに選択的ボロンのイオン注入によりＰ型ベー
ス８を形成する。

次に表面保護絶縁膜５に選択的にベース、エミッタ、コ
レクタ用のコンタクト開口を設ける。この後、エミッタ
コンタクト開口から選択的に砒素をイオン注入し、Ｎ＋
型エミッタ９を形成する。

この後電極配線１０を形成する。

この様にして従来の技術によれば、Ｎ＋型埋込コレクタ
２はＰ＋型及びＰ型ベースの下部からＮ“型コレクタ６
の直下まで全域にわたって形成されていた。

〔発明が解決しようとする課題〕

上述した従来の半導体装置のコレクタ引出し電極の構造
では、埋込みコレクタがその引出し電極直下にまで延在
している必要がある為に、大きな面積を占めていた。こ
の為、近年のバイポーラトランジスタの他の部分の微細
化の進歩に取り残され、コレクター基板間の接合容量の
削減が殆んどなされず、バイポーラ型半導体装置の一層
の高速化に対する大きな障害になっていた。

さらに、バイポーラ型メモリ装置においてはα線の照射
による電荷発生領域として、コレクター基板間の空乏層
領域が最大の領域となっている為に、充分に小さなソフ
トエラーレート（ＳＥＲ）のメモリセルを実現する上で
も、従来のコレクタ引出し電極の構造は大きな障害とな
っていた。

上述の従来のコレクタ引出し電ｊｆ１構造に対し、本発
明は、コレクタ引出し電極が絶縁膜中に完全に埋設され
、引出し開口部が、Ｎ＋型埋込コレクタよりの外方拡散
でＮ＋化されたエピタキシャル層部分に水平方向から接
続する様に設けられているという相違点を有する。従っ
て、従来コレクタ引出し電極直下に延在していなＮ＋型
埋込コレクタは、本発明の構造では、その部分がなく、
ベース領域直下のみに存在することになる。

〔課題を解決するための手段〕

本発明の半導体装置は、Ｐ型半導体基板上に形成された
Ｎ２型埋込コレクタと、絶縁膜に囲まれかつ前記Ｎ＋型
埋込コレクタ上に形成されたＮ型エピタキシャル層と、
前記Ｎ型エピタキシャル層上に形成されたＰ型ベースと
、前記Ｐ型ベース上に形成されたＮ＋型エミッタと、前
記絶縁膜上に形成された電極配線に接続するコレクタ引
出し電極とを含む縦型ＮＰＮトランジスタを有する半導
体装置であって、前記コレクタ引出し電極は、前記絶縁
膜中に水平方向に埋設され端部が前記Ｎ型エピタキシャ
ル層に接続する水平引出し電極と該水平引出し電極と前
記電極配線とを接続する垂直引出し電極とから構成され
ているものである。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の断面図である。

Ｐ型半導体基板１上にはＮ＋型埋込コレクタ２が形成さ
れている。そしてその上にはＮ型エピタキシャル層４Ａ
が形成されているが、その下層はＮ＋型埋込コレクタか
らの不純物の外方拡散によりＮ＋型エピタキシャルＮ４
を構成している。これらエピタキシャル層は厚い絶縁膜
３により囲まれており、Ｎ型エピタキシャル層４Ａの上
にはＰ“型グラフトベース７とＰ型ベース８が形成され
、更にＰ型ベース８の上部にはＮ＋型エミッタ９が形成
されて縦型ＮＰＮトランジスタが構成されている。そし
て特に、絶縁膜３中に水平方向に埋設され端部がＮ＋型
エピタキシャル層４に接続する水平引出し電極６１と、
この水平引出し電極６１と電極配線１０とを接続する垂
直コレクタ９出し電極６２とからコレクタ引出し電極が
構成されている。以下第２図を用いてその製造方法を説
明する。

まず第２図（ａ）に示すように、Ｐ型半導体基板１の主
面上に膜厚４０００Ａの熱酸化による第１の酸化膜３０
を形成し、その上に膜厚３０００Ａの第１のポリシリコ
ン膜６１Ａを設ける。この後このポリシリコン膜に砒素
をイオン注入し、砒素濃度を約ＩＱ２０ｃｍ−３とする
。

次に第２図（ｂ）に示すように、第１のポリシリコン膜
６１Ａを選択的にエツチングし、その後第２の酸化［３
１を５００ＯＡの膜厚で全面に設ける。

次に第２図（ｃ）に示すように、第１の酸化膜３０と第
１のポリシリコン膜６１Ａと第２の酸化膜３１の３層膜
に異方性ドライエツチング法により垂直な開口を設は水
平コレクタ引出し電極６１を形成する。この後砒素をイ
オン注入しＮ＋型埋込コレクタ２を形成する。

次に第２図（ｄ）に示すように、開口部に選択的にＮ型
エピタキシャル層を形成する。この時Ｎ＋型埋込コレク
タ２からの砒素の外方拡散によりＮ型エピタキシャル層
の底部からＮ＋型化されてＮ＋型エピタキシャル層４と
なり、その残りの上部にＮ型エピタキシャル層４Ａが形
成される。

この後第１のポリシリコン膜からなる水平コレクタ引出
し電極６１上の第２の酸化膜３１に選択的に開口を設け
た後、第２のポリシリコン膜を成長して埋込み、垂直コ
レクタ引出し電極６２を形成する。続いてこの引出し電
極に選択的にリンをイオン注入し、不純物濃度が約１０
２１０２Ｏ’のＮ＋型とする。

次に第２図（ｅ）に示すように、表面に３０００Ａの表
面保護絶縁膜５を形成し、絶縁膜５を貫ぬいて選択的に
ボロンをイオン注入しＰ１型グラフトベース７とＰ型ベ
ース８を形成する。その後、エミッタとコレクタのコン
タクトを選択的に開口し、砒素をイオン注入しＮ＋型エ
ミッタ９を形成する。

次に第２図（ｆ）に示すように、ベースのコンタクトを
選択的に開口する。

以下第１図に示すように、アルミ系電極材料膜をスパッ
タした後、選択的にエツチングし、電極配線１０を形成
する。

このように構成された本実施例によればＮ＋型埋込コレ
クタ２がベースの下部のみと短くなり、しかもＮ＋型の
コレクタ引出し電極が絶縁膜の中に埋設されているなめ
、Ｎ＋型埋込コレクタとＰ型半導体基板間の接合容量は
減少する。

尚、上記実施例においては垂直コレクタ引出し電極６２
をポリシリコン膜で形成した場合について説明したが、
ＣＶＤ法によりタングステン等の金属膜を埋込んでもよ
い。この場合、コレクタ引出し抵抗を大幅に低減できる
利点がある。

〔発明の効果〕

以上説明した様に本発明は、埋込コレクタをベース領域
直下の領域のみとし、コレクタ引出し電極を絶縁膜中に
埋設された水平引出し電極と垂直引出し電極とで構成す
る事により、埋込コレクタ基板間の接合容量を大福に削
減する事が出来るため、超高速動作が可能な半導体装置
を実現する事が出来る。またさらに、バイポーラ型メモ
リ装置においては、α線粒子の衝突によりソフトエラー
を引き起す最も感度の高い埋込コレクター基板間の空乏
層領域を大幅に削減できるため、ソフトエラー耐性を著
るしく向上させることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す断面図、第２図は本発
明の実施例の製造方法を説明する為の半導体チップの断
面図、第３図は従来例の断面図である。 １・・・Ｐ型半導体基板、２・・・Ｎ＋型埋込コレクタ
、３・・・絶縁膜、４・・・Ｎ＋型エピタキシャル層、
４Ａ・・・Ｎ型エピタキシャル層、５・・・表面保護絶
縁膜、６・・・Ｎ＋型コレクタ引出し電極、７・・・Ｐ
＋型グラフトベース、８・・・Ｐ型ベース、９・・・Ｎ
＋型エミッタ、１０・・・電極配線、３０・・・第１の
酸化膜、３１・・・第２の酸化膜、６１・・・水平コレ
クタ引出し電極、６２・・・垂直コレクタ引出し電極。

Claims (1)

【特許請求の範囲】
1. Ｐ型半導体基板上に形成されたＮ＾＋型埋込コレクタと
   、絶縁膜に囲まれかつ前記Ｎ＾＋型埋込コレクタ上に形
   成されたＮ型エピタキシャル層と、前記Ｎ型エピタキシ
   ャル層上に形成されたＰ型ベースと、前記Ｐ型ベース上
   に形成されたＮ＾＋型エミッタと、前記絶縁膜上に形成
   された電極配線に接続するコレクタ引出し電極とを含む
   縦型ＮＰＮトランジスタを有する半導体装置であって、
   前記コレクタ引出し電極は、前記絶縁膜中に水平方向に
   埋設され端部が前記Ｎ型エピタキシャル層に接続する水
   平引出し電極と該水平引出し電極と前記電極配線とを接
   続する垂直引出し電極とから構成されていることを特徴
   とする半導体装置。