JPH0223722A - ディジタル−アナログ変換装置 - Google Patents
ディジタル−アナログ変換装置Info
- Publication number
- JPH0223722A JPH0223722A JP17454288A JP17454288A JPH0223722A JP H0223722 A JPH0223722 A JP H0223722A JP 17454288 A JP17454288 A JP 17454288A JP 17454288 A JP17454288 A JP 17454288A JP H0223722 A JPH0223722 A JP H0223722A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- data
- zero
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013139 quantization Methods 0.000 claims abstract description 36
- 238000006243 chemical reaction Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ステレオアンプ等に用いられるディジタル−
アナログ変換装置に関するものである。
アナログ変換装置に関するものである。
従来の技術
第3図は従来のディジタル−アナログ変換装置の一構成
例である。第3図の13は加算器、14量子化器、16
は量子化誤差検出器、17はディジタル−アナログ変換
器、16は予測フィルタである。
例である。第3図の13は加算器、14量子化器、16
は量子化誤差検出器、17はディジタル−アナログ変換
器、16は予測フィルタである。
以下に、その動作について説明する。
加算回路13は、nビットに量子化されたゲイジ3ヘ−
ノ タル入力信号データDi と、予測フィルタ16の出
力データとを加算する。量子化器14は上記加算回路1
3のnビットの出力を再量子化しmビットとする。ただ
しm (nである。量子化誤差検出器16は量子化器1
4の量子化誤差N9を出力する。
ノ タル入力信号データDi と、予測フィルタ16の出
力データとを加算する。量子化器14は上記加算回路1
3のnビットの出力を再量子化しmビットとする。ただ
しm (nである。量子化誤差検出器16は量子化器1
4の量子化誤差N9を出力する。
予測フィルター6は、上記量子化器8の量子化誤差出力
データを入力とし、伝達関数がH(z)= Z−(2−
Z−) ・・−・−・(1)で表される
フィルタ処理を行い予測誤差の負数を出力する。
データを入力とし、伝達関数がH(z)= Z−(2−
Z−) ・・−・−・(1)で表される
フィルタ処理を行い予測誤差の負数を出力する。
ディジタル−アナログ変換器17は量子化器14の出力
Dqを入力として、ディジタフレーアナログ変換を行う
。このディジタル−アナログ変換器17はパルス幅変調
方式等のものが用いられる。
Dqを入力として、ディジタフレーアナログ変換を行う
。このディジタル−アナログ変換器17はパルス幅変調
方式等のものが用いられる。
第3図において、以下の式が成シ立つ。
Y=(Di −r’ (2−Z−’)、Nq)+N9=
Di+(1−Z−’)2・Nq ・・・・・・
(2)ここで、(1−2−1)2はバイパスフィルタと
して働くので、量子化誤差Nqは白色雑音であると仮定
する々らば、量子化器14の出力データDqは、高域で
量子化雑音が大きく、低域で量子化雑音が非常に小さく
なる。
Di+(1−Z−’)2・Nq ・・・・・・
(2)ここで、(1−2−1)2はバイパスフィルタと
して働くので、量子化誤差Nqは白色雑音であると仮定
する々らば、量子化器14の出力データDqは、高域で
量子化雑音が大きく、低域で量子化雑音が非常に小さく
なる。
発明が解決しようとする課題
ところが量子化誤差Nqは白色雑音とみなせない場合が
ある。特に入力データが零になった時、予測フィルタ1
6内のレジスタに残ったデータが巡回して、入力データ
が零にもかかわらず高力信号が出力し続ける現象が発生
する。
ある。特に入力データが零になった時、予測フィルタ1
6内のレジスタに残ったデータが巡回して、入力データ
が零にもかかわらず高力信号が出力し続ける現象が発生
する。
本発明は、このような欠点を解消するもので、簡単なハ
ードウェアで構成できて入力データがないときの雑音出
力を無くすることのできるディジタル−アナログ変換装
置を提供することを目的とするものである。
ードウェアで構成できて入力データがないときの雑音出
力を無くすることのできるディジタル−アナログ変換装
置を提供することを目的とするものである。
課題を解決するだめの手段
との目的を達成するだめに、本発明のディジタル−アナ
ログ変換装置は、入力ディジタルデータDiと定数Th
を入力とし、入力ディジタルデータDiに定数Thよ
り小さい標本値が連続する場合を検出する低レベル検出
器と、量子化誤差検出6へ一ジ 器の出力Nqを入力とする予測フィルタと、この予測フ
ィルタの出力N9′と入力ディジタルデータDiとを入
力とする加算器と、この加算器の出力D1′を入力とす
る量子化器と、この量子化器の出力Dqと低レベル検出
器の出力Zを入力とするディジタル−アナログ変換器と
を備え、量子化器の出力Dqと加算器の出力DI′を量
子化誤差検出器の入力とするように構成されている。
ログ変換装置は、入力ディジタルデータDiと定数Th
を入力とし、入力ディジタルデータDiに定数Thよ
り小さい標本値が連続する場合を検出する低レベル検出
器と、量子化誤差検出6へ一ジ 器の出力Nqを入力とする予測フィルタと、この予測フ
ィルタの出力N9′と入力ディジタルデータDiとを入
力とする加算器と、この加算器の出力D1′を入力とす
る量子化器と、この量子化器の出力Dqと低レベル検出
器の出力Zを入力とするディジタル−アナログ変換器と
を備え、量子化器の出力Dqと加算器の出力DI′を量
子化誤差検出器の入力とするように構成されている。
また、入力ディジタルデータDi と定数Th を入
力とし、入力ディジタルデータDi にTh よシ
小さいレベルが連続する場合を検出する低レベル検出器
と、この低レベル検出器の出力Zと量子化誤差検出器の
出力N9を入力とする予測フィルタの出力N9′と入力
ディジタルデータDi とを入力とする加算器と、こ
の加算器の出力DI′を入力とする量子化器と、この量
子化器の出力Dqを入力トスるディジタル−アナログ変
換器とを備え、量子化器の出力Dqと加算器の出力D
I /を量子化誤差検出器の入力とするように構成され
ている。
力とし、入力ディジタルデータDi にTh よシ
小さいレベルが連続する場合を検出する低レベル検出器
と、この低レベル検出器の出力Zと量子化誤差検出器の
出力N9を入力とする予測フィルタの出力N9′と入力
ディジタルデータDi とを入力とする加算器と、こ
の加算器の出力DI′を入力とする量子化器と、この量
子化器の出力Dqを入力トスるディジタル−アナログ変
換器とを備え、量子化器の出力Dqと加算器の出力D
I /を量子化誤差検出器の入力とするように構成され
ている。
作 用
6ページ
かかる本発明のディジタル−アナログ変換装置によれば
入力レベルに低レベルが連続する場合を検出し、低レベ
ルが一定時間以上連続した場合はディジタル−アナログ
変換器の出力を強制的に零レベルにするようにできるこ
とによシ、入力データが零の際に発生する出力をなくす
ることができ、雑音の発生を防止することができるもの
である。
入力レベルに低レベルが連続する場合を検出し、低レベ
ルが一定時間以上連続した場合はディジタル−アナログ
変換器の出力を強制的に零レベルにするようにできるこ
とによシ、入力データが零の際に発生する出力をなくす
ることができ、雑音の発生を防止することができるもの
である。
また、入力レベルに低レベルが連続する場合を検出し、
低レベルが、一定時間以上連続した場合は、予測フィル
タのレジスタの内容を零にすることにより、やはり同様
に入力データが零の際に発生する出力をなくすることが
でき、雑音の発生を防止することができるものである。
低レベルが、一定時間以上連続した場合は、予測フィル
タのレジスタの内容を零にすることにより、やはり同様
に入力データが零の際に発生する出力をなくすることが
でき、雑音の発生を防止することができるものである。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。第1図は本発明の一実施例におけるディジタ
ル−アナログ変換装置のブロック図を示すものである。
説明する。第1図は本発明の一実施例におけるディジタ
ル−アナログ変換装置のブロック図を示すものである。
第1図において、1は低レベル検出器、2は加算器、3
は量子化器、4は量子化誤差検出器、67ベーゾ はディジタル−アナログ変換器、6は予測フィルタであ
る。
は量子化器、4は量子化誤差検出器、67ベーゾ はディジタル−アナログ変換器、6は予測フィルタであ
る。
以上のように構成されたディジタル−アナログ変換装置
について、以下その動作を説明する。
について、以下その動作を説明する。
加算回路2は、nビットに量子化されたディジタル入力
信号データDiと、予測フィルタ6の出力データN 、
/とを加算する。量子化器3は上記加算回路2のnビッ
トの出力DI′を再量子化し、mビットする。ただしm
(nである。量子化誤差検出器4は量子化器3の量子
化誤差Nqを出力する。
信号データDiと、予測フィルタ6の出力データN 、
/とを加算する。量子化器3は上記加算回路2のnビッ
トの出力DI′を再量子化し、mビットする。ただしm
(nである。量子化誤差検出器4は量子化器3の量子
化誤差Nqを出力する。
予測タイlレタ6は、上記量子化誤差検出器4の量子化
誤差出力データNqを入力とし、伝達関数がH(z)=
Z−1(2−Z−’ ) で表されるフィルタ処理を行い、予測誤差の負数を出力
する。ディジタル−アナログ変換器5は量子化器3の出
力Dqを入力としてディジタル−アナログ変換を行う。
誤差出力データNqを入力とし、伝達関数がH(z)=
Z−1(2−Z−’ ) で表されるフィルタ処理を行い、予測誤差の負数を出力
する。ディジタル−アナログ変換器5は量子化器3の出
力Dqを入力としてディジタル−アナログ変換を行う。
低レベル検出器1は、ディジタル入力信号データDiと
定数Thとを比較し、xくThが一定時間以上連続した
時入力データが零だと判定して、ディジタル−アナログ
変換器6を制御し出力信号を零にする。
定数Thとを比較し、xくThが一定時間以上連続した
時入力データが零だと判定して、ディジタル−アナログ
変換器6を制御し出力信号を零にする。
第1図において、低レベル検出器1が、入力は零でない
と判定している時は以下の式が成り立つY=(Di−Z
’−’(2−Z−1)・Nq)+Nq−Dユ+(1−Z
−) ・Nq ここで(1−Z−1)2 はハイパヌフィルタとして
働くので量子化誤差Nqを白色雑音であると仮定するな
らば、量子化器3の、出力データDqは、高域で量子化
雑音が大きく、低域で量子化雑音が非常に小さくなる。
と判定している時は以下の式が成り立つY=(Di−Z
’−’(2−Z−1)・Nq)+Nq−Dユ+(1−Z
−) ・Nq ここで(1−Z−1)2 はハイパヌフィルタとして
働くので量子化誤差Nqを白色雑音であると仮定するな
らば、量子化器3の、出力データDqは、高域で量子化
雑音が大きく、低域で量子化雑音が非常に小さくなる。
低レベル検出器1が、入力は零と判定している時は出力
は零となる。
は零となる。
次に、本発明の他の実施例について図面を参照しながら
説明する。第2図は本発明の他の実施例におけるディジ
タル−アナログ変換装置のブロック図を示すものである
。
説明する。第2図は本発明の他の実施例におけるディジ
タル−アナログ変換装置のブロック図を示すものである
。
第2図において、7は低レベル検出器、8は加算器、9
は量子化器、1oは量子化誤差検出器、11はディジタ
ル−アナログ変換器、12は予測フィルタである。
は量子化器、1oは量子化誤差検出器、11はディジタ
ル−アナログ変換器、12は予測フィルタである。
以上のように構成されたディジタル−アナログ9ベーソ
変換装置について、以下その動作を説明する。
加算回路8は、nビットに量子化されたディジタル入力
信号データDiと、予測フィルタ12の出力データN9
′とを加算する。量子化器9は上記加算回路8のnビッ
トの出力を再量子化し、nビットとする。ただしm (
nである。量子化誤差検出器1oは量子化器9の量子化
誤差Nqを出力する。予測フィルタ12は上記量子化誤
差検出器1゜の量子化誤差出力データN9を入力とし、
伝達関数が H(z)= Z−1(2−Z−’ ) で表されるフィルタ処理を行い予測誤差の負数を出力す
る。ディジタル−アナログ変換器11は量子化器9の出
力Dqを入力としてディジタp−アナログ変換を行う。
信号データDiと、予測フィルタ12の出力データN9
′とを加算する。量子化器9は上記加算回路8のnビッ
トの出力を再量子化し、nビットとする。ただしm (
nである。量子化誤差検出器1oは量子化器9の量子化
誤差Nqを出力する。予測フィルタ12は上記量子化誤
差検出器1゜の量子化誤差出力データN9を入力とし、
伝達関数が H(z)= Z−1(2−Z−’ ) で表されるフィルタ処理を行い予測誤差の負数を出力す
る。ディジタル−アナログ変換器11は量子化器9の出
力Dqを入力としてディジタp−アナログ変換を行う。
低レベル検出器7は、ディジタル入力信号データDiと
定数Thとを比較し、x<Thが一定時間以上連続した
時入力データが零だと判定して予測フィルタ12のレジ
スタの内容を零にする。
定数Thとを比較し、x<Thが一定時間以上連続した
時入力データが零だと判定して予測フィルタ12のレジ
スタの内容を零にする。
第2図において、低レベル検出器7が、入力は10ペー
ジ 零でないと判定している時は以下の式が成υ立つ。
ジ 零でないと判定している時は以下の式が成υ立つ。
Y=(Di−Z−1(2−Z−1)・N9)+Nq=(
Di+(1−Z−) ・Nq ここで、(1−Z−) はバイパスフィルタとして働
くので量子化誤差Nqを白色雑音であると仮定するなら
ば、量子化器9の出力データDqは、高域で量子化雑音
が大きく、低域で量子化雑音が非常に小さくなる。低レ
ベル検出器7が、入力は零と判定している時は、予測フ
ィルタ12の出力が零で入力ディジタルデータも小さい
ので量子化器9の出力は零となる。
Di+(1−Z−) ・Nq ここで、(1−Z−) はバイパスフィルタとして働
くので量子化誤差Nqを白色雑音であると仮定するなら
ば、量子化器9の出力データDqは、高域で量子化雑音
が大きく、低域で量子化雑音が非常に小さくなる。低レ
ベル検出器7が、入力は零と判定している時は、予測フ
ィルタ12の出力が零で入力ディジタルデータも小さい
ので量子化器9の出力は零となる。
発明の効果
以上のように、本発明によれば、入力ディジタルデータ
に、定数Th よシも小さいレベルが連続するのを検
出する低レベル検出器により、入力ディジタルデータが
零であるのを検出し、ディジタル−アナログ変換器を制
御して出力を零にすることによシ、入力ディジタルデー
タが零になっても出力信号が出力し続ける現象を防止で
きる。
に、定数Th よシも小さいレベルが連続するのを検
出する低レベル検出器により、入力ディジタルデータが
零であるのを検出し、ディジタル−アナログ変換器を制
御して出力を零にすることによシ、入力ディジタルデー
タが零になっても出力信号が出力し続ける現象を防止で
きる。
また、入力ディジタルデータに、定数Th よ如10′
ベーノ も小さいレベルが連続するのを検出する低レベル検出器
によυ、入力ディジタルデータが零であるのを検出し、
予測フィルタ内のレジスタの内容を零にすることによシ
、入力ディジタルデータが零になっても出力信号が出力
し続ける現象を防止できる。
ベーノ も小さいレベルが連続するのを検出する低レベル検出器
によυ、入力ディジタルデータが零であるのを検出し、
予測フィルタ内のレジスタの内容を零にすることによシ
、入力ディジタルデータが零になっても出力信号が出力
し続ける現象を防止できる。
第1図は本発明の第1の実施例におけるディジタル−ア
ナログ変換装置のブロック図、第2図は本発明の第2の
実施例におけるディジタル−アナログ変換装置のブロッ
ク図、第3図は従来例のディジタル−アナログ変換装置
のブロック図である。 1.7・・・・・・低レベル検出器、2,8・・・・・
・加算器、3.9・・・・・・量子化器、4,1o・・
・・・・量子化誤差検出器、5,11・・・・・・ディ
ジタル・アナログ変換器、e、12・・・・・・予測フ
ィルタ。
ナログ変換装置のブロック図、第2図は本発明の第2の
実施例におけるディジタル−アナログ変換装置のブロッ
ク図、第3図は従来例のディジタル−アナログ変換装置
のブロック図である。 1.7・・・・・・低レベル検出器、2,8・・・・・
・加算器、3.9・・・・・・量子化器、4,1o・・
・・・・量子化誤差検出器、5,11・・・・・・ディ
ジタル・アナログ変換器、e、12・・・・・・予測フ
ィルタ。
Claims (2)
- (1)入力ディジタルデータD_iと定数T_hを入力
として、入力ディジタルデータにT_hより小さいレベ
ルが連続する場合を検出する低レベル検出器と、量子化
誤差検出器の出力N_qを入力とする予測フィルタと、
この予測フィルタの出力N_q′と入力ディジタルデー
タD_iとを入力とする加算器と、この加算器の出力D
_I′を入力とする量子化器と、この量子化器の出力D
_qと上記低レベル検出器の出力Zを入力とするディジ
タル−アナログ変換器とを備え、上記量子化器の出力D
_qと上記加算器の出力D_I′を上記量子化誤差検出
器の入力とするように構成したディジタル−アナログ変
換装置。 - (2)入力ディジタルデータD_iと定数T_hを入力
とし、入力ディジタルデータにT_hより小さいレベル
が連続する場合を検出する低レベル検出器と、この低レ
ベル検出器の出力Zと量子化誤差検出器の出力N_qを
入力とする予測フィルタと、この予測フィルタの出力N
_q′と入力ディジタルデータD_iとを入力とする加
算器と、この加算器の出力D_I′を入力とする量子化
器と、この量子化器の出力D_qを入力とするディジタ
ル−アナログ変換器とを備え、上記量子化器の出力D_
qと上記加算器の出力D_I′を上記量子化誤差検出器
の入力とするように構成したディジタル−アナログ変換
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17454288A JPH0223722A (ja) | 1988-07-13 | 1988-07-13 | ディジタル−アナログ変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17454288A JPH0223722A (ja) | 1988-07-13 | 1988-07-13 | ディジタル−アナログ変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0223722A true JPH0223722A (ja) | 1990-01-25 |
Family
ID=15980366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17454288A Pending JPH0223722A (ja) | 1988-07-13 | 1988-07-13 | ディジタル−アナログ変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0223722A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04207715A (ja) * | 1990-11-30 | 1992-07-29 | Tokimec Inc | D/a変換処理装置およびその方法 |
JP2013058925A (ja) * | 2011-09-08 | 2013-03-28 | Ricoh Co Ltd | デルタシグマ型変調回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6146621A (ja) * | 1984-08-10 | 1986-03-06 | Fuji Xerox Co Ltd | 音声デ−タの2値符号化方法 |
JPS6359127A (ja) * | 1986-08-29 | 1988-03-15 | Fujitsu Ltd | 音声符号化方式 |
-
1988
- 1988-07-13 JP JP17454288A patent/JPH0223722A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6146621A (ja) * | 1984-08-10 | 1986-03-06 | Fuji Xerox Co Ltd | 音声デ−タの2値符号化方法 |
JPS6359127A (ja) * | 1986-08-29 | 1988-03-15 | Fujitsu Ltd | 音声符号化方式 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04207715A (ja) * | 1990-11-30 | 1992-07-29 | Tokimec Inc | D/a変換処理装置およびその方法 |
JP2013058925A (ja) * | 2011-09-08 | 2013-03-28 | Ricoh Co Ltd | デルタシグマ型変調回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4071903A (en) | Autocorrelation function factor generating method and circuitry therefor | |
US5208595A (en) | Digitally controlled adaptive slew rate delta modulator | |
JPH0223722A (ja) | ディジタル−アナログ変換装置 | |
CA1214279A (en) | Digital dpcm-coders of high processing speed | |
EP0144143A2 (en) | Circuit arrangement for adjusting sound volume | |
GB2349756A (en) | Signal processors | |
JPH0715281A (ja) | ノイズシェーピング装置 | |
JPS588614B2 (ja) | キジユンデンイセイギヨカイロ | |
CA2178847A1 (en) | Tracking filter | |
SU1285598A1 (ru) | Устройство измерени амплитуды переменного напр жени | |
US4470019A (en) | Rate multiplier square root extractor with increased accuracy for transmitter applications | |
JPH0797747B2 (ja) | パルス幅変調装置 | |
JP3291295B2 (ja) | デジタル信号処理装置 | |
SU1661998A1 (ru) | След щий аналого-цифровой преобразователь | |
JPH04239224A (ja) | 量子化器 | |
SU1492478A1 (ru) | След щий аналого-цифровой преобразователь | |
JP2953723B2 (ja) | A/d変換回路 | |
JP3083119B2 (ja) | 適応デルタ変調方式を利用した符号化/復号化回路 | |
SU1091209A1 (ru) | Устройство дл сжати информации | |
JP2599984B2 (ja) | 入力データのピーク値検出回路 | |
SU741458A1 (ru) | Преобразователь напр жени -код одиночных импульсов | |
SU608178A1 (ru) | Функциональный преобразователь | |
SU1275483A1 (ru) | Аналого-цифровое интегрирующее устройство | |
JPH0265412A (ja) | デジタル・アナログ変換装置 | |
SU1137485A1 (ru) | Аналоговое вычислительное устройство |