JP3083119B2 - 適応デルタ変調方式を利用した符号化/復号化回路 - Google Patents
適応デルタ変調方式を利用した符号化/復号化回路Info
- Publication number
- JP3083119B2 JP3083119B2 JP04092405A JP9240592A JP3083119B2 JP 3083119 B2 JP3083119 B2 JP 3083119B2 JP 04092405 A JP04092405 A JP 04092405A JP 9240592 A JP9240592 A JP 9240592A JP 3083119 B2 JP3083119 B2 JP 3083119B2
- Authority
- JP
- Japan
- Prior art keywords
- encoding
- quantization width
- value
- quantization
- decoding circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【0001】
【産業上の利用分野】本発明は、適応デルタ変調(AD
M)方式を利用した符号化/復号化回路に関するもので
ある。
M)方式を利用した符号化/復号化回路に関するもので
ある。
【0002】
【従来の技術】従来から、サンプリング周波数をサンプ
リング定理で決まる周波数(扱う信号の最高周波数の2
倍程度の周波数)よりもはるかに高い周波数に設定し
て、隣接するサンプル値間の差がほとんど一定の量子化
幅Δ以内になるようにし、その差の正負をデルタル量の
1ビットで表現して符号化するデルタ変調(DM)方式
がある。
リング定理で決まる周波数(扱う信号の最高周波数の2
倍程度の周波数)よりもはるかに高い周波数に設定し
て、隣接するサンプル値間の差がほとんど一定の量子化
幅Δ以内になるようにし、その差の正負をデルタル量の
1ビットで表現して符号化するデルタ変調(DM)方式
がある。
【0003】ここでは、その差が正のときを例えば
「0」、負のときを例えば「1」として符号化が行われ
る。そして復号化は、「0」のときは前記量子化幅Δを
直前の復号化信号の値に加算し、「1」のときは直前の
復号化信号の値からその量子化幅Δを差し引く処理が行
われる。なお、この加算や引算により得られた値は、符
号化においては、次のサンプル値との差分をとる予測基
準値として使用される。
「0」、負のときを例えば「1」として符号化が行われ
る。そして復号化は、「0」のときは前記量子化幅Δを
直前の復号化信号の値に加算し、「1」のときは直前の
復号化信号の値からその量子化幅Δを差し引く処理が行
われる。なお、この加算や引算により得られた値は、符
号化においては、次のサンプル値との差分をとる予測基
準値として使用される。
【0004】ところが、このデルタ変調方式では、入力
の信号波形が急激に増加すると、一定の量子化幅Δの累
加だけではそのその変化に追従できなくなって、それを
復号化した波形は元の入力波形と大幅に異なるというひ
ずみが発生する。これは、傾斜過負荷ひずみと呼ばれ
る。反対に、入力信号が非常に小さいときやゆっくり変
化するときは、符号化出力に「0」と「1」とが交互に
現れる数列となり、これを復号化すると一定の量子化幅
Δだけ増減を繰り返すひずみが発生する。これは粒子状
雑音とよばれ、ざらざらした雑音感覚を与える。
の信号波形が急激に増加すると、一定の量子化幅Δの累
加だけではそのその変化に追従できなくなって、それを
復号化した波形は元の入力波形と大幅に異なるというひ
ずみが発生する。これは、傾斜過負荷ひずみと呼ばれ
る。反対に、入力信号が非常に小さいときやゆっくり変
化するときは、符号化出力に「0」と「1」とが交互に
現れる数列となり、これを復号化すると一定の量子化幅
Δだけ増減を繰り返すひずみが発生する。これは粒子状
雑音とよばれ、ざらざらした雑音感覚を与える。
【0005】そこで、同一符号が続いた場合に、次の符
号化のための量子化幅の値を、現在の符号化時点での量
子化幅の値のP倍(P>1)やQ倍(Q<1)に変更す
る適応デルタ変調方式が提案されている。
号化のための量子化幅の値を、現在の符号化時点での量
子化幅の値のP倍(P>1)やQ倍(Q<1)に変更す
る適応デルタ変調方式が提案されている。
【0006】現実的には、回路の複雑さや回路量の制約
から、大小2つ程度の量子化幅を設定し、同一符号の連
続する数がある数L個未満ならば小の量子化幅を、L個
以上ならば大の量子化幅を選択する等の方法を採用して
いる。
から、大小2つ程度の量子化幅を設定し、同一符号の連
続する数がある数L個未満ならば小の量子化幅を、L個
以上ならば大の量子化幅を選択する等の方法を採用して
いる。
【0007】図6はその従来の適応デルタ変調方式の符
号化/復号化回路のブロック図である。入力端子1に入
力アナログ信号をサンプルしたサンプリング値Xnが印
加すると、そのサンプリング値Xnとそれより1サンプ
リング時点前に符号化したものを復号化した値(予測基
準値)X‘n−1との差分が差分検出部2で検出され
て、その差分が正の時は量子化部3から「0」のデジタ
ル値が、また負のときは「1」のデジタル値が、1ビッ
トの符号化信号Cnとして出力する。そして、この符号
化信号Cnは出力端子4から出力すると共に、符号並び
検出部5に入力する。
号化/復号化回路のブロック図である。入力端子1に入
力アナログ信号をサンプルしたサンプリング値Xnが印
加すると、そのサンプリング値Xnとそれより1サンプ
リング時点前に符号化したものを復号化した値(予測基
準値)X‘n−1との差分が差分検出部2で検出され
て、その差分が正の時は量子化部3から「0」のデジタ
ル値が、また負のときは「1」のデジタル値が、1ビッ
トの符号化信号Cnとして出力する。そして、この符号
化信号Cnは出力端子4から出力すると共に、符号並び
検出部5に入力する。
【0008】ここで、その符号化信号Cnが、符号並び
検出部5において予め設定された連続並び数Lに達しな
いときは、選択部6によって第1量子化幅設定部7が選
択されて、そこから出力する量子化幅値Δ1が加算部9
に印加し、前回のサンプリング時点の前記した値X‘n
−1に加算(これはCnの極性が正のときであり、負の
ときは減算される)され、nサンプリング点の復号化信
号X‘nになる。この復号化信号X‘nは次のサンプリ
ング時点(n+1サンプリング時点)の符号化のための
予測基準値として遅延回路10で1サンプリング時間だ
け遅延されてから前記したように差分検出部2に印加す
る。
検出部5において予め設定された連続並び数Lに達しな
いときは、選択部6によって第1量子化幅設定部7が選
択されて、そこから出力する量子化幅値Δ1が加算部9
に印加し、前回のサンプリング時点の前記した値X‘n
−1に加算(これはCnの極性が正のときであり、負の
ときは減算される)され、nサンプリング点の復号化信
号X‘nになる。この復号化信号X‘nは次のサンプリ
ング時点(n+1サンプリング時点)の符号化のための
予測基準値として遅延回路10で1サンプリング時間だ
け遅延されてから前記したように差分検出部2に印加す
る。
【0009】一方、量子化部3から出力した符号化信号
Cnが、符号並び検出部5において、同一符号の連続L
個目であったと検出されたときは、選択部6によって、
第2量子化幅設定部8から量子化幅値Δ2(>Δ1)が
出力して加算部9に印加し、それよりも1サンプリング
前の復号化信号X‘n−1に加算又は減算され、nサン
プリング点の復号化信号X‘nになる。この復号化信号
X‘nは次のn+1サンプリング時点の符号化のための
予測基準値として遅延回路10で1サンプリング時間だ
け遅延されてから差分検出部2に印加するので、入力ア
ナログ信号が同一傾向で増加又は減少するときは、そこ
で検出される差分は前回検出した差分よりも小さくな
り、傾斜過負荷ひずみがが改善される。
Cnが、符号並び検出部5において、同一符号の連続L
個目であったと検出されたときは、選択部6によって、
第2量子化幅設定部8から量子化幅値Δ2(>Δ1)が
出力して加算部9に印加し、それよりも1サンプリング
前の復号化信号X‘n−1に加算又は減算され、nサン
プリング点の復号化信号X‘nになる。この復号化信号
X‘nは次のn+1サンプリング時点の符号化のための
予測基準値として遅延回路10で1サンプリング時間だ
け遅延されてから差分検出部2に印加するので、入力ア
ナログ信号が同一傾向で増加又は減少するときは、そこ
で検出される差分は前回検出した差分よりも小さくな
り、傾斜過負荷ひずみがが改善される。
【0010】
【発明が解決しようとする課題】しかしながら、この方
式では同一符号がL個検出されるまで量子化幅は変化し
ないので、少なくともLサンプリング期間の遅れに基づ
くひずみが発生する。また量子化幅Δ2はあまり大きく
すると、前述した粒子状雑音やリンギング雑音が大きく
なるので、限界がある。通常は、「Δ2=L×Δ1」程
度付近に設定される。
式では同一符号がL個検出されるまで量子化幅は変化し
ないので、少なくともLサンプリング期間の遅れに基づ
くひずみが発生する。また量子化幅Δ2はあまり大きく
すると、前述した粒子状雑音やリンギング雑音が大きく
なるので、限界がある。通常は、「Δ2=L×Δ1」程
度付近に設定される。
【0011】よって、隣接サンプル値間の差の大きい入
力波形に対して追従性を良くするためには、サンプリン
グ周波数を非常に高くする必要があり、このため高速動
作用の回路を必要とし、またその結果としてデータ量が
非常に増大するという問題がある。
力波形に対して追従性を良くするためには、サンプリン
グ周波数を非常に高くする必要があり、このため高速動
作用の回路を必要とし、またその結果としてデータ量が
非常に増大するという問題がある。
【0012】また、上記と別に量子化幅を順次P倍して
いく方法もあるが、これは乗算回数の増大、或いは加算
回数の増大を伴い、やはり高速動作回路や複雑な制御回
路を必要とする。更に、多ビットADM方式を採用する
こともでき、これは回路の動作速度はあまり高く要求さ
れないが、回路量の増大とA/D変換後のデータ量が増
大するという問題がある。
いく方法もあるが、これは乗算回数の増大、或いは加算
回数の増大を伴い、やはり高速動作回路や複雑な制御回
路を必要とする。更に、多ビットADM方式を採用する
こともでき、これは回路の動作速度はあまり高く要求さ
れないが、回路量の増大とA/D変換後のデータ量が増
大するという問題がある。
【0013】本発明の目的は、サンプリング周波数をあ
まり高く設定する必要がなく、データ量を増やさずに簡
易な低速回路にて実現でき、しかも入力信号に対する追
従性が高く、傾斜負荷ひずみや粒子化雑音を減少させる
ことができるようにした適応デルタ変調方式を利用した
符号化/復号化回路を提供することである。
まり高く設定する必要がなく、データ量を増やさずに簡
易な低速回路にて実現でき、しかも入力信号に対する追
従性が高く、傾斜負荷ひずみや粒子化雑音を減少させる
ことができるようにした適応デルタ変調方式を利用した
符号化/復号化回路を提供することである。
【0014】
【課題を解決するための手段】このために本発明は、前
前回のサンプル時点の1ビットの符号化信号を復号化し
た復号化信号に、前回のサンプルに基づき符号化された
信号の極性に応じて、量子化幅だけ加算又は減算して予
測基準値とし、該予測基準値と今回のサンプル値との差
分を検出し、該差分の極性に応じて符号化を行い、該符
号化信号が同一で所定数連続するとき、上記量子化幅の
値を変更する適応デルタ変調方式を利用した符号化/復
号化回路において、
前回のサンプル時点の1ビットの符号化信号を復号化し
た復号化信号に、前回のサンプルに基づき符号化された
信号の極性に応じて、量子化幅だけ加算又は減算して予
測基準値とし、該予測基準値と今回のサンプル値との差
分を検出し、該差分の極性に応じて符号化を行い、該符
号化信号が同一で所定数連続するとき、上記量子化幅の
値を変更する適応デルタ変調方式を利用した符号化/復
号化回路において、
【0015】上記符号が連続して同じ符号であるとき
に、その連続する数を検出する符号並び検出部を少なく
とも2個以上設け、該各々の符号並び検出部の検出結果
の組み合せに応じて、上記量子化幅の値を設定するよう
にした。
に、その連続する数を検出する符号並び検出部を少なく
とも2個以上設け、該各々の符号並び検出部の検出結果
の組み合せに応じて、上記量子化幅の値を設定するよう
にした。
【0016】本発明では、上記した各々の符号並び検出
部の検出結果の組み合せに応じて、予め設定した異なる
複数の量子化幅の値の内から1乃至複数を選択してこれ
を加算して新たな量子化幅の値とすることもできる。
部の検出結果の組み合せに応じて、予め設定した異なる
複数の量子化幅の値の内から1乃至複数を選択してこれ
を加算して新たな量子化幅の値とすることもできる。
【0017】
【実施例】以下、本発明の実施例について説明する。図
1はその一実施例のADM方式の符号化/復号化回路の
ブロック図である。上記した図6で説明したものと同一
のものには同一の符号を付した。この実施例では、第
1、第2の符号並び検出部11、12を設け、その検出
部11、12の出力論理の組み合せに応じてデコーダ1
3により、第1量子化幅設定部(量子化幅Δa)14、
第2量子化幅設定部(量子化幅Δb(>Δa))15、
第3量子化幅設定部(量子化幅Δc(>Δb))16の
いずれか1個を選択し、ここで選択した量子化幅Δa、
Δb、Δcの何れかを加算部9に印加して、1サンプリ
ング前の復号化信号と加算又は減算し、遅延回路10で
1サンプリング期間だけ遅延して比較部2に予測基準値
として送るようにしている。
1はその一実施例のADM方式の符号化/復号化回路の
ブロック図である。上記した図6で説明したものと同一
のものには同一の符号を付した。この実施例では、第
1、第2の符号並び検出部11、12を設け、その検出
部11、12の出力論理の組み合せに応じてデコーダ1
3により、第1量子化幅設定部(量子化幅Δa)14、
第2量子化幅設定部(量子化幅Δb(>Δa))15、
第3量子化幅設定部(量子化幅Δc(>Δb))16の
いずれか1個を選択し、ここで選択した量子化幅Δa、
Δb、Δcの何れかを加算部9に印加して、1サンプリ
ング前の復号化信号と加算又は減算し、遅延回路10で
1サンプリング期間だけ遅延して比較部2に予測基準値
として送るようにしている。
【0018】図2は上記した第1、第2符号並び検出部
11、12をまとめた部分の具体的回路図である。21
は量子化部3から出力する量子化信号(符号化された
「1」、又は「0」の信号)が入力する入力端子、22
はサンプリングクロックが入力するクロック端子、23
はサンプリングクロックの入力ごとに入力端子21から
量子化信号を取り込み、シフトさせる5ビットのシフト
レジスタ、24〜27はアンドゲート、28、29はオ
アゲート、30はインバータ、31はアンドゲート、3
2は第1出力端子、33は第2出力端子、34は極性出
力端子である。
11、12をまとめた部分の具体的回路図である。21
は量子化部3から出力する量子化信号(符号化された
「1」、又は「0」の信号)が入力する入力端子、22
はサンプリングクロックが入力するクロック端子、23
はサンプリングクロックの入力ごとに入力端子21から
量子化信号を取り込み、シフトさせる5ビットのシフト
レジスタ、24〜27はアンドゲート、28、29はオ
アゲート、30はインバータ、31はアンドゲート、3
2は第1出力端子、33は第2出力端子、34は極性出
力端子である。
【0019】この図2の符号並び検出部においては、入
力端子21に2個連続して「1」又は「0」の符号が入
力したときは、アンドゲート24〜27の出力が「0」
となるので、第1、第2出力端子32、33の出力が共
に「0」となる。入力端子21に3個連続して「1」の
符号が入力したときは、アンドゲート24の出力が
「1」となるが、他のアンドゲート25〜27の出力は
「0」であるので、第1出力端子32が「1」に、第2
出力端子33が「0」になる。入力端子21に3個連続
して逆に「0」の符号が入力したときはアンドゲート2
5の出力が「1」となるが、他のアンドゲート23、2
5、26の出力は「0」となり、上記同様に第1出力端
子32が「1」に、第2出力端子33が「0」になる。
以下、入力端子21に同一符号が4個連続して入力した
とき、5個以上連続して入力したときは、図3に示すよ
うになる。
力端子21に2個連続して「1」又は「0」の符号が入
力したときは、アンドゲート24〜27の出力が「0」
となるので、第1、第2出力端子32、33の出力が共
に「0」となる。入力端子21に3個連続して「1」の
符号が入力したときは、アンドゲート24の出力が
「1」となるが、他のアンドゲート25〜27の出力は
「0」であるので、第1出力端子32が「1」に、第2
出力端子33が「0」になる。入力端子21に3個連続
して逆に「0」の符号が入力したときはアンドゲート2
5の出力が「1」となるが、他のアンドゲート23、2
5、26の出力は「0」となり、上記同様に第1出力端
子32が「1」に、第2出力端子33が「0」になる。
以下、入力端子21に同一符号が4個連続して入力した
とき、5個以上連続して入力したときは、図3に示すよ
うになる。
【0020】そこで、図1に示したデコーダ13の内容
を図4に示すように設定して、第1〜第3の量子化幅設
定部14〜16を選択するようにしておく。この結果、
同一符号の連続個数が2個以下のときは小さい量子化幅
Δaが選択され、その連続数が3個又は4個のときは中
の量子化幅Δbが選択され、5個以上のときは大きい量
子化幅Δcが選択されることになる。そして、これが加
算部9において、極性出力端子34に得られる極性に応
じて、遅延回路10の出力に対して加算又は減算され
る。例えば、極性が正のときは加算、負のときは減算さ
れる。なお、図4の「禁止」は図2の回路では実現され
ない状態である。
を図4に示すように設定して、第1〜第3の量子化幅設
定部14〜16を選択するようにしておく。この結果、
同一符号の連続個数が2個以下のときは小さい量子化幅
Δaが選択され、その連続数が3個又は4個のときは中
の量子化幅Δbが選択され、5個以上のときは大きい量
子化幅Δcが選択されることになる。そして、これが加
算部9において、極性出力端子34に得られる極性に応
じて、遅延回路10の出力に対して加算又は減算され
る。例えば、極性が正のときは加算、負のときは減算さ
れる。なお、図4の「禁止」は図2の回路では実現され
ない状態である。
【0021】なお、上記した図1の実施例では、2個の
符号並び検出部11、12を使用するので、符号並び検
出部11、12のいずれでも符号並びが検出されないと
き第1量子化設定部14が選択され、第1の符号並び検
出部11で符号並びが検出されると第2量子化設定部1
5が選択され、更に第2の符号並び検出部12で符号並
びが検出されると第3量子化設定部16が選択されるよ
うに、制御内容を変更することもできる。
符号並び検出部11、12を使用するので、符号並び検
出部11、12のいずれでも符号並びが検出されないと
き第1量子化設定部14が選択され、第1の符号並び検
出部11で符号並びが検出されると第2量子化設定部1
5が選択され、更に第2の符号並び検出部12で符号並
びが検出されると第3量子化設定部16が選択されるよ
うに、制御内容を変更することもできる。
【0022】図5は量子化部3の出力を受ける入力端子
41に対して、第1〜第4の符号並び検出部42〜45
を設けて、それに対応して適当に重み付けされた量子化
幅の値を持つ第1〜第4の量子化幅設定部46〜49を
設け、量子化部3から出力する符号化信号の並び個数に
応じて、第1〜第4の符号並び検出部42〜45のいず
れか1以上が検出動作し、これに応じて第1〜第4の量
子化設定部46〜49の1以上が選択されて、そこから
1以上の量子化幅の値が出力し、これが前加算部50で
加算されて本来の量子化幅の値となり、加算部2に印加
するようにしたものである。
41に対して、第1〜第4の符号並び検出部42〜45
を設けて、それに対応して適当に重み付けされた量子化
幅の値を持つ第1〜第4の量子化幅設定部46〜49を
設け、量子化部3から出力する符号化信号の並び個数に
応じて、第1〜第4の符号並び検出部42〜45のいず
れか1以上が検出動作し、これに応じて第1〜第4の量
子化設定部46〜49の1以上が選択されて、そこから
1以上の量子化幅の値が出力し、これが前加算部50で
加算されて本来の量子化幅の値となり、加算部2に印加
するようにしたものである。
【0023】この変形例では、4種類の量子化幅の値を
加算して本来の量子化幅とするので、得られる量子化幅
の種類は15種類となり、非常に細かな量子化幅設定が
できるようになる。
加算して本来の量子化幅とするので、得られる量子化幅
の種類は15種類となり、非常に細かな量子化幅設定が
できるようになる。
【0024】
【発明の効果】以上のように本発明によれば、入力信号
の変化に対して量子化幅を柔軟に対応させることができ
るので、入力信号に対する追従速度が速くなり、傾斜過
負荷ひずみ、粒子状雑音、リンギング雑音等を減少さる
ことができる。また、サンプリング周波数を高くする等
の回路量の増大や複雑化を伴うこともなく、データ量の
増大を招くこともない。
の変化に対して量子化幅を柔軟に対応させることができ
るので、入力信号に対する追従速度が速くなり、傾斜過
負荷ひずみ、粒子状雑音、リンギング雑音等を減少さる
ことができる。また、サンプリング周波数を高くする等
の回路量の増大や複雑化を伴うこともなく、データ量の
増大を招くこともない。
【0025】本発明は、音声合成、エコー、ディレイ等
の装置において、データ量を増やすことなく、その明瞭
度や原音の忠実な再現を確保する際のA/D変換、D/
A変換に有効であり、特にIC化に際してはデータを確
保するメモリ量増大を防ぎ、またA/D変換、D/A変
換の回路も従来例に比較してあまり増大せず、しかも高
い精度を得ることができる。
の装置において、データ量を増やすことなく、その明瞭
度や原音の忠実な再現を確保する際のA/D変換、D/
A変換に有効であり、特にIC化に際してはデータを確
保するメモリ量増大を防ぎ、またA/D変換、D/A変
換の回路も従来例に比較してあまり増大せず、しかも高
い精度を得ることができる。
【図1】 本発明の一実施例の適応デルタ変調方式を
利用した符号化/復号化回路のブロック図である。
利用した符号化/復号化回路のブロック図である。
【図2】 図1の符号化/復号化回路の符号並び検出
部をまとめた部分の具体的回路図である。
部をまとめた部分の具体的回路図である。
【図3】 図2の動作説明用の真理値を示す説明図で
ある。
ある。
【図4】 図1のデコーダの真理値を示す説明図であ
る。
る。
【図5】 別の実施例の符号化/復号化回路の要部の
ブロック図である。
ブロック図である。
【図6】 従来の符号化/復号化回路のブロック図で
ある。
ある。
1:入力端子、2:差分検出部、3:量子化部、4:出
力端子、5:符号並び検出部、6:選択部、7:量子化
幅設定部、8:量子化幅設定部、9:加算部、10:遅
延回路、11、12:符号並び検出部、13:デコー
ダ、14〜16:第1〜第3の量子化幅設定部、21:
入力端子、22:クロック端子、23:シフトレジス
タ、24〜27:アンドゲート、28、29:オアゲー
ト、30:インバータ、31:アンドゲート、32、3
3:出力端子、34:極性出力端子、41:入力端子、
42〜45:第1〜第4の符号並び検出部、46〜4
9:第1〜第4の量子化幅設定部、50:前加算部。
力端子、5:符号並び検出部、6:選択部、7:量子化
幅設定部、8:量子化幅設定部、9:加算部、10:遅
延回路、11、12:符号並び検出部、13:デコー
ダ、14〜16:第1〜第3の量子化幅設定部、21:
入力端子、22:クロック端子、23:シフトレジス
タ、24〜27:アンドゲート、28、29:オアゲー
ト、30:インバータ、31:アンドゲート、32、3
3:出力端子、34:極性出力端子、41:入力端子、
42〜45:第1〜第4の符号並び検出部、46〜4
9:第1〜第4の量子化幅設定部、50:前加算部。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03M 3/02 H03M 7/38
Claims (2)
- 【請求項1】 前前回のサンプル時点の1ビットの符
号化信号を復号化した復号化信号に、前回のサンプルに
基づき符号化された信号の極性に応じて、量子化幅だけ
加算又は減算して予測基準値とし、該予測基準値と今回
のサンプル値との差分を検出し、該差分の極性に応じて
符号化を行い、該符号化信号が同一で所定数連続すると
き、上記量子化幅の値を変更する適応デルタ変調方式を
利用した符号化/復号化回路において、 上記符号が連続して同じ符号であるときに、その連続す
る数を検出する符号並び検出部を少なくとも2個以上設
け、該各々の符号並び検出部の検出結果の組み合せに応
じて、上記量子化幅の値を設定することを特徴とする符
号化/復号化回路。 - 【請求項2】 上記した各々の符号並び検出部の検出
結果の組み合せに応じて、予め設定した異なる複数の量
子化幅の値の内から1乃至複数を選択してこれを加算し
て新たな量子化幅の値とすることを特徴とする請求項1
に記載の符号化/復号化回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04092405A JP3083119B2 (ja) | 1992-03-19 | 1992-03-19 | 適応デルタ変調方式を利用した符号化/復号化回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04092405A JP3083119B2 (ja) | 1992-03-19 | 1992-03-19 | 適応デルタ変調方式を利用した符号化/復号化回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05268096A JPH05268096A (ja) | 1993-10-15 |
JP3083119B2 true JP3083119B2 (ja) | 2000-09-04 |
Family
ID=14053509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04092405A Expired - Fee Related JP3083119B2 (ja) | 1992-03-19 | 1992-03-19 | 適応デルタ変調方式を利用した符号化/復号化回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3083119B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06866U (ja) * | 1992-02-12 | 1994-01-11 | 株式会社邑輝総研 | 車のボディーカバー |
-
1992
- 1992-03-19 JP JP04092405A patent/JP3083119B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06866U (ja) * | 1992-02-12 | 1994-01-11 | 株式会社邑輝総研 | 車のボディーカバー |
Also Published As
Publication number | Publication date |
---|---|
JPH05268096A (ja) | 1993-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2819006B2 (ja) | サーモメータ・バイナリ・エンコード方法 | |
US3707680A (en) | Digital differential pulse code modulation system | |
US4209773A (en) | Code converters | |
US5115241A (en) | Predictive coding device with increased resolution | |
US4059800A (en) | Digital multi-line companded delta modulator | |
JP3083119B2 (ja) | 適応デルタ変調方式を利用した符号化/復号化回路 | |
JPH01117527A (ja) | コード変換器 | |
KR100448282B1 (ko) | 가중치 블록을 이용한 균형 부호화 및 복호화 방법 | |
JPH01272326A (ja) | デルタ変調符号器/復合器方法及びシステム | |
US4199722A (en) | Tri-state delta modulator | |
US6738428B1 (en) | Apparatus and methods for decoding a predictively encoded signal and removing granular noise | |
US6816098B2 (en) | High-speed oversampling modulator device | |
JP3209396B2 (ja) | 画像データの圧縮方法及び装置 | |
JP2785823B2 (ja) | テレビジョン信号の高能率符号化装置及び方法、並びに復号装置及び方法 | |
US6326907B1 (en) | Coding device | |
JPH08102670A (ja) | オーバーサンプリングda変換器 | |
JP2838326B2 (ja) | ディジタル乗算器 | |
JP3200875B2 (ja) | Adpcm方式復号器 | |
KR950003020B1 (ko) | 적응 델타 변조회로 | |
JP3157750B2 (ja) | トリプレット回路およびトリプレット処理方法 | |
JP2592247B2 (ja) | デルタ変調エンコーダ | |
JP2536490B2 (ja) | ランレングス符号化装置 | |
JPH07123214B2 (ja) | D/a変換装置 | |
JPH05235775A (ja) | 情報変換方法及びそれを用いた情報変換装置 | |
JPH04195423A (ja) | 乗算器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000606 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |